CN101197305A

CN101197305A - 隔离沟槽的填充方法

Info

Publication number: CN101197305A
Application number: CNA2006101191463A
Authority: CN
Inventors: 刘明源
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Priority date: 2006-12-05
Filing date: 2006-12-05
Publication date: 2008-06-11
Anticipated expiration: 2026-12-05
Also published as: CN100468687C

Abstract

本发明一种隔离沟槽的填充方法，包括：提供一半导体衬底，所述衬底表面具有隔离沟槽；执行至少括一高密度等离子化学气相淀积工艺和至少一刻蚀工艺，在所述沟槽中沉积绝缘物质，直至填满所述沟槽；继续执行一具有第一溅射率的高密度等离子化学气相淀积工艺，在所述绝缘物质表面沉积一覆盖层；以及执行一具有第二溅射率的高密度等离子化学气相淀积工艺，在所述覆盖层表面沉积又一覆盖层，所述第二溅射率大于所述第一溅射率。本发明的隔离沟槽的填充方法能够在大尺寸晶片在隔离沟槽填充后增加晶片边缘区域绝缘层的厚度，从而提高晶片的中心区域和边缘区域绝缘层厚度的一致性和平坦程度。

Description

隔离沟槽的填充方法

技术领域

本发明涉及半导体制造技术领域，特别涉及一种隔离沟槽的填充方法。

背景技术

在半导体制造工艺中，等离子体得到了极为广泛的应用。等离子体的产生通常是在低压环境下，在反应室内通入反应气体并引入电子流，利用射频(RF)电场使电子加速，使电子与气体分子发生碰撞而转移动能，从而使气体分子发生电离成为等离子体。产生的等离子体可用于各种半导体制造工艺，例如等离子刻蚀、淀积等。申请号为95307268.3的欧洲专利公开了一种产生等离子体的系统，图1为现有产生等离子体的系统结构简化示意图，如图1所示，所述系统包括反应室10，其内底部设有卡盘50，卡盘50表面放置需进行工艺处理的晶片60，在反应室的上部和顶部具有线圈20，射频功率源30输出的射频电压驱动线圈20产生射频电场将反应气体激发为等离子体40。

随着IC器件的高密度化和微细化，半导体器件有源区之间均采用浅沟槽隔离(shallow trench isolation，STI)结构进行隔离和绝缘。STI隔离结构的形成首先在衬底表面形成衬垫氧化层(pad oxide)和氮化硅层，然后刻蚀氮化硅、衬垫氧化层和衬底形成沟槽；接着在沟槽侧壁和底部形成衬垫氧化层，再利用化学气相淀积(CVD)在浅沟槽中填入绝缘介质，例如氧化硅。在填入绝缘介质之后，利用化学机械研磨(CMP)的方法研磨上述填充的绝缘物质使沟槽表面平坦化。

在器件特征尺寸进入65纳米及以下工艺节点后，隔离沟槽的深宽比(Aspect Rate)通常大于4。对于高深宽比的沟槽，为了增强沟槽的填充能力，通常是在等离子反应室内交替进行淀积-刻蚀-再淀积的工艺步骤对沟槽进行填充。图2A至图2F为说明现有STI沟槽填充过程的器件剖面示意图。如图2A所示，首先在衬底100刻蚀出沟槽200，并在沟槽表面形成衬垫氧化层(lineroxide)(图中未示出)；然后，如图2B所示，在沟槽200中淀积氧化硅300；随后回刻沟槽200中淀积的氧化硅300，如图2C所示；继续在沟槽200中淀积氧化硅300，如图2D所示；并再次刻蚀该淀积的氧化硅300，如图2E所示；这样循环几次，直至将所述沟槽200填满，如图2F所示。

现有用于处理12英寸大圆片的等离子反应室受大面积线圈自身电感的影响，产生的电磁场均匀度不一致，线圈的中间部分产生的电磁场强度要大于边缘部分的电磁场强度。此外还受到电子与反应室壁的碰撞导致的能量耗散的影响，使产生的等离子体在中间区域和边缘部分的密度不一致，中间区域的等离子体能量要高于边缘部分的等离子体能量，使等离子体对中心区域的刻蚀和淀积速率要高于边缘区域的刻蚀和淀积速率。由于上述等离子体中心区域和边缘区域的能量差异，晶片边缘部分的等离子能量较弱，随着淀积和刻蚀工艺的交替进行，晶片边缘部分填充的物质和刻蚀掉的物质均少于晶片中心区域，因此，沟槽填满后，在晶片边缘区域会出现如图2F中所示的尖峰400，使晶片边缘区域和中心区域的平坦程度差异较大，给后续的晶片平坦化带来了较高难度。

发明内容

本发明的目的在于提供一种隔离沟槽的填充方法，在大尺寸晶片在隔离沟槽填充后，能够增加晶片边缘区域绝缘层的厚度，从而提高晶片的中心区域和边缘区域绝缘层厚度的一致性和平坦程度。

为达到上述目的，本发明提供的隔离沟槽的填充方法，包括：

提供一半导体衬底，所述衬底表面具有隔离沟槽；

执行第一填充工艺，在所述沟槽中沉积绝缘物质直至所述绝缘物质填满所述沟槽；

执行第二填充工艺，在所述绝缘物质表面沉积一覆盖层；以及

执行第三填充工艺，在所述覆盖层表面沉积又一覆盖层。

所述第二填充工艺为具有第一溅射率的高密度等离子化学气相淀积工艺，所述第三填充工艺为具有第二溅射率的高密度等离子化学气相淀积工艺。

所述具有第一溅射率的高密度等离子化学气相淀积工艺的工艺参数包括：射频偏置功率为5700～6000W；氢气的流量为130～300sccm；氧气的流量为180～250sccm。

所述具有第二溅射率的高密度等离子化学气相淀积工艺的工艺参数包括：射频偏置功率为6700～8000W；氢气的流量为130～150sccm；氧气的流量为180～200sccm。

所述第一溅射率为500～600

/min；所述第二溅射率为850～950/min。

所述第一填充工艺至少包括一高密度等离子化学气相淀积工艺和至少一刻蚀工艺。

所述淀积工艺的工艺参数包括：射频偏置功率为3300～4000W；氢气的流量为130～200sccm；氦气的流量为300～5000sccm；氧气的流量为190～300sccm；硅烷的流量为50～150sccm。

所述刻蚀工艺的工艺参数包括：射频偏置功率为1100～2000W；氟化氮NF₃的流量为150～200sccm；氢气的流量为130～300sccm；氦气的流量为120～200sccm。

与现有技术相比，本发明具有以下优点：

高深宽比隔离沟槽的填充方法采用HDP-CVD(高密度等离子化学气相淀积)工艺加原位(in suit)等离子刻蚀工艺，通过上述工艺组合的淀积+溅射、刻蚀、再淀积的工艺步骤，能够实现对高深宽比沟槽的无孔隙(void)填充。然而受刻蚀设备所产生的等离子均匀度的影响，大面积晶片的边缘区域的刻蚀-淀积速率要低于中心区域的刻蚀-淀积速率。因此，利用上述工艺填充隔离沟槽后，晶片边缘区域的隔离沟槽上方会出现尖峰现象，沟槽上方填充的绝缘层的厚度要低于中心区域的沟槽上方绝缘层厚度，造成晶片平坦度下降。本发明的隔离沟槽填充方法在执行上述工艺HDP-CVD加原位等离子刻蚀工艺填满晶片表面的隔离沟槽后，继续原位执行一低溅射率的HDP-CVD工艺在晶片表面形成一覆盖层；由于采用了低溅射率的HDP-CVD工艺，保证了在形成覆盖层的同时，沟槽上方有源区不会因溅射工艺的刻蚀作用而造成损伤。随后，再进行一高溅射率的HDP-CVD工艺，于上述覆盖层表面形成又一层覆盖层。在这层覆盖层的形成过程中，由于使用了高溅射率的HDP-CVD工艺，使得在形成覆盖层的同时，溅射工艺的刻蚀作用会大幅度削减晶片边缘区域的尖峰，削减掉的物质填充于尖峰之间，进一步提高了边缘区域的厚度。

本发明的方法借助两步不同溅射率的HDP-CVD工艺，一方面提高了晶片表面中心和边缘区域的平坦程度，有利于后续晶片表面的平坦化；另一方面，增加了隔离沟槽上方有源区的厚度，提高了晶片中心区域和边缘区域有源区厚度的一致性，有利于保证晶片中心区域和边缘区域器件制造工艺窗口的一致性。

附图说明

通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按比例绘制附图，重点在于示出本发明的主旨。在附图中，为清楚明了，放大了层和区域的厚度。

图1为现有产生等离子体的系统结构简化示意图；

图2A至图2F为说明现有STI沟槽填充过程的器件剖面示意图；

图3A至图3C为根据本发明优选实施例填充晶片边缘区域隔离沟槽的剖面示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

本发明是关于半导体集成电路制造技术领域，特别是关于在半导体器件制造过程中填充隔离沟槽的方法。这里需要说明的是，本说明书提供了不同的实施例来说明本发明的各个特征，但这些实施例仅是利用特别的组成和结构以方便说明，并非对本发明的限定。

由于深亚微米元件沟槽的深宽比相对较高，通常大于4。因此采用高密度等离子化学气相淀积法(High-Density-Plasma CVD，HDP-CVD)加原位刻蚀工艺在沟槽中填充绝缘物，例如氧化硅(可以认为本文以下的内容中绝缘物和氧化硅的含义和作用相同)。HDP-CVD工艺是在同一个反应腔中，同时使用淀积用反应气体与溅射用的氢、氦等气体，以便同步地进行淀积与溅射反应。因此，HDP-CVD工艺兼具淀积和刻蚀的功能。具体来说，HDP-CVD中的淀积工艺是由硅烷(SiH₄)和氧气(O₂)的反应来实现，而蚀刻工艺则是由氢气(H₂)和氦气(He)的溅射作用来完成。在沟槽填充过程中，随着淀积的进行在沟槽顶部沉积物会不断积累使顶部开口缩小，影响沉积物质的进一步沉积，同步进行的溅射作用将不断积累的沉积物质刻蚀掉，再沉积进入沟槽底部，从而避免了孔隙的产生。原位刻蚀工艺回刻填充的绝缘物质，使沟槽进一步打开，有利于后续的绝缘物质沉积。这里借助图2A至图2F说明上述过程。

如图2A至图2F所示，所述示意图只是实例，在此不应过多限制本发明保护的范围。在衬底100上形成沟槽200后，进行沟槽填充工艺。HDP-CVD工艺中使用的反应气体包括淀积用的反应气体SiH₄及O2，以及溅射用的气体H₂和He。反应室内氦气(He)/氢气(H₂)等气体的含量影响溅射率，O2和SiH₄的含量影响淀积率。溅射率和淀积率的比影响填充的效果，而溅射率和淀积率的比与淀积气体SiH₄和O2以及溅射气体H₂和He的含量比有关。由于淀积和溅射工艺是同时进行的，SiH₄和O2以及H₂的含量要适当地调整，以便填充量达到最佳。本实施例的HDP-CVD工艺中，通过调整SiH₄和O2以及H₂和He的含量以使溅射淀积比为1∶1，这种工艺适用于高深宽比的沟槽填充工艺，能够有效地避免削角和孔洞现象的产生，达到最佳的填充效果。

利用HDP-CVD工艺填充氧化硅300时，首先将衬底置于反应室的真空容器内，并在衬底表面形成沟槽。反应室的真空容器内设置有导电性隔壁板，导电性隔壁板将真空容器内部隔离为两个空间，一个空间内部形成为配置了射频电极的等离子体生成空间、另一个空间为成膜处理空间，内部配置有承载衬底的衬底保持机构。上述导电性隔壁板具有使等离体生成空间和成膜处理空间连通的多个贯通孔，并且具有与等离体生成空间隔离，且通过多个扩散孔与成膜空间连通的内部空间。H₂和He从外部供给到导电性隔壁板的内部空间中与材料气体SiH₄相混合，并通过该多个扩散孔被导入成膜处理空间，同时将O₂通入等离子体生成空间。利用射频电极提供射频电压，反应室底部提供射频偏置功率，在等离子体生成空间中使O2电离生成高密度氧原子等离子体，由等离子体产生原子团，将该原子团穿过上述隔壁板的多个孔导入到成膜处理空间，同时在成膜处理空间中直接导入材料气体SiH₄(从反应室的顶部和侧面分别导入)。将该等离子体穿过上述隔壁板的多个孔导入到成膜处理空间，在成膜处理空间该等离子体放电而与材料气体SiH₄进行化学气相淀积反应，H₂和He与材料气体SiH₄进行溅射反应，H₂的作用是与淀积过多而形成凸角的SiO₂反应重新还原生成SiH₄。同时通入惰性气体He加以保护，从而在衬底上淀积生成氧化硅膜。在成膜处理空间O₂和SiH₄反应生成二氧化硅膜的化学反应式为：

SiH₄+O₂＝SiO₂+H₂O

上述HDP-CVD的基本工艺参数的范围列于表1中，溅射淀积比与O₂/SiH₄的含量比即可由这些基本工艺参数调整而得。

表1

SiH₄流量(顶部)	20～50sccm
SiH₄流量(顶部)	20～50sccm	SiH₄流量(侧面)	50～150sccm
O₂流量	190～300sccm	SiH₄流量(侧面)	50～150sccm
O₂流量	190～300sccm	H₂流量	130～200sccm
He流量	300～5000sccm	H₂流量	130～200sccm
He流量	300～5000sccm	射频功率	7000～8000W
射频偏置功率	3300～4000W	射频功率	7000～8000W

本实施例填充沟槽的方法是HDP-CVD工艺与刻蚀工艺交替进行，所述刻蚀工艺为原位刻蚀，即在执行一HDP-CVD工艺后，在同一个反应室内继续执行刻蚀工艺。刻蚀的目的是将沟槽内填充的氧化硅减薄以便扩大沟槽开口，便于继续沉积。本刻蚀工艺在反应室内淀积工艺结束之后原位进行，通过改变反应条件即可将淀积工艺改变为刻蚀工艺。本实施例中采用NF3作为氧化硅的刻蚀气体，其流量为150～200sccm；射频功率分别从反应室的上方和侧面引入，从上方引入的射频功率为2000～3000W，从反应室侧面引入的射频功率为和6000～7000W。同时还要通入H2和He，流量分别为150～300sccm和120～200sccm。

交替进行3～4次上述HDP-CVD工艺和原位刻蚀工艺，便可在隔离沟槽中实现无孔隙填充。

前已述及，因设备所产生的等离子体不均匀，造成的在大面积晶片的边缘区域的刻蚀-淀积速率要低于中心区域的刻蚀-淀积速率。通过上述工艺填充隔离沟槽后，晶片边缘区域的沟槽上方会出现尖峰现象。使沟槽上方填充的氧化硅层厚度低于中心区域沟槽上方氧化硅层厚度，导致晶片平坦度下降。本发明的隔离沟槽填充方法在执行上述工艺HDP-CVD加原位等离子刻蚀工艺填满晶片表面的隔离沟槽后，继续原位执行两次不同溅射率的HDP-CVD工艺在晶片表面形成填平上述尖峰的覆盖层。

图3A至图3C为根据本发明优选实施例填充晶片边缘区域隔离沟槽的剖面示意图。所述示意图只是实例，在此不应过多限制本发明保护的范围。如图3A所示，为简便起见，衬底110包括了未示出的沟槽和沟槽中填充的氧化硅。为突出起见，用并列的尖峰400表示图2F中晶片边缘的表面形态。如图3B所示，本发明的方法在原位采用一具有低溅射率的HDP-CVD工艺，在填充的氧化硅表面继续淀积一层氧化硅作为覆盖层500，以填充尖峰400之间的缝隙，使晶片边缘区域氧化硅层的厚度增加，尖峰400的高度也随之降低。采用低溅射率的HDP-CVD工艺是为了确保形成覆盖层时，沟槽上方将要用于形成有源区的氧化硅层不会因溅射的刻蚀作用而造成损伤。上述具有低溅射率的HDP-CVD工艺在同一反应室内进行，为了得到所需的低溅射率，将反应室的射频偏置功率设置在5700～6000W之间；H₂的流量控制在130～300sccm；He的流量为300～500sccm；O₂的流量为180～250sccm；淀积气体SiH₄从反应室侧面通入的流量为100～200sccm，从顶部通入的流量为10～20sccm。通过上述工艺参数得到的溅射率为500～600

/min。正常的淀积速率和较低的溅射速率使沉积氧化硅的过程成为主导，形成覆盖层500的同时对尖峰的削减作用相对较弱。

接下来如图3C所示，继续在进行一具有高溅射率的HDP-CVD工艺，于上述覆盖层500表面沉积氧化硅，形成覆盖层600。在此过程中，由于使用了高溅射率的HDP-CVD工艺，使得在形成覆盖层的同时，溅射的刻蚀作用大幅度削减了尖峰400，削减掉的物质继续填充于尖峰之间，进一步提高了边缘区域的厚度。上述具有高溅射率的HDP-CVD工艺也在同一反应室内进行，为了得到所需的高溅射率，将反应室的射频偏置功率设置在6700～8000W之间；H₂的流量控制在130～150sccm；He的流量为300～500sccm；O₂的流量为180～200sccm；淀积气体SiH₄从反应室侧面通入的流量为50～100sccm，从顶部通入的流量为5～10sccm。通过上述工艺参数得到的溅射率为850～950

/min。正常的淀积速率和较高的溅射速率使刻蚀尖峰400的过程成为主导，形成覆盖层600的同时对尖峰的削减作用大大增强，尖峰400被大幅度削减，形成了较为平坦的覆盖层600。通过两步不同溅射率的HDP-CVD工艺，一方面提高了晶片表面中心和边缘区域的平坦程度，有利于后续晶片表面的平坦化；另一方面，增加了晶片边缘隔离沟槽上方氧化层的厚度，使晶片中心区域和边缘区域氧化层的厚度趋于一致，所述氧化层作为后续形成器件的有源区，有利于保证晶片中心区域和边缘区域器件制造工艺窗口的一致性。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims

1.一种隔离沟槽的填充方法，包括：

提供一半导体衬底，所述衬底表面具有隔离沟槽；

执行第三填充工艺，在所述覆盖层表面沉积又一覆盖层。

2.根据权利要求1所述的方法，其特征在于：所述第二填充工艺为具有第一溅射率的高密度等离子化学气相淀积工艺，所述第三填充工艺为具有第二溅射率的高密度等离子化学气相淀积工艺。

3.根据权利要求2所述的方法，其特征在于：所述具有第一溅射率的高密度等离子化学气相淀积工艺的工艺参数包括：射频偏置功率为5700～6000W；氢气的流量为130～300sccm；氧气的流量为180～250sccm。

4.根据权利要求2所述的方法，其特征在于：所述具有第二溅射率的高密度等离子化学气相淀积工艺的工艺参数包括：射频偏置功率为6700～8000W；氢气的流量为130～150sccm；氧气的流量为180～200sccm。

5.根据权利要求3或4所述的方法，其特征在于：所述第一溅射率为500～600

/min；所述第二溅射率为850～950

/min。

6.根据权利要求1所述的方法，其特征在于：所述第一填充工艺至少包括一高密度等离子化学气相淀积工艺和至少一刻蚀工艺。

7.根据权利要求6所述的方法，其特征在于：所述淀积工艺的工艺参数包括：射频偏置功率为3300～4000W；氢气的流量为130～200sccm；氦气的流量为300～5000sccm；氧气的流量为190～300sccm；硅烷的流量为50～150sccm。

8.根据权利要求6所述的方法，其特征在于：所述刻蚀工艺的工艺参数包括：射频偏置功率为1100～2000W；氟化氮NF₃的流量为150～200sccm；氢气的流量为130～300sccm；氦气的流量为120～200sccm。

9.一种隔离沟槽的填充方法，包括：

提供一半导体衬底，所述衬底表面具有隔离沟槽；

执行至少一高密度等离子化学气相淀积工艺和至少一刻蚀工艺，在所述沟槽中沉积绝缘物质，直至填满所述沟槽；其特征在于：

继续执行一具有第一溅射率的高密度等离子化学气相淀积工艺，在所述绝缘物质表面沉积一覆盖层；以及

执行一具有第二溅射率的高密度等离子化学气相淀积工艺，在所述覆盖层表面沉积又一覆盖层，所述第二溅射率大于所述第一溅射率。

10.根据权利要求9所述的方法，其特征在于：所述第一溅射率为500～600

/min；所述第二溅射率为850～950

/min。

11.根据权利要求9或10所述的方法，其特征在于：所述具有第一溅射率的高密度等离子化学气相淀积工艺的工艺参数包括：射频偏置功率为5700～6000W；氢气的流量为130～300sccm；氧气的流量为180～250sccm。

12.根据权利要求9或10所述的方法，其特征在于：所述具有第二溅射率的高密度等离子化学气相淀积工艺的工艺参数包括：射频偏置功率为6700～8000W；氢气的流量为130～150sccm；氧气的流量为180～200sccm。