CN102024741B - 浅沟槽隔离结构的形成方法 - Google Patents

浅沟槽隔离结构的形成方法 Download PDF

Info

Publication number
CN102024741B
CN102024741B CN 200910195864 CN200910195864A CN102024741B CN 102024741 B CN102024741 B CN 102024741B CN 200910195864 CN200910195864 CN 200910195864 CN 200910195864 A CN200910195864 A CN 200910195864A CN 102024741 B CN102024741 B CN 102024741B
Authority
CN
China
Prior art keywords
oxide
trench oxide
deposition
layer
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 200910195864
Other languages
English (en)
Other versions
CN102024741A (zh
Inventor
袁宏韬
李敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN 200910195864 priority Critical patent/CN102024741B/zh
Publication of CN102024741A publication Critical patent/CN102024741A/zh
Application granted granted Critical
Publication of CN102024741B publication Critical patent/CN102024741B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Element Separation (AREA)

Abstract

本发明公开了一种浅沟槽隔离结构的形成方法:在半导体衬底上依次形成垫氧化层和刻蚀终止层;依次刻蚀刻蚀终止层、垫氧化层以及半导体衬底,形成浅沟槽;在浅沟槽内表面形成衬氧化层;在浅沟槽内的衬氧化层及刻蚀终止层表面形成前层沟槽氧化物;在所述前层沟槽氧化物表面沉积第一顶层沟槽氧化物;在所述第一顶层沟槽氧化物表面进行过渡沉积沟槽氧化物,所述过渡沉积沟槽氧化物时的沉积速率大于第一顶层沟槽氧化物的沉积速率,并且小于第二顶层沟槽氧化物的沉积速率;在所述过渡沉积的沟槽氧化物表面沉积第二顶层沟槽氧化物;平坦化所填充的沟槽氧化物至显露出刻蚀终止层,并去除刻蚀终止层和垫氧化层。该方法有效降低颗粒缺陷。

Description

浅沟槽隔离结构的形成方法
技术领域
本发明涉及半导体制造技术领域,特别涉及一种浅沟槽隔离结构的形成方法。
背景技术
目前,随着半导体工艺进入深亚微米时代,半导体器件有源区之间的隔离层大多采用浅沟槽隔离(STI)工艺来制作。
现有技术中在晶圆上浅沟槽隔离结构的制作过程示意图请参阅图1a至图1e,形成方法,包括以下步骤:
步骤11、请参阅图1a,在半导体衬底100上依次形成垫氧化层101和刻蚀终止层102,其中半导体衬底为硅或者绝缘体上硅;垫氧化层101一般为二氧化硅,采用热氧化的方法形成;刻蚀终止层102一般为氮化硅层,是一层坚固的掩膜材料。
步骤12、请参阅图1b,在刻蚀终止层的表面形成图案化的光阻胶(图中未显示),定义隔离区的位置,然后以图案化的光阻胶为掩膜,依次刻蚀刻蚀终止层、垫氧化层以及半导体衬底,并且继续刻蚀半导体衬底到一定深度,形成浅沟槽。
步骤13、请参阅图1c,在浅沟槽内表面形成衬氧化层103,一般采用热氧化的方法。
步骤14、请参阅图1d,在沟槽内部以及刻蚀终止层表面,采用化学气相沉积的方法进行沟槽氧化物104的填充。
步骤15、请参阅图1e,进行化学机械抛光(CMP),平坦化所述填充的沟槽氧化物104,至显露出刻蚀终止层,然后去除刻蚀终止层102和垫氧化层101。其中,在步骤11中沉积得到的氮化硅层102,可以在执行CMP的过程中充当抛光的阻挡材料,在显露出刻蚀终止层时停止CMP。
至此,浅沟槽隔离结构已经形成。
随着半导体器件的尺寸不断缩小,需要形成浅沟槽的深宽比也越来越大,即浅沟槽相对较深,所以在执行步骤14的时候,由于工艺的限制,间隙填充(gap filling)能力较差,沟槽氧化物无法均匀填充满浅沟槽底部,在浅沟槽底部形成空洞(void)。为了解决此问题,提供了一种填充沟槽氧化物的方法。其具体形成浅沟槽隔离结构的步骤包括:
步骤21、请参阅图2a,在半导体衬底100上依次形成垫氧化层101和刻蚀终止层102,其中半导体衬底为硅或者绝缘体上硅;垫氧化层101一般为二氧化硅,采用热氧化的方法形成;刻蚀终止层102一般为氮化硅层,是一层坚固的掩膜材料。
步骤22、请参阅图2b,在刻蚀终止层的表面形成图案化的光阻胶(图中未显示),定义隔离区的位置,然后以图案化的光阻胶为掩膜,依次刻蚀刻蚀终止层、垫氧化层以及半导体衬底,并且继续刻蚀半导体衬底到一定深度,形成浅沟槽。
步骤23、请参阅图2c,在浅沟槽内表面形成衬氧化层103,一般采用热氧化的方法。
步骤24、请参阅图2d,在沟槽内部以及刻蚀终止层表面,采用化学气相沉积的方法沉积第一层沟槽氧化物201,但是沉积一段时间之后,沟槽开口处的第一沟槽氧化物的沉积量大于沟槽底部的沉积量,为了防止后续沉积沟槽氧化物时,沟槽内产生空洞,在沉积一定时间后,刻蚀沟槽开口处的第一层沟槽氧化物,使沟槽的开口打开;
然后在第一层沟槽氧化物201的表面进行第二层沟槽氧化物202的沉积,并刻蚀沟槽开口处的第二层沟槽氧化物202,使沟槽的开口处打开。图2d中只示出了两次循环进行沟槽氧化物沉积、刻蚀的示意图,显然,为了防止空洞的产生,可以多次循环进行沟槽氧化物沉积、刻蚀,使得沟槽底部沉积均匀,该步骤中形成的沟槽氧化物称之为前层沟槽氧化物。
步骤25、请参阅图2e,在第二层沟槽氧化物202的表面沉积第一顶层沟槽氧化物203,该第一顶层沟槽氧化物203的沉积采用低速率的沉积(LowDeposition Rate,LDR),沉积速率在1000~1800埃/分钟(A/min),逐渐将浅沟槽底部填充均匀。
然后执行步骤26、进行第二顶层沟槽氧化物204的沉积,该层沉积速度较快,沉积速率在6000~8000A/min,最终完成沟槽氧化物的填充。如图2f所示。但是低速率沉积的氧化物的应力与前层沟槽氧化物和处于其上层的正常沉积速率的氧化物的应力不匹配,导致粘合力比较差,出现严重的颗粒效应。这里颗粒效应指的是:在沉积工艺中,沉积膜不但会沉积在晶圆上,还会沉积在用于沉积工艺的反应腔内侧壁上,即反应腔内侧壁上会沉积有前层的沟槽氧化物、低速率沉积的氧化物以及较快速率沉积的氧化物,上述提到由于低速率沉积的氧化物,与前层沟槽氧化物和处于其上层的较快沉积速率的氧化物的粘合力较差,就会有氧化物颗粒从反应腔内侧壁上剥落下来,落在正在制作的半导体器件上,严重影响半导体器件的良率。
发明内容
有鉴于此,本发明解决的技术问题是:低速率沉积的氧化物,与前层沟槽氧化物和处于其上层的较快沉积速率的氧化物的粘合力较差,导致的颗粒缺陷。
为解决上述技术问题,本发明的技术方案具体是这样实现的:
本发明公开了一种浅沟槽隔离结构的形成方法,所述结构在反应腔内形成,包括:
在半导体衬底上依次形成垫氧化层和刻蚀终止层;
依次刻蚀刻蚀终止层、垫氧化层以及半导体衬底,形成浅沟槽;
在浅沟槽内表面形成衬氧化层;
在浅沟槽内的衬氧化层及刻蚀终止层表面形成前层沟槽氧化物;
在所述前层沟槽氧化物表面沉积第一顶层沟槽氧化物;
在所述第一顶层沟槽氧化物表面进行过渡沉积沟槽氧化物,所述过渡沉积沟槽氧化物时的沉积速率大于第一顶层沟槽氧化物的沉积速率,并且小于第二顶层沟槽氧化物的沉积速率;
在所述过渡沉积的沟槽氧化物表面沉积第二顶层沟槽氧化物;
平坦化所填充的沟槽氧化物至显露出刻蚀终止层,并去除刻蚀终止层和垫氧化层。
形成前层沟槽氧化物之后,沉积第一顶层沟槽氧化物之前,该方法进一步包括对反应腔进行氢气处理。
形成前层沟槽氧化物之后,沉积第一顶层沟槽氧化物之前,该方法进一步包括对反应腔进行氧气处理和氢气处理。
所述过渡沉积沟槽氧化物时反应腔内通入氧气的流量为150~300标准立方厘米/分钟sccm。
所述过渡沉积沟槽氧化物时反应腔内高频射频功率为5000~7000瓦,低频射频功率为5000~7000瓦。
所述过渡沉积沟槽氧化物时反应腔内通入硅烷SiH4的流量为10~20sccm,氦气的流量为300~400sccm,氢气的流量为500~800sccm。
所述过渡沉积沟槽氧化物的时间为1~3秒。
所述氢气处理时反应腔内高频射频功率为7000~9000瓦,低频射频功率为5000~7000瓦;向反应腔内通入氢气的流量为400~800sccm;氦气和氧气的总流量不小于500sccm。
所述氧气处理时反应腔内高频射频功率为2000~4000瓦,低频射频功率为2000~4000瓦,氧气的流量为200~500sccm。
由上述的技术方案可见,本发明在形成浅沟槽隔离结构时,在第一顶层沟槽氧化物和第二顶层沟槽氧化物之间,沉积过渡富氧层,该过渡富氧层充当第一顶层沟槽氧化物和第二顶层沟槽氧化物的过渡层,增加粘合力,这样就可以有效防止从反应腔内侧壁上落下颗粒。进一步地,由于形成前层沟槽氧化物时,使用了刻蚀工序,含氟的刻蚀气体存在于反应腔内,形成的含氟类副产物也会吸附在反应腔内侧壁上,本发明在形成前层沟槽氧化物之后采用了氢气处理,将含氟类副产物从反应腔带走,更进一步地防止了颗粒缺陷的发生。
附图说明
图1a至图1e为现有技术中浅沟槽隔离结构的制作过程示意图。
图2a至图2f为现有技术中另一种实施例的浅沟槽隔离结构的制作过程示意图。
图3为本发明第二实施例形成浅沟槽隔离结构的方法流程示意图。
具体实施方式
为使本发明的目的、技术方案、及优点更加清楚明白,以下参照附图并举实施例,对本发明进一步详细说明。
本发明的核心思想是:在形成前层沟槽氧化物之后,对反应腔内进行氧气和氢气处理,去除腔体内壁吸附的氟离子,以提高低速率沉积的氧化物与反应腔的粘合力,以及与前层沟槽氧化物和较快沉积速率的氧化物的粘合力,防止颗粒效应。另一方面,在沉积完成低速率氧化物之后,加入短暂的过渡沉积步骤,使低速率氧化物和较快速率氧化物的过渡更加平缓,制程更加稳定,从而增强低速率沉积的氧化物和较快速率沉积的氧化物之间的粘合力。
为了有效防止颗粒效应,本发明的第一实施例为在形成前层沟槽氧化物之后,对反应腔内进行氧气和氢气处理,提高低速率沉积的氧化物与反应腔的粘合力,以及与前层沟槽氧化物和较快沉积速率的氧化物的粘合力。
具体形成浅沟槽隔离结构的方法为:
步骤31、请参阅图2a,在半导体衬底100上依次形成垫氧化层101和刻蚀终止层102,其中半导体衬底为硅或者绝缘体上硅;垫氧化层101一般为二氧化硅,采用热氧化的方法形成;刻蚀终止层102一般为氮化硅层,是一层坚固的掩膜材料。
步骤32、请参阅图2b,在刻蚀终止层的表面形成图案化的光阻胶(图中未显示),定义隔离区的位置,然后以图案化的光阻胶为掩膜,依次刻蚀刻蚀终止层、垫氧化层以及半导体衬底,并且继续刻蚀半导体衬底到一定深度,形成浅沟槽。
步骤33、请参阅图2c,在浅沟槽内表面形成衬氧化层103,一般采用热氧化的方法。
步骤34、请参阅图2d,在沟槽内部以及刻蚀终止层表面,采用化学气相沉积的方法沉积第一层沟槽氧化物201,但是沉积一段时间之后,沟槽开口处的第一沟槽氧化物的沉积量大于沟槽底部的沉积量,为了防止后续沉积沟槽氧化物时,沟槽内产生空洞,在沉积一定时间后,刻蚀沟槽开口处的第一层沟槽氧化物,使沟槽的开口打开;
然后在第一层沟槽氧化物201的表面进行第二层沟槽氧化物202的沉积,并刻蚀沟槽开口处的第二层沟槽氧化物202,使沟槽的开口处打开。图2d中只示出了两次循环进行沟槽氧化物沉积、刻蚀的示意图,显然,为了防止空洞的产生,可以多次循环进行沟槽氧化物沉积、刻蚀,使得沟槽底部沉积均匀,该步骤中形成的沟槽氧化物称之为前层沟槽氧化物。
步骤35、向反应腔内通入的气体包括氧气、氩气和氦气,主要起作用的气体为氧气。因为前层沟槽氧化物进行刻蚀时,一般采用含氟类气体,而产生的含氟类的副产物容易吸附在反应腔内侧壁上,不容易被排出反应腔,吸附在反应腔内侧壁上的含氟类物质也是造成前层沟槽氧化物和低速率沉积的氧化物之间粘合力差,出现颗粒缺陷的一个因素,所以本实施中通入的氧气与氟元素发生化学反应成O-F键,就很容易随稀释气体,如氩气、氦气排出反应腔。通入氧气时反应腔的高频射频功率为2000~4000瓦,低频射频功率为2000~4000瓦,氧气的流量控制在200~500标准立方厘米/分钟sccm,处理时间为4~6秒。
接着,向反应腔内通入氢气,氢气也用于与氟元素发生化学反应成H-F键,更容易地排出反应腔,没有了含氟类副产物的存在,自然提高了前层沟槽氧化物和低速率沉积的氧化物之间的粘合力,以及低速率沉积的氧化物与反应腔的粘合力。通入氢气时反应腔的高频射频功率为7000~9000瓦,低频射频功率为5000~7000瓦,氢气的流量控制在400~800sccm。由于氢气原子量小,没有方向性,所以施加一定的偏压是必要的,偏置功率控制在1500~3000瓦,而且同时需要通入一些较重的原子,例如氦气和氧气,氦气和氧气的总流量控制在500sccm以上。处理时间为1~3秒。
需要说明的是,该步骤中向反应腔内先通入氧气,再通入氢气,是本实施例的优选方法,因为氢原子与氟原子成键的能力相比氧原子与氟原子成键能力要更好一些,更容易将刻蚀时引入的氟离子带走,所以本步骤中也可以只采用氢气进行处理,而省略氧气处理;也可以将氢气处理设置在氧气处理的前面,都可以实现提高粘合力,降低颗粒效应的目的。
步骤36、请参阅图2e,在第二层沟槽氧化物202的表面沉积第一顶层沟槽氧化物203,该第一顶层沟槽氧化物203的沉积采用低速率的沉积,沉积速率在1000~1800A/min,逐渐将浅沟槽底部填充均匀。其中进行LDR时,反应腔的高频射频功率为8800~9200瓦,低频射频功率为5800~6200瓦,硅烷(SiH4)流量为10~20sccm,氧气流量控制与SiH4的比值约为2∶1,氢气流量为1000~1500sccm,沉积时间为50~70秒。
然后执行步骤37、请参阅图2f,进行第二顶层沟槽氧化物204的沉积,沉积速率在6000~8000A/min,最终完成沟槽氧化物的填充。反应腔的高频射频功率为5000~7000瓦,低频射频功率为5000~7000瓦,SiH4流量为100~150sccm,氧气流量控制与SiH4的比值约为1.5~2,氢气流量为100~200sccm,氦气流量为200~500sccm,沉积时间为20~30秒。
当然,浅沟槽隔离结构的形成,还需进行CMP,平坦化所述填充的沟槽氧化物至显露出刻蚀终止层,然后去除刻蚀终止层和垫氧化层。其中,刻蚀终止层一般为氮化硅层,刻蚀终止层的去除可以采用热磷酸溶液湿法刻蚀;垫氧化层一般也采用湿法刻蚀,例如采用氢氟酸溶液进行刻蚀。
本发明第二实施例的形成浅沟槽隔离结构的方法流程示意图如图3所示,包括以下步骤:
步骤41、请参阅图2a,在半导体衬底100上依次形成垫氧化层101和刻蚀终止层102,其中半导体衬底为硅或者绝缘体上硅;垫氧化层101一般为二氧化硅,采用热氧化的方法形成;刻蚀终止层102一般为氮化硅层,是一层坚固的掩膜材料。
步骤42、请参阅图2b,在刻蚀终止层的表面形成图案化的光阻胶(图中未显示),定义隔离区的位置,然后以图案化的光阻胶为掩膜,依次刻蚀刻蚀终止层、垫氧化层以及半导体衬底,并且继续刻蚀半导体衬底到一定深度,形成浅沟槽。
步骤43、请参阅图2c,在浅沟槽内表面形成衬氧化层103,一般采用热氧化的方法。
步骤44、请参阅图2d,在沟槽内部以及刻蚀终止层表面,采用化学气相沉积的方法沉积第一层沟槽氧化物201,但是沉积一段时间之后,沟槽开口处的第一沟槽氧化物的沉积量大于沟槽底部的沉积量,为了防止后续沉积沟槽氧化物时,沟槽内产生空洞,在沉积一定时间后,刻蚀沟槽开口处的第一层沟槽氧化物,使沟槽的开口打开;
然后在第一层沟槽氧化物201的表面进行第二层沟槽氧化物202的沉积,并刻蚀沟槽开口处的第二层沟槽氧化物202,使沟槽的开口处打开。图2d中只示出了两次循环进行沟槽氧化物沉积、刻蚀的示意图,显然,为了防止空洞的产生,可以多次循环进行沟槽氧化物沉积、刻蚀,使得沟槽底部沉积均匀,该步骤中形成的沟槽氧化物称之为前层沟槽氧化物。
步骤45、请参阅图2e,在第二层沟槽氧化物202的表面沉积第一顶层沟槽氧化物203,该第一顶层沟槽氧化物203的沉积采用低速率的沉积,沉积速率在1000~1800A/min,逐渐将浅沟槽底部填充均匀。其中进行LDR时,反应腔的高频射频功率为8800~9200瓦,低频射频功率为5800~6200瓦,SiH4流量为10~20sccm,氧气流量控制与SiH4的比值约为2∶1,氢气流量为1000~1500sccm,沉积时间为50~70秒。
步骤46、进行过渡沉积步骤,该步骤沉积速率相对于LDR的速率要高,相对于正常沉积速率要低,即沉积速率处于两者之间,而且沉积时间也比较短,控制在1~3秒。而且该过程中与低速率沉积相比,通入的氧气量增加,与形成第二顶层沟槽氧化物204时通入的氧气量相同,为150~300sccm,氧气含量增加,意味着生成的氧化物氧元素含量多,形成粘合力很好的富氧过渡层,则可以增加第一顶层沟槽氧化物203与后续形成的第二顶层沟槽氧化物204之间的粘合力。过渡沉积过程中反应腔高频射频功率为5000~7000瓦,低频射频功率为5000~7000瓦,SiH4的流量为10~20sccm,氦气的流量为300~400sccm,氢气的流量为500~800sccm。因为沉积过程中,氧化物是边沉积边刻蚀的,但沉积速率大于刻蚀速率,其中,氢气和氦气就是用于轰击刻蚀的,而硅烷和氧气主要用于沉积氧化物。
然后执行步骤47、请参阅图2f,进行第二顶层沟槽氧化物204的沉积,沉积速率在6000~8000A/min,最终完成沟槽氧化物的填充。反应腔的高频射频功率为5000~7000瓦,低频射频功率为5000~7000瓦,SiH4流量为100~150sccm,氧气流量控制与SiH4的比值约为1.5~2,氢气流量为100~200sccm,氦气流量为200~500sccm,沉积时间为20~30秒。
当然,浅沟槽隔离结构的形成,还需进行CMP,即步骤48、平坦化所述填充的沟槽氧化物至显露出刻蚀终止层,然后去除刻蚀终止层和垫氧化层。其中,刻蚀终止层一般为氮化硅层,刻蚀终止层的去除可以采用热磷酸溶液湿法刻蚀;垫氧化层一般也采用湿法刻蚀,例如采用氢氟酸溶液进行刻蚀。
从上述可以看出,本发明可以从两方面防止颗粒缺陷,一是在形成前层沟槽氧化物之后,对反应腔内进行氧气和氢气处理,提高低速率沉积的氧化物与反应腔的粘合力,以及与前层沟槽氧化物和较快沉积速率的氧化物的粘合力,防止颗粒效应。另一方面,在沉积完成低速率氧化物之后,加入短暂的过渡沉积步骤,使低速率氧化物和较快速率氧化物的过渡更加平缓,制程更加稳定,从而增强低速率沉积的氧化物和较快速率沉积的氧化物之间的粘合力。所以将两种技术方案结合起来,共同防止颗粒效应,为本发明的优选实施例。形成浅沟槽隔离结构,本发明优选实施例的方法包括:
步骤51、请参阅图2a,在半导体衬底100上依次形成垫氧化层101和刻蚀终止层102,其中半导体衬底为硅或者绝缘体上硅;垫氧化层101一般为二氧化硅,采用热氧化的方法形成;刻蚀终止层102一般为氮化硅层,是一层坚固的掩膜材料。
步骤52、请参阅图2b,在刻蚀终止层的表面形成图案化的光阻胶(图中未显示),定义隔离区的位置,然后以图案化的光阻胶为掩膜,依次刻蚀刻蚀终止层、垫氧化层以及半导体衬底,并且继续刻蚀半导体衬底到一定深度,形成浅沟槽。
步骤53、请参阅图2c,在浅沟槽内表面形成衬氧化层103,一般采用热氧化的方法。
步骤54、请参阅图2d,在沟槽内部以及刻蚀终止层表面,采用化学气相沉积的方法沉积第一层沟槽氧化物201,但是沉积一段时间之后,沟槽开口处的第一沟槽氧化物的沉积量大于沟槽底部的沉积量,为了防止后续沉积沟槽氧化物时,沟槽内产生空洞,在沉积一定时间后,刻蚀沟槽开口处的第一层沟槽氧化物,使沟槽的开口打开;
然后在第一层沟槽氧化物201的表面进行第二层沟槽氧化物202的沉积,并刻蚀沟槽开口处的第二层沟槽氧化物202,使沟槽的开口处打开。图2d中只示出了两次循环进行沟槽氧化物沉积、刻蚀的示意图,显然,为了防止空洞的产生,可以多次循环进行沟槽氧化物沉积、刻蚀,使得沟槽底部沉积均匀,该步骤中形成的沟槽氧化物称之为前层沟槽氧化物。
步骤55、向反应腔内通入的气体包括氧气、氩气和氦气,主要起作用的气体为氧气。因为前层沟槽氧化物进行刻蚀时,一般采用含氟类气体,而产生的含氟类的副产物容易吸附在反应腔内侧壁上,不容易被排出反应腔,吸附在反应腔内侧壁上的含氟类物质也是造成前层沟槽氧化物和低速率沉积的氧化物之间粘合力差,出现颗粒缺陷的一个因素,所以本实施中通入的氧气与氟元素发生化学反应成O-F键,就很容易随稀释气体,如氩气、氦气排出反应腔。通入氧气时反应腔的高频射频功率为2000~4000瓦,低频射频功率为2000~4000瓦,氧气的流量控制在200~500标准立方厘米/分钟sccm,处理时间为4~6秒。
接着,向反应腔内通入氢气,氢气也用于与氟元素发生化学反应成H-F键,更容易地排出反应腔,没有了含氟类副产物的存在,自然提高了前层沟槽氧化物和低速率沉积的氧化物之间的粘合力,以及低速率沉积的氧化物与反应腔的粘合力。通入氢气时反应腔的高频射频功率为7000~9000瓦,低频射频功率为5000~7000瓦,氢气的流量控制在400~800sccm。由于氢气原子量小,没有方向性,所以施加一定的偏压是必要的,偏置功率控制在1500~3000瓦,而且同时需要通入一些较重的原子,例如氦气和氧气,氦气和氧气的总流量控制在500sccm以上。处理时间为1~3秒。
需要说明的是,该步骤中向反应腔内先通入氧气,再通入氢气,是本实施例的优选方法,因为氢原子与氟原子成键的能力相比氧原子与氟原子成键能力要更好一些,更容易将刻蚀时引入的氟离子带走,所以本步骤中也可以只采用氢气进行处理,而省略氧气处理;也可以将氢气处理设置在氧气处理的前面,都可以实现提高粘合力,降低颗粒效应的目的。
步骤56、请参阅图2e,在第二层沟槽氧化物202的表面沉积第一顶层沟槽氧化物203,该第一顶层沟槽氧化物203的沉积采用低速率的沉积,沉积速率在1000~1800A/min,逐渐将浅沟槽底部填充均匀。其中进行LDR时,反应腔的高频射频功率为8800~9200瓦,低频射频功率为5800~6200瓦,硅烷(SiH4)流量为10~20sccm,氧气流量控制与SiH4的比值约为2∶1,氢气流量为1000~1500sccm,沉积时间为50~70秒。
步骤57、进行过渡沉积步骤,该步骤沉积速率相对于LDR的速率要高,相对于正常沉积速率要低,即沉积速率处于两者之间,而且沉积时间也比较短,控制在1~3秒。而且该过程中与低速率沉积相比,通入的氧气量增加,与形成第二顶层沟槽氧化物204时通入的氧气量相同,氧气含量增加,意味着生成的氧化物氧元素含量多,形成粘合力很好的富氧过渡层,则可以增加第一顶层沟槽氧化物203与后续形成的第二顶层沟槽氧化物204之间的粘合力。过渡沉积过程中反应腔高频射频功率为5000~7000瓦,低频射频功率为5000~7000瓦,SiH4的流量为10~20sccm,氦气的流量为300~400sccm,氢气的流量为500~800sccm。因为沉积过程中,氧化物是边沉积边刻蚀的,但沉积速率大于刻蚀速率,其中,氢气和氦气就是用于轰击刻蚀的,而硅烷和氧气主要用于沉积氧化物。
然后执行步骤58、请参阅图2f,进行第二顶层沟槽氧化物204的沉积,沉积速率在6000~8000A/min,最终完成沟槽氧化物的填充。反应腔的高频射频功率为5000~7000瓦,低频射频功率为5000~7000瓦,SiH4流量为100~150sccm,氧气流量控制与SiH4的比值约为1.5~2,氢气流量为100~200sccm,氦气流量为200~500sccm,沉积时间为20~30秒。
当然,浅沟槽隔离结构的形成,还需进行CMP,平坦化所述填充的沟槽氧化物至显露出刻蚀终止层,然后去除刻蚀终止层和垫氧化层。其中,刻蚀终止层一般为氮化硅层,刻蚀终止层的去除可以采用热磷酸溶液湿法刻蚀;垫氧化层一般也采用湿法刻蚀,例如采用氢氟酸溶液进行刻蚀。
通过本发明的任意一种实施方式,都可以有效降低反应腔内的颗粒效应,优选为氢气处理和过渡沉积步骤相结合来实现本发明的目的。重要的是,颗粒效应主要来源于第一顶层沟槽氧化物和第二顶层沟槽氧化物之间应力不匹配,所以过渡沉积步骤是本发明更为关键的技术,使得两层更好地结合起来,克服了颗粒效应。
以上所述,仅为本发明的较佳实施例而已,并非用于限定本发明的保护范围。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (9)

1.一种浅沟槽隔离结构的形成方法,所述结构在反应腔内形成,包括:
在半导体衬底上依次形成垫氧化层和刻蚀终止层;
依次刻蚀刻蚀终止层、垫氧化层以及半导体衬底,形成浅沟槽;
在浅沟槽内表面形成衬氧化层;
在浅沟槽内的衬氧化层及刻蚀终止层表面形成前层沟槽氧化物;
在所述前层沟槽氧化物表面沉积第一顶层沟槽氧化物;
在所述第一顶层沟槽氧化物表面进行过渡沉积沟槽氧化物,所述过渡沉积沟槽氧化物时的沉积速率大于第一顶层沟槽氧化物的沉积速率,并且小于第二顶层沟槽氧化物的沉积速率;
在所述过渡沉积的沟槽氧化物表面沉积第二顶层沟槽氧化物;
平坦化所填充的沟槽氧化物至显露出刻蚀终止层,并去除刻蚀终止层和垫氧化层。
2.如权利要求1所述的方法,其特征在于,形成前层沟槽氧化物之后,沉积第一顶层沟槽氧化物之前,该方法进一步包括对反应腔进行氢气处理。
3.如权利要求1所述的方法,其特征在于,形成前层沟槽氧化物之后,沉积第一顶层沟槽氧化物之前,该方法进一步包括对反应腔进行氧气处理和氢气处理。
4.如权利要求1、2或3所述的方法,其特征在于,所述过渡沉积沟槽氧化物时反应腔内通入氧气的流量为150~300标准立方厘米/分钟sccm。
5.如权利要求4所述的方法,其特征在于,所述过渡沉积沟槽氧化物时反应腔内高频射频功率为5000~7000瓦,低频射频功率为5000~7000瓦。
6.如权利要求5所述的方法,其特征在于,所述过渡沉积沟槽氧化物时反应腔内通入硅烷SiH4的流量为10~20sccm,氦气的流量为300~400sccm,氢气的流量为500~800sccm。
7.如权利要求6所述的方法,其特征在于,所述过渡沉积沟槽氧化物的时间为1~3秒。
8.如权利要求2或3所述的方法,其特征在于,所述氢气处理时反应腔内高频射频功率为7000~9000瓦,低频射频功率为5000~7000瓦;向反应腔内通入氢气的流量为400~800sccm;氦气和氧气的总流量不小于500sccm。
9.如权利要求3所述的方法,其特征在于,所述氧气处理时反应腔内高频射频功率为2000~4000瓦,低频射频功率为2000~4000瓦,氧气的流量为200~500sccm。
CN 200910195864 2009-09-17 2009-09-17 浅沟槽隔离结构的形成方法 Active CN102024741B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200910195864 CN102024741B (zh) 2009-09-17 2009-09-17 浅沟槽隔离结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200910195864 CN102024741B (zh) 2009-09-17 2009-09-17 浅沟槽隔离结构的形成方法

Publications (2)

Publication Number Publication Date
CN102024741A CN102024741A (zh) 2011-04-20
CN102024741B true CN102024741B (zh) 2013-03-27

Family

ID=43865879

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200910195864 Active CN102024741B (zh) 2009-09-17 2009-09-17 浅沟槽隔离结构的形成方法

Country Status (1)

Country Link
CN (1) CN102024741B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104425385B (zh) * 2013-08-20 2018-04-24 华邦电子股份有限公司 嵌入式存储元件的制造方法
CN104795351B (zh) * 2014-01-20 2018-03-30 中芯国际集成电路制造(上海)有限公司 隔离结构的形成方法
US9601319B1 (en) * 2016-01-07 2017-03-21 Lam Research Corporation Systems and methods for eliminating flourine residue in a substrate processing chamber using a plasma-based process
CN111490003B (zh) * 2020-04-07 2022-08-26 中芯国际集成电路制造(深圳)有限公司 一种半导体结构的形成方法
CN114093806B (zh) * 2022-01-24 2022-04-19 晶芯成(北京)科技有限公司 一种半导体结构的制作方法
CN114121776B (zh) * 2022-01-26 2022-04-19 晶芯成(北京)科技有限公司 一种半导体隔离结构的制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1606147A (zh) * 2003-10-08 2005-04-13 联华电子股份有限公司 氧化硅沟填制程
CN101197305A (zh) * 2006-12-05 2008-06-11 中芯国际集成电路制造(上海)有限公司 隔离沟槽的填充方法
CN101197307A (zh) * 2006-12-05 2008-06-11 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离区氧化物沉积方法
CN101304001A (zh) * 2007-03-15 2008-11-12 应用材料股份有限公司 在含有电介质材料的硅形成中改进的空隙填充沉积
CN101359596A (zh) * 2007-07-31 2009-02-04 中芯国际集成电路制造(上海)有限公司 沟槽的填充方法及浅沟槽隔离的制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1606147A (zh) * 2003-10-08 2005-04-13 联华电子股份有限公司 氧化硅沟填制程
CN101197305A (zh) * 2006-12-05 2008-06-11 中芯国际集成电路制造(上海)有限公司 隔离沟槽的填充方法
CN101197307A (zh) * 2006-12-05 2008-06-11 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离区氧化物沉积方法
CN101304001A (zh) * 2007-03-15 2008-11-12 应用材料股份有限公司 在含有电介质材料的硅形成中改进的空隙填充沉积
CN101359596A (zh) * 2007-07-31 2009-02-04 中芯国际集成电路制造(上海)有限公司 沟槽的填充方法及浅沟槽隔离的制造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
薄膜应力研究;邵淑英等;《激光与光电子学进展》;20050131;第42卷(第01期);22-24 *
邵淑英等.薄膜应力研究.《激光与光电子学进展》.2005,第42卷(第01期),22-24.

Also Published As

Publication number Publication date
CN102024741A (zh) 2011-04-20

Similar Documents

Publication Publication Date Title
CN102024741B (zh) 浅沟槽隔离结构的形成方法
TWI713834B (zh) 沉積薄膜的方法以及製造半導體裝置的方法
US6211040B1 (en) Two-step, low argon, HDP CVD oxide deposition process
US6057242A (en) Flat interlayer insulating film suitable for multi-layer wiring
US6967405B1 (en) Film for copper diffusion barrier
US20120282756A1 (en) Thin Film Filling Method
US7259079B2 (en) Methods for filling high aspect ratio trenches in semiconductor layers
US20140057459A1 (en) Plasma processing method and plasma processing system
JP2011508434A5 (zh)
AU2017345050B2 (en) Preclean methodology for superconductor interconnect fabrication
WO2013049223A2 (en) Insensitive dry removal process for semiconductor integration
TW201128700A (en) Novel gap fill integration with flowable oxide and cap oxide
TW201437416A (zh) 低收縮介電薄膜
JPH1174257A (ja) フッ素含有酸化ケイ素薄膜及びその製造方法
JPH07101687B2 (ja) 絶縁体の堆積方法
WO2007001878A2 (en) Gapfill using deposition-etch sequence
WO2014189671A1 (en) Cobalt selectivity improvement in selective cobalt process sequence
US8017493B2 (en) Method of planarizing a semiconductor device
TW492090B (en) Formation of self-aligned passivation for interconnect to minimize electromigration
CN102867773B (zh) 降低hdpcvd缺陷的方法
US6759347B1 (en) Method of forming in-situ SRO HDP-CVD barrier film
WO2013013362A1 (zh) 消除接触孔工艺中桥接的方法
CN101989576A (zh) 半导体器件的制作方法
CN110137131A (zh) 沟槽隔离结构的形成方法、化学气相沉积工艺
KR101197019B1 (ko) 펄스 알에프 전력을 이용한 갭필 방법 및 이를 위한 갭필장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20121119

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121119

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C14 Grant of patent or utility model
GR01 Patent grant