CN102867773A - 降低hdpcvd缺陷的方法 - Google Patents

Abstract

一种降低HDPCVD缺陷的方法，采用原位刻蚀、远程等离子体刻蚀和低压远程等离子体刻蚀相结合的清洗工艺清除HDPCVD设备沉积过程中或沉积后腔体上残余的沉积薄膜颗粒，以免缺陷掉落在正在沉积的沟槽中，造成孔洞问题；该方法还可以除去由腔体中剩余的颗粒在沉积后掉落在晶圆上而形成大的难以去除的表面缺陷。

Description

降低HDPCVD缺陷的方法

技术领域

本发明涉及半导体集成电路制造领域，特别地，涉及一种降低HDPCVD工艺沉积薄膜所产生的缺陷或颗粒(Defect)的方法。

背景技术

在超大规模集成电路制造(ULSI)领域，HDPCVD(High DensityPlasma CVD，高密度等离子体化学气相沉积)技术被广泛地应用于浅沟槽隔离(STI)的填充，这是由于HDPCVD能够填充0.3um及以下的间距及深宽比(AR，aspect ratio)为2∶1或以上的沟槽。另外HDPCVD还具有低的热预算及较高的生产吞吐率，因此，被广泛用于集成电路制造中。

HDPCVD采用高密度等离子体技术进行沟槽的填充，它不同于普通的增强型的等离子体气相沉积技术(PECVD)。一般地，HDPCVD有两个功率系统，分别是产生等离子体的源功率和用于起溅射(sputtering，也可认为是刻蚀)轰击作用的偏置功率，这使得HDPCVD能够对等离子体的密度与能量分别进行控制。随着等离子体的产生，当施加偏置功率后，溅射和沉积同时发生，其中，溅射过程有助于使沟槽的开口处有效打开，不至于提前封死，而沉积过程在沟槽中则是自下而上进行，这一点与传统的PECVD沉积相同。溅射与沉积的结合，使得HDPCVD的填充孔洞的能力更强。由于这些优点，从深亚微米以来，HDPCVD一直是STI沟槽填充的必备技术。

根据摩尔定律，随着器件尺寸的持续缩小，对技术及设备能力提出了越来越高的要求。因此，尽管HDPCVD技术已逐渐趋于成熟并在大规模集成电路制造中得到了广泛应用，但是，在具体的薄膜制备过程中仍然有一些问题需要提升及改进，诸如HDPCVD制备后的薄膜平坦化，填充不完全导致的孔洞及缺陷或颗粒(以下亦单称“缺陷”)等。

在上述问题中，尤其以缺陷或颗粒的影响最为重要，它对最终的良率有直接的影响。由于STI主要用于器件间的隔离，如果有一些大的缺陷和/或颗粒产生，一方面会导致沟槽中产生空洞(void)，而空洞将会导致器件隔离的严重失效；另一方面，一些表面缺陷或颗粒如果在随后的清洗工艺中没有完全去除，在CMP平坦化过程中，它们将会导致晶圆表面出现划痕(scratch)，而颗粒、粘污以及互连金属将会填充进入这些空洞和划痕中，诱使器件间出现高的漏电流路径，使得器件失效，良率降低。这些随机出现的缺陷或者颗粒也使得半导体设备机台的可利用率降低，增加了不必要的停机检查时间，及更多的调试时间和高昂的成本。

一直以来，针对这个问题，相当多的专利提出了不同的解决方法用以降低缺陷带来的影响。U.S 6,165,854，U.S 6,146,971，U.S6,153,479和U.S6,146,974提出了通过形成热氧化衬层来提高缺陷水平的方法。然而，这些方法都需要增加额外的工艺步骤，并且降低了生产的吞吐率。另外，还可以通过周期性的停机检查和维护，采用湿法清洗腔体内部各个零部件，降低潜在的颗粒影响。然而，这种方法会大大降低设备的运行效率，造成极大的生产压力。

因此，根据ULSI对HDPCVD技术良率提升提出的进一步需求，本发明提出了一种有效的缺陷或颗粒控制方法，从而大大降低了HDPCVD工艺沉积过程中产生的缺陷或颗粒数量。

发明内容

本发明提供一种降低HDPCVD缺陷的方法，其中，包括：

在腔体中通入工艺所需的沉积反应气体，采用HDPCVD方法沉积预定厚度的电介质薄膜；

当沉积设定片数的晶圆时或腔体内壁上的薄膜积累到设定限制时，沉积工艺停止，启动干法清洗工艺以清洗整个腔体；

通入干法清洗气体，进行腔体的干法清洗工艺，该干法清洗工艺包括原位刻蚀、远程等离子体刻蚀和低压远程等离子体刻蚀，其中，原位刻蚀包括一个终点侦测系统；

在完成上述干法清洗工艺之后，腔体重新执行新一轮的沉积循环工艺。

根据上述降低HDPCVD缺陷的方法，其中，所述腔体为以感应耦合等离子体(ICP)或回旋共振等离子体(ECR)或以等离子体技术为基础制造的其他沉积设备。

根据上述降低HDPCVD缺陷的方法，其中，所述电介质薄膜为不掺杂或者掺杂的绝缘材料；优选地，所述不掺杂的绝缘材料为不掺杂的SiO2，所述掺杂的绝缘材料为掺F的SiO2即氟硅玻璃(FSG)或掺P的SiO2即磷硅玻璃(PSG)或掺B和P的SiO2即硼磷硅玻璃(BPSG)等。

根据上述降低HDPCVD缺陷的方法，其中，所述电介质薄膜可用于器件隔离的浅沟槽隔离结构(STI)填充，或者作为金属前电介质层(PMD)，或者作为金属间电介质层(IMD)。

根据上述降低HDPCVD缺陷的方法，其中，在制备不掺杂的SiO2时，所述沉积反应气体为SiH4，O2，其辅助气体为Ar，He，H2或NF3，以实现薄膜的同时沉积和刻蚀；在制备掺杂的SiO2时，所述沉积反应气体为SiH4，O2，以及含掺杂元素的前驱气体，其辅助气体为Ar，He，H2或NF3，以实现薄膜的同时沉积和刻蚀。

根据上述降低HDPCVD缺陷的方法，其中，所述干法清洗反应气体为含氟基气体；优选地，所述含氟基气体包括碳氟基气体CxFy，更优选地包括C2F6、CF4或者优选地，所述含氟基气体包括NF3。

根据上述降低HDPCVD缺陷的方法，其中，所述低气压远程等离子体刻蚀所采用压力为0.5-5Torr。

根据上述降低HDPCVD缺陷的方法，其中，所述干法清洗完成后，还包括一个钝化工艺，以清除F原子或自由基团；优选地，所述钝化工艺采用的反应气体为O2和H2；优选地，所述钝化工艺过程中的腔体压力小于5Torr。

本发明采用原位刻蚀、远程等离子体刻蚀和低压远程等离子体刻蚀相结合的清洗工艺清除HDPCVD设备沉积过程中或沉积后腔体上残余的沉积薄膜颗粒，以免缺陷掉落在正在沉积的沟槽中，造成孔洞问题；该方法还可以除去腔体中剩余的颗粒在沉积后掉落在晶圆上而形成大的难以去除的表面缺陷。

附图说明

图1为采用传统清洗工艺，在线缺陷颗粒数目随晶圆片增加时的变化水平；

图2为采用发明的干法清洗工艺后，在线缺陷颗粒数目随晶圆片增加时的变化水平。

具体实施方式

以下，通过附图中示出的具体实施例来描述本发明。但是应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。

本发明的实施例涉及使用高密度等离子体方法进行电介质薄膜沉积后的干法清洗工艺的处理，以实现沉积的晶圆表面、沟槽内部及腔体内部完美的颗粒需求。根据本发明的技术，沉积的电介质薄膜具有极好的低缺陷或颗粒能力，能够应用于诸如浅沟槽隔离(STI)、金属前电介质层(PMD)、金属间电介质层(IMD)等结构与不同薄膜层对低缺陷或颗粒的要求。其中，沉积的电介质薄膜为不掺杂或者掺杂的绝缘材料，不掺杂的绝缘材料为不掺杂的SiO2，掺杂的绝缘材料为掺F的SiO2即氟硅玻璃(FSG)或掺P的SiO2即磷硅玻璃(PSG)等。

本发明应用的一个实施例首先要填充一个间隙，例如STI的填充，此STI形成在半导体衬底表面上。其中半导体衬底可以包括任何适合的半导体衬底材料，具体可以是但不限于硅、锗、锗化硅、SOI(绝缘体上硅)、碳化硅、砷化镓或者任何III/V族化合物半导体等。STI结构的形成及填充可以参照现有常规技术，本发明对此不做限定。

首先，在晶片上沉积上一定厚度的衬垫氧化层与氮化硅层作为后续STI间隙刻蚀的掩摸层，经过相应技术节点的光刻工艺分别图案化氮化硅与氧化硅层，然后，通过干法刻蚀工艺得到需要的间隙结构。然后，在炉管生长一层热氧化层，经过退火圆化间隙角落后，进入HDPCVD填充电介质薄膜的工艺。在此，填充材料为不掺杂的SiO2，HDPCVD的沉积反应气体为SiH4，O2，其辅助气体为Ar，He，H2或NF3，可以实现薄膜的同时沉积和刻蚀。若在其它应用中需要填充掺杂的SiO2时，沉积反应气体为SiH4，O2，以及含掺杂元素的前驱气体，例如是SiF4，其辅助气体为Ar，He，H2或NF3，以实现薄膜的同时沉积和刻蚀。

相对传统的等离子体增强化学气相沉积(PECVD)技术而言，HDPCVD沉积技术可以在较低的压力下，采用电感耦合的方式产生高密度等离子体(ICP)，或采用电子回旋共振方式产生高密度等离子体(ECR)，也可以采用其他方法产生高密度等离子体，如表面波，哨声波等方式。PECVD沉积方式具有108～1010的密度(n/cm3)的等离子体，而如果采用HDPCVD沉积方式可以达到1011～1012甚至量级更高的高密度(n/cm3)等离子体，借助较低的压力，便可拥有更长的平均自由程。然后，结合HDPCVD拥有的同时沉积与溅射(即刻蚀)同步的独特方式，便可以实现较高的深宽比填充。由于HDPCVD是一种沉积与溅射(刻蚀)同步进行的工艺，对薄膜生长过程中的颗粒要求较高。为了控制颗粒数量，对于腔体内部的颗粒粘污及薄膜制备条件将会要求更高。在制备所需薄膜后，需要执行一个干法清洗工艺以清除腔体上积累的薄膜对后续薄膜沉积的影响。

以下将参照图1～2以及表1来继续描述本发明的一个实施例。图1示出了在半导体衬底上进行STI间隙填充后，采用传统干法清洗工艺，在线缺陷/颗粒数目随晶圆片增加时的变化水平。

从晶圆片放入反应腔室进行薄膜的制备开始直到腔体内壁沉积的薄膜厚度到一定程度，或者当沉积晶圆数目达到设定片数时，此时干法清洗工艺步骤被触发，而余下的晶圆必须等腔体清洗完成才能继续后续的制备。

传统的干法清洗工艺在原位刻蚀后的远程刻蚀中，采用了10-100％的刻蚀时间，在通常情况下能够实现清洗效果，然而，当腔体经过长时间负荷运转时，将会使清除腔体内壁薄膜的能力降低，从而使得薄膜在腔体上附着力变差，从而导致较多的颗粒掉落在晶圆表面或填充的结构中。

本发明的干法清洗工艺包括原位刻蚀、远程等离子体刻蚀和低压远程等离子体刻蚀，如表1所示，能够在一般的远程等离子体清洗工艺基础上，清除余下附着在腔体表面不牢固的薄膜，使得腔体及晶圆表面和内部的颗粒性能变好，其中，腔体为感应耦合等离子体(ICP)或回旋共振等离子体(ECR)设备。本发明中，干法清洗反应气体为含氟基气体；优选地，含氟基气体包括碳氟基气体CxFy，更优选地包括C2F6、CF4；或者优选地，含氟基气体包括NF3。

影响干法清洗效果的参数主要有刻蚀气体，工艺压力，刻蚀时间等，典型的参数设置分别为原位刻蚀腔体压力1-10Torr，刻蚀时间由终点侦测系统控制；远程刻蚀腔体压力1-10Torr，刻蚀时间为原位刻蚀的10-100％。本发明用到的低压远程刻蚀具体参数，优选地选择为：腔体压力0.5-5Torr，刻蚀时间为10-80s或以具体沉积厚度而定。

本发明的干法清洗完成后，还包括一个钝化工艺，以清除F原子或自由基团。钝化工艺采用的反应气体为O2和H2；优选地，钝化工艺压力＜5Torr，时间为5-50s或以具体沉积厚度而定。

图2为采用包括了低压远程干法清洗工艺获得的颗粒性能，可以看出，相对于图1，在达到一定晶圆处理数目并采用本发明处理之后，缺陷数目较低，并且，随着处理片数增加，颗粒数量稳定在一定限制内并无增加的趋势。

以上参照本发明的实施例对本发明予以了说明。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本发明的范围。本发明的范围由所附权利要求及其等价物限定。不脱离本发明的范围，本领域技术人员可以做出多种替换和修改，这些替换和修改都应落在本发明的范围之内。

Claims (15)

1.一种降低HDPCVD缺陷的方法，其特征在于，包括：

在腔体中通入工艺所需的沉积反应气体，采用HDPCVD方法沉积预定厚度的电介质薄膜；

当沉积设定片数的晶圆时或腔体内壁上的薄膜积累到设定限制时，沉积工艺停止，并启动干法清洗工艺以清洗整个腔体；

通入干法清洗气体，进行腔体的干法清洗工艺，该干法清洗工艺包括原位刻蚀、远程等离子体刻蚀和低压远程等离子体刻蚀，其中，原位刻蚀包括一个终点侦测系统；

在完成上述干法清洗工艺之后，腔体重新执行新一轮的沉积循环工艺。

2.根据权利要求1所述的方法，其特征在于，所述腔体为感应耦合等离子体(ICP)或回旋共振等离子体(ECR)及以等离子体为基础制造的其他沉积设备。

3.根据权利要求1所述的方法，其特征在于，所述电介质薄膜为不掺杂或者掺杂的绝缘电介质材料。

4.根据权利要求3所述的方法，其特征在于，所述不掺杂的绝缘材料为不掺杂的SiO2，所述掺杂的绝缘材料为掺F的SiO2即氟硅玻璃(FSG)或掺P的SiO2即磷硅玻璃(PSG)或掺B和P的SiO2即硼磷硅玻璃(BPSG)。

5.根据权利要求1所述的方法，其特征在于，所述电介质薄膜用于器件隔离的浅沟槽隔离结构(STI)填充，或者作为金属前电介质层(PMD)，或者作为金属间电介质层(IMD)。

6.根据权利要求4所述的方法，其特征在于，在制备不掺杂的SiO2时，所述沉积反应气体为SiH4，O2，其辅助气体为Ar，He，H2或NF3，以实现薄膜的同时沉积和刻蚀。

7.根据权利要求4所述的方法，其特征在于，在制备掺杂的SiO2时，所述沉积反应气体为SiH4，O2，以及含掺杂元素的前驱气体，其辅助气体为Ar，He，H2或NF3，以实现薄膜的同时沉积和刻蚀。

8.根据权利要求1所述的方法，其特征在于，所述干法清洗反应气体为含氟基气体。

9.根据权利要求8所述的方法，其特征在于，所述含氟基气体包括碳氟基气体CxFy。

10.根据权利要求9所述的方法，其特征在于，所述含氟基气体包括C2F6、CF4。

11.根据权利要求8所述的方法，其特征在于，所述含氟基气体包括NF3。

12.根据权利要求1所述的方法，其特征在于，所述低气压远程等离子体刻蚀采用的压力为0.5-5Torr。

13.根据权利要求1所述的方法，其特征在于，所述干法清洗完成后，还包括一个钝化工艺，以清除F原子或自由基团。

14.根据权利要求13所述的方法，其特征在于，所述钝化工艺采用的反应气体为O2和H2。

15.根据权利要求13或14所述的方法，其特征在于，所述钝化工艺过程中的腔体压力小于5Torr。

Images