CN105226008A - 互连结构的形成方法 - Google Patents
互连结构的形成方法 Download PDFInfo
- Publication number
- CN105226008A CN105226008A CN201410301170.3A CN201410301170A CN105226008A CN 105226008 A CN105226008 A CN 105226008A CN 201410301170 A CN201410301170 A CN 201410301170A CN 105226008 A CN105226008 A CN 105226008A
- Authority
- CN
- China
- Prior art keywords
- layer
- formation method
- dielectric layer
- flow
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供了一种互连结构的形成方法。包括：在形成介质层后，在介质层上形成碳氧化硅(SiOC)层，在碳氧化硅层上形成金属掩模材料层；之后再刻蚀金属掩模材料层和碳氧化硅层形成硬掩模，并以硬掩模为掩模刻蚀介质层，在介质层形成通孔；向通孔内填充导电材料后，形成导电插塞。以碳氧化硅层和金属掩模材料层双层结构取代现有的含有金属层、TEOS层和采用低K材料制成的结合层的结构。后续在介质层内形成通孔后，清洗通孔以去除刻蚀介质层时所形成的刻蚀副产物时，碳氧化硅层、金属掩模材料层和介质层消耗速率相似，有效改善形成于硬掩模以及介质层内的通孔侧壁平整度，进而提高后续向通孔内填充的导电材料的填充性能，以提高形成的导电插塞的性能。
Description
技术领域
本发明涉及半导体技术领域，尤其是涉及一种互连结构的形成方法。
背景技术
随着半导体技术发展，半导体器件的集成度不断增加，半导体器件特征尺寸(CriticalDimension，CD)越来越小。
而随着半导体器件特征尺寸的逐渐减小，互连结构之间寄生电容等原因而产生的RC延迟(RCdelay)对半导体器件的影响越来越大。降低互连结构中介质层材料的K值是有效降低RC延迟效应的方法。近年来，在半导体器件的后段制备工艺(BackEndofTheLine，BEOL)中，低K介电常数(LowK，LK)材料(K＜3)和超低K介电常数(UltraLowK，ULK)材料已逐渐成为介质层的主流材料，且随着半导体器件发展需求，所采用的介质层材料的K值不断减小。
图1和图2为现有的互连结构的形成工艺示意图，互连结构的形成工艺包括：
参考图1所示，在基底10上形成介质层11后，在所述介质层11上形成硬掩模15，并以所述硬掩模15为掩模刻蚀所述介质层11形成通孔16。其中，现有的硬掩模15包括位于所述介质层11上的采用低K材料制成的结合层12，位于结合层12上的正硅酸乙酯(TEOS)层13，以及位于所述TEOS层13上的金属掩模14(如以氮化钛为材料)。所述TEOS层13可降低刻蚀金属掩模材料(如氮化钛，TiN)形成金属掩模过程中刻蚀气体造成介质层11的损伤，并提高刻蚀金属掩模材料后形成的金属掩模14的精度，采用低K材料制成的结合层12(如，碳氢氧化硅，SiOCH)可以提高正硅酸乙酯(TEOS)层13和介质层11的结合强度。
接着参考图2所示，在所述硬掩模15上形成金属层17，所述金属层17填充满所述通孔16，从而在介质层11内形成金属插塞。
然而，在实际操作过程中发现，通过现有技术形成的金属插塞的性能较差，无法满足半导体技术的发展要求，为此如何提高金属插塞性能是本领域技术人员亟需解决的问题。
发明内容
本发明解决的问题是提供一种互连结构的形成方法，以提高刻蚀介质层后在介质层内形成的金属插塞的性能。
为解决上述问题，本发明提供的互连结构的形成方法包括：
提供基底；
在所述基底上形成介质层；
在所述介质层上形成碳氧化硅层；
在所述碳氧化硅层上形成金属掩模材料层；
刻蚀所述金属掩模材料层和碳氧化硅层以形成硬掩模；
以所述硬掩模为掩模刻蚀所述介质层，在所述介质层内形成通孔；
在所述通孔内填充导电材料，以形成导电插塞。
可选地，形成碳氧化硅层的方法为化学气相沉积法。
可选地，所述化学气相沉积法以一氧化碳和硅烷气体作为反应气体，所述硅烷和一氧化碳的流量比为1:1～1:3。
可选地，所述硅烷的流量为50～3000sccm，一氧化碳的流量为50～3000sccm，气压为0.5～10torr，功率为50～5000W。
可选地，所述化学气相沉积法以二氧化碳和硅烷气体作为反应气体，所述硅烷和二氧化碳的流量比为1:1～1:2。
可选地，所述硅烷的流量为50～3000sccm，二氧化碳的流量为50～3000sccm，气压为0.5～10torr，功率为50～5000W。
可选地，所述化学气相沉积法以一氧化碳、二氧化碳和硅烷气体作为反应气体，所述一氧化碳和二氧化碳的总流量与硅烷气体的流量的比为3:1～1:1。
可选地，所述硅烷的流量为50～3000sccm，一氧化碳和二氧化碳的总流量为50～3000sccm，气压为0.5～10torr，功率为50～5000W。
可选地，所述反应气体还包括一氧化二氮，所述硅烷与一氧化二氮的流量比为1:0.1～1:3。
可选地，所述反应气体还包括水蒸气，所述硅烷与水蒸气的流量比为1:0.1～1:3。
可选地，所述碳氧化硅层的厚度为
可选地，还包括；通入辅助气体，所述辅助气体与硅烷气体的流量比为1:3～1:1。
可选地，所述辅助气体的流量为50～3000sccm。
可选地，刻蚀所述金属掩模材料层和碳氧化硅层的方法为干法刻蚀，所述干法刻蚀以四氟化碳和氢气的混合气体为刻蚀剂。
可选地，所述四氟化碳的流量为100～10000sccm，氢气的流量为100～10000sccm，气压为0.01～10torr，功率为100～5000W。
可选地，在所述介质层内形成通孔后，在所述通孔内填充导电材料之前，还包括湿法清洗步骤。
可选地，所述湿法清洗以稀释的氢氟酸作为清洗剂。
可选地，在所述清洗步骤后，在所述通孔内填充导电材料之前，还包括步骤：在所述通孔的内壁形成扩散阻挡层。
与现有技术相比，本发明的技术方案具有以下优点：
在所述介质层上形成碳氧化硅层，在碳氧化硅层上形成金属掩模材料层，之后再刻蚀所述金属掩模材料层和碳氧化硅层以形成硬掩模，并以所述硬掩模为掩模刻蚀介质层以形成通孔。所述碳氧化层和金属掩模材料层，以及介质层具有良好的结合性，因而可保证形成的硬掩模质量，而且在互连结构的形成方法的后续步骤中，如清洗步骤中，所述碳氧化硅层、金属掩模材料层和介质层消耗速率相似，从而有效改善形成于所述硬掩模的开口侧壁，以及介质层内的通孔侧壁整体的平整度，因而相比于现有的包括金属掩模、TEOS层、以及采用诸如SiOC等材料的结合层的硬掩模，在清洗步骤中，硬掩模各层，以及介质层的消耗速率不同，造成在所述介质层内的通孔上方，形成位于所述通孔侧壁上方的凸起，凹陷，从而降低硬掩模内的开口侧壁以及通孔内侧壁整体平整度的缺陷，本发明中，所述硬掩模的开口以及介质层内的通孔侧壁整体具有较好的平整度，从而可有效改善后续向所述通孔内填充的导电材料的填充性能，以提高后续形成的导电插塞的性能。
进一步地，互连结构的形成方法还包括，在所述介质层的通孔的内壁形成扩散阻挡层，之后在向通孔内填充导电材料以形成导电插塞，所述扩散阻挡层用于抑制导电插塞内的原子向介质层内扩散。相比与现有的刻蚀介质层形成通孔的方案，本发明有效降低在介质层通孔上方出现凸起，凹陷等缺陷，提高形成于所述硬掩模开口以及介质层内的通孔侧壁整体的平整度，从而提高所述扩散阻挡层与介质层、以及硬掩模的结合强度，降低扩散阻挡层剥落概率，提高扩散阻挡层抑制导电插塞内的原子扩散的功效，进而提高后续形成的导电插塞的性能。
附图说明
图1和图2现有的一种金属插塞形成方法的结构示意图；
图3为现有的金属插塞形成方法中，刻蚀介质层形成通孔后的半导体器件示意图；
图4～图12是本发明互连结构的形成方法一实施例的结构示意图。
具体实施方式
如背景技术所述，现有半导体器件的后段工艺中，在介质层内形成的金属插塞的性能较差。分析其原因，结合参考图3所示，在金属插塞形成工艺中，在以所述硬掩模15为掩模刻蚀所述介质层11形成通孔16后，会采用稀释的氢氟酸(DHF)等清洗剂进行湿法清洗等工艺，以去除刻蚀所述介质层11时所形成的刻蚀副产物。然而，在实际的湿法清洗过程中，硬掩模15的各层结构以及介质层11均会被消耗，其中，由于低K材料，以及超低K材料结构较为稀疏，参考图3所示，湿法清洗通孔16过程中，采用低K材料制成的结合层12，以及介质层11损耗最严重，在所述硬掩模的开口以及介质层11内形成的通孔内，在介质层11和TEOS层13之间形成缺口18，而在所述介质层11内的通孔16内壁上方的TEOS层13内形成凸起19。后续向所述介质层11中的通孔16内填充导电材料时，所述凸起19影响导电材料的填充效果，在通孔16内的导电材料中形成空隙等缺陷，进而影响后续形成的导电插塞的性能。
为此，本发明提供了一种互连结构的形成方法，包括：在形成介质层后，在所述介质层上形成碳氧化硅(SiOC)层，在碳氧化硅层上形成金属掩模材料层；之后再刻蚀所述金属掩模材料层和碳氧化硅层以形成硬掩模，并以所述硬掩模为掩模刻蚀介质层，在介质层内形成通孔，并在向所述通孔内填充导电材料后，形成导电插塞。本发明中，以碳氧化硅层和金属掩模材料层双层结构取代现有的含有金属层、TEOS层和采用低K材料制成的结合层的结构。后续在介质层内形成通孔后，清洗通孔以去除刻蚀介质层时所形成的刻蚀副产物时，所述碳氧化硅层、金属掩模材料层和介质层消耗速率相似，有效改善形成于所述硬掩模内的开口以及介质层内的通孔侧壁整体的平整度，进而提高后续向所述通孔内填充的导电材料的填充性能，以提高形成的导电插塞的性能。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
图4～图12是本发明互连结构的形成方法一实施例的结构示意图。
本实施例提供的互连结构的形成方法包括：
先参考图4所示，提供基底20。
本实施例中，所述基底20包括：半导体衬底、或是半导体衬底和形成于半导体衬底内、或半导体衬底表面的半导体元器件。
所述半导体衬底为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅(SOI)衬底、绝缘体上锗(GOI)衬底、玻璃衬底或其他III-V族化合物衬底，所述半导体衬底材料并不限定本发明的保护范围。
在所述基底上形成绝缘层21。
本实施例中，所述绝缘层21的材料为掺碳的氮化硅(SiCN)，形成工艺为化学气相沉积(ChemicalVaporDeposition，CVD)。
在所述绝缘层21上形成介质层22。
本实施例中，所述介质层21的材料为低K介电材料(K值小于3)或是超低K介电材料(K值小于2.6)。后续在所述介质层22内形成互连结构后，低K介电材料可有效减小互连结构的寄生电容，从而降低信号在互连结构内传输时发生的电阻电容延迟(RCDelay)效应。
可选地，本实施例中，所述介质层22采用超低K介电材料，如多孔结构的掺碳的氧化硅。
继续参考图4所示，在所述介质层上形成碳氧化硅层(SiOC)层23；在所述碳氧化硅层23上形成金属掩模材料层24，用于形成硬掩模。
本实施例中，所述碳氧化硅层23的形成工艺为化学气相沉积(ChemicalVaporDeposition，CVD)，可选为等离子体增强化学气相沉积(PlasmaEnhancedCVD，PECVD)。
所述碳氧化硅层23若过厚，不利于后续刻蚀所述碳氧化硅层23以形成硬掩模，若过薄，降低了绝缘层21、碳氧化硅层23和金属掩模材料层24之间连接强度，降低后续刻蚀碳氧化硅层23和金属掩模材料层24所形成的硬掩模质量。
本实施中，所述碳氧化硅层23的厚度为
本实施例中，形成所述碳氧化硅层23的具体工艺包括：
以二氧化碳(CO2)和硅烷(SiH4)气体为反应气体，其中，控制硅烷的流量为50～3000sccm，二氧化碳的流量为50～3000sccm，气压为0.5～10torr，功率为50～5000W。
若所述二氧化碳的含量过高，或过低都会造成碳氧化硅层23质量缺陷，如介质层22、碳氧化硅层23和金属掩模材料层24之间的连接强度过低等、或是不利于刻蚀碳氧化硅层23、抑或是后续在介质层内形成通孔后的清洗步骤中，增加了碳氧化硅层23、介质层22以及金属掩模材料层24的清洗损耗比，从而在介质层22内的通孔上方的硬掩模的开口侧壁上形成凸起或是凹陷，降低形成于硬掩模内的开口与介质层22内的通孔侧壁的整体平整度等缺陷。
本实施例中，所述硅烷和二氧化碳的流量比为1:1～1:2，进一步可选地，所述硅烷和二氧化碳的流量比为1:1.5左右。
可选地，本实施例中，形成所述碳氧化硅层23的工艺中，在通入二氧化碳(CO2)和硅烷(SiH4)气体同时，可向反应腔内通入一氧化二氮(N2O)或是水蒸气(H2O)中的一种或多种以作为辅助的反应气体
其中，所述一氧化二氮气体可与硅烷气体以及二氧化碳反应，从而形成掺杂氮的氮氧化硅；所述水蒸气可与硅烷气体以及二氧化碳反应形成掺杂氢的氮氧化硅。
一氧化二氮和水蒸气可用于调整所述碳氧化硅层23内的碳含量，以提高形成的硬掩模质量；而且在后续清洗介质层内的通孔的过程中，相比于碳氧化硅层，掺杂氮的氮氧化硅(和掺杂氢的氮氧化硅)的消耗速率更快，因而可扩大硬掩模层中的开口，进一步提高后续向介质层的通孔内填充导电材料后，形成的导电插塞质量。
但若所述氮原子或氢原子在氮氧化硅内的量过大，一方面可能会影响碳氧化硅层、介质层以及金属掩模材料层之间的结合性能，另一方面，后续刻蚀金属掩模材料层和碳氧化硅层时，致使掺氮(或氢)的碳氧化硅层刻蚀量过大，进而可能降低后续刻蚀金属掩模材料层和碳氧化硅层时后形成的硬掩模质量；再一方面，在后续清洗介质层内的通孔时，使得掺杂氮的氮氧化硅(和掺杂氢的氮氧化硅)的消耗量远远大于介质层和金属掩模材料层的消耗量，致使在介质层的开口侧壁上方，在介质层与金属掩模材料层之间形成较大的缺口，降低介质层22内的通孔25以及硬掩模40内开口组成的开孔的内壁的平整度，进而影响后续工艺进行。
本实施例中，所述硅烷与一氧化二氮(或水蒸气，或一氧化二氮和水蒸气混合气体)的流量比为1:0.1～1:3。进一步可选地，所述硅烷与一氧化二氮(或水蒸气，或一氧化二氮和水蒸气混合气体)的流量比为1:1.5左右。从而既保证掺杂氮(或是氢)的碳氧化硅层、介质层以及金属掩模材料层之间的结合性能，以及刻蚀形成的硬掩模的精度，同时，在后续湿法清洗步骤中，确保掺杂氮(或是氢)的碳氧化硅层的去除量大于或等于介质层的去除量，避免在介质层内的通孔内壁上方形成凸起等缺陷，从而优化后续向介质层的通孔内填充导电材料的填充性能，进而提高形成的导电插塞的性能。
本实施例中，所述一氧化二氮或水蒸气的流量为50～3000sccm。
可选地，形成所述碳氧化硅层23的工艺中，在通入二氧化碳(CO2)和硅烷(SiH4)气体等反应气体同时，可向反应腔内通入辅助气体，以稀释反应气体浓度，从而调整所述碳氧化硅层23形成速率，并提高工艺稳定性。
本实施例中，所述辅助气体为氦气(He)，辅助气体的流量为1000～5000sccm。
在本发明的另一实施例中，形成所述碳氧化硅层23的步骤中，包括：
以一氧化碳(CO)和硅烷(SiH4)气体为反应气体，其中，控制硅烷的流量为50～3000sccm，一氧化碳的流量为50～3000sccm，气压为0.5～10torr，功率为50～5000W。
可选地，所述硅烷和一氧化碳的流量比为1:1～1:3，以调节后续形成的氧化硅层23中碳含量；进一步可选地，所述硅烷和一氧化碳的流量比为1:2左右。
可选地，在通入一氧化碳和硅烷气体同时，向反应腔内通入一氧化二氮(N2O)或是水蒸气(H2O)中的一种或多种以作为辅助的反应气体从而在形成的碳氧化硅层23内掺杂适量的氮原子或氢原子。
进一步可选地，形成所述碳氧化硅层23过程中，在通入一氧化碳和硅烷气体等反应气体同时，可向反应腔内通入氦气等辅助气体，从而调整所述碳氧化硅层23形成速率，提高工艺稳定性。
通入所述一氧化二氮(N2O)和水蒸气(H2O)以及辅助气体的具体工艺，以及其作用参照上述实施例，在此不再赘述。
在本发明的又一实施例中，形成所述碳氧化硅层23的步骤中，可采用一氧化碳(CO)、二氧化碳(CO2)和硅烷(SiH4)气体作为反应气体。
可选地，一氧化碳(CO)、和二氧化碳(CO2)的总流量与硅烷(SiH4)气体的流量的比在3:1～1:1之间。
在通入上述反应气体时，还可向反应腔内通入一氧化二氮(N2O)或是水蒸气(H2O)以作为辅助反应气体，同时还可通入氦气等辅助气体。以优化形成所述碳氧化硅层23的工艺。其中，通入所述一氧化二氮(N2O)或是水蒸气(H2O)与辅助气体的具体工艺，以及其作用参照上述实施例，在此不再赘述。
继续参考图4所示，形成所述碳氧化硅层23后，在所述碳氧化硅层23上形成金属掩模材料层24。
本实施例中，所述金属掩模材料层24为氮化钛(TiN)层，形成工艺为CVD。
参考图5所示，在所述金属掩模材料层24上形成光刻胶掩模30，并以所述光刻胶掩模30为掩模刻蚀所述金属掩模材料层24和碳氧化硅层23，形成硬掩模40。所述硬掩模40包括刻蚀后的碳氧化硅层41和金属掩模材料层42。
本实施例中，刻蚀所述金属掩模材料层24、碳氧化硅层23的工艺为干法刻蚀。所述干法刻蚀以四氟化碳(CF4)和氢气(H2)的混合气体为干法刻蚀剂，具体工艺包括：
气压为0.01～10torr，功率为100～5000W，四氟化碳的流量为100～10000sccm，氢气的流量为100～10000sccm。
接着参考图6所示，以所述硬掩模40为掩模刻蚀所述介质层22和绝缘层21，在所述介质层22内形成通孔25，所述通孔25露出所述基底20。
刻蚀所述介质层22和绝缘层21的工艺为本领域成熟工艺，在此不再赘述。
参考图7所示，在刻蚀所述介质层22形成所述通孔25后，在所述通孔25内会残留刻蚀副产物31，所述刻蚀副产物31不仅会影响所述通孔25的结构，还会掺杂在后续形成于所述通孔25内的导电插塞中，进而影响导电插塞的性能。
为此，结合参考图8所示，在刻蚀所述介质层22，并在去除所述光刻胶掩模30后，进行湿法清洗步骤，以去除所述刻蚀副产物31。
本实施例中，所述湿法清洗步骤采用稀释的氢氟酸溶液(DHF)作为清洗剂。具体地，所述稀释的氢氟酸溶液中氢氟酸与水的体积比为1:300左右。
其中，上述浓度的稀释的氢氟酸溶液可在确保所述刻蚀副产物31的清除效率同时，减少所述介质层22损伤，但即使如此，结合参考图7和图8，所述介质层22，以及介质层22上的碳氧化硅层41后和金属掩模材料层42仍然会受到损耗，所述介质层22内通孔25被扩大。
本实施例中，所述介质层22以及采用上述工艺形成的碳氧化硅层41和金属掩模材料层42的消耗速率相近，因而在清洗工艺中，形成所述介质层22的通孔25上方的所述硬掩模40内的开口，与所述通孔25孔径相近。结合参考图3所示的，相比于现有的包括金属掩模14、TEOS层13、以及结合层12的硬掩模结构，在湿法清洗工艺中，所述TEOS层13的消耗速率小于结合层12和介质层11的消耗速率，因而在湿法清洗步骤后，在介质层11和TEOS层13之间形成缺口18，且位于介质层11上方的TEOS层13内，在所述介质层11内的通孔16内壁上方形成凸起19等缺陷，本实施例在所述湿法清洗步骤后，所述介质层22内的通孔25以及硬掩模40内开口组成的开孔的内壁具有更好的平整度。
接着参考图9所示，在所述金属掩模材料层42上，以及所述硬掩模50的开口和介质层22内的通孔25侧壁和底部形成扩散阻挡层26。
本实施例中，所述扩散阻挡层26的材料为氮化钽(TaN)，形成工艺为CVD。
在本发明的其他实施例中，所述扩散阻挡层26的材料还可为钽(Ta)等，形成方法为物理气相沉积(PhysicalVaporDeposition，PVD)等，所述扩散阻挡层26的材料和形成方法并不限定本发明的保护范围。
再次结合参考图3和图9所示，相比于现有工艺中，在湿法清洗工艺后，在所述介质层11内的通孔16内壁上方的硬掩模15内形成凸起19和缺口18等缺陷，因而覆盖在所述硬掩模开口，以及介质层内通孔侧壁的扩散阻挡层易剥落。本实施例在所述湿法清洗步骤后，所述介质层22内的通孔25以及硬掩模40内开口组成的开孔的内壁具有良好的平整度，从而可有效所述扩散阻挡层26与介质层22的结合力。
之后参考图10所述，去除所述通孔25底部的扩散阻挡层，保留所述通孔25侧壁的扩散阻挡层27，露出所述基底20。
接着在所述扩散阻挡层26上形成导电材料层50，本实施例中，所述导电材料层50的材料为金属铜。所述导电材料层50填充满所述通孔25。
参考图11所示，采用化学机械研磨(CMP)等工艺，去除所述基底20上方的导电材料层和硬掩模，露出所述基底20表面，使得所述通孔25内金属层表面与所述介质层22表面齐平，在所述介质层22内形成导电插塞51。
相比于通过现有工艺形成的硬掩模内的开口以及介质层内的通孔结构，本实施例中，所述介质层22内的通孔25以及硬掩模40内开口组成的开孔的内壁具有良好的平整度，因而可提高所述导电材料层50填充于所述通孔25内的填充性能，有效减少在所述导电材料层50内形成的空隙，以提高所述导电插塞51性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (18)
1.一种互连结构的形成方法，其特征在于，包括：
提供基底；
在所述基底上形成介质层；
在所述介质层上形成碳氧化硅层；
在所述碳氧化硅层上形成金属掩模材料层；
刻蚀所述金属掩模材料层和碳氧化硅层以形成硬掩模；
以所述硬掩模为掩模刻蚀所述介质层，在所述介质层内形成通孔；
在所述通孔内填充导电材料，以形成导电插塞。
2.如权利要求1所述的互连结构的形成方法，其特征在于，形成碳氧化硅层的方法为化学气相沉积法。
3.如权利要求2所述的互连结构的形成方法，其特征在于，所述化学气相沉积法以一氧化碳和硅烷气体作为反应气体，所述硅烷和一氧化碳的流量比为1:1～1:3。
4.如权利要求3所述的互连结构的形成方法，其特征在于，所述硅烷的流量为50～3000sccm，一氧化碳的流量为50～3000sccm，气压为0.5～10torr，功率为50～5000W。
5.如权利要求2所述的互连结构的形成方法，其特征在于，所述化学气相沉积法以二氧化碳和硅烷气体作为反应气体，所述硅烷和二氧化碳的流量比为1:1～1:2。
6.如权利要求5所述的互连结构的形成方法，其特征在于，所述硅烷的流量为50～3000sccm，二氧化碳的流量为50～3000sccm，气压为0.5～10torr，功率为50～5000W。
7.如权利要求2所述的互连结构的形成方法，其特征在于，所述化学气相沉积法以一氧化碳、二氧化碳和硅烷气体作为反应气体，所述一氧化碳和二氧化碳的总流量与硅烷气体的流量的比为3:1～1:1。
8.如权利要求7所述的互连结构的形成方法，其特征在于，所述硅烷的流量为50～3000sccm，一氧化碳和二氧化碳的总流量为50～3000sccm，气压为0.5～10torr，功率为50～5000W。
9.如权利要求3～8任一项所述的互连结构的形成方法，其特征在于，所述反应气体还包括一氧化二氮，所述硅烷与一氧化二氮的流量比为1:0.1～1:3。
10.如权利要求3～8任一项所述的互连结构的形成方法，其特征在于，所述反应气体还包括水蒸气，所述硅烷与水蒸气的流量比为1:0.1～1:3。
11.如权利要求1所述的互连结构的形成方法，其特征在于，所述碳氧化硅层的厚度为
12.如权利要求3～8任一项所述的互连结构的形成方法，其特征在于，还包括；通入辅助气体，所述辅助气体与硅烷气体的流量比为1:3～1:1。
13.如权利要求12所述的互连结构的形成方法，其特征在于，所述辅助气体的流量为50～3000sccm。
14.如权利要求1所述的互连结构的形成方法，其特征在于，刻蚀所述金属掩模材料层和碳氧化硅层的方法为干法刻蚀，所述干法刻蚀以四氟化碳和氢气的混合气体为刻蚀剂。
15.如权利要求14所述的互连结构的形成方法，其特征在于，所述四氟化碳的流量为100～10000sccm，氢气的流量为100～10000sccm，气压为0.01～10torr，功率为100～5000W。
16.如权利要求1所述的互连结构的形成方法，其特征在于，在所述介质层内形成通孔后，在所述通孔内填充导电材料之前，还包括湿法清洗步骤。
17.如权利要求16所述的互连结构的形成方法，其特征在于，所述湿法清洗以稀释的氢氟酸作为清洗剂。
18.如权利要求16所述的互连结构的形成方法，其特征在于，在所述清洗步骤后，在所述通孔内填充导电材料之前，还包括步骤：在所述通孔的内壁形成扩散阻挡层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410301170.3A CN105226008B (zh) | 2014-06-27 | 2014-06-27 | 互连结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410301170.3A CN105226008B (zh) | 2014-06-27 | 2014-06-27 | 互连结构的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105226008A true CN105226008A (zh) | 2016-01-06 |
| CN105226008B CN105226008B (zh) | 2018-07-10 |
Family
ID=54994871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410301170.3A Active CN105226008B (zh) | 2014-06-27 | 2014-06-27 | 互连结构的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105226008B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107689319A (zh) * | 2016-08-04 | 2018-02-13 | 中芯国际集成电路制造(北京)有限公司 | 半导体装置及其制造方法 |
| CN109817566A (zh) * | 2017-11-20 | 2019-05-28 | 格芯公司 | 具有基本上直的接触轮廓的半导体结构 |
| WO2020000377A1 (zh) * | 2018-06-29 | 2020-01-02 | 长江存储科技有限责任公司 | 半导体结构及其形成方法 |
| CN111081630A (zh) * | 2018-10-19 | 2020-04-28 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN113053805A (zh) * | 2021-03-11 | 2021-06-29 | 长鑫存储技术有限公司 | 半导体结构的形成方法及半导体结构 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040009658A1 (en) * | 2002-07-10 | 2004-01-15 | Nec Electronics Corporation | Preparation process for semiconductor device |
| US20080020570A1 (en) * | 2006-07-18 | 2008-01-24 | Applied Materials, Inc. | Dual damascene fabrication with low k materials |
| CN101840857A (zh) * | 2009-03-20 | 2010-09-22 | 中芯国际集成电路制造(上海)有限公司 | 形成沟槽及双镶嵌结构的方法 |
| CN102437089A (zh) * | 2011-07-12 | 2012-05-02 | 上海华力微电子有限公司 | 一种铜后道互连工艺 |
| CN103579083A (zh) * | 2012-07-20 | 2014-02-12 | 中芯国际集成电路制造(上海)有限公司 | 开口的形成方法 |
| CN104900579A (zh) * | 2014-03-04 | 2015-09-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
-
2014
- 2014-06-27 CN CN201410301170.3A patent/CN105226008B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040009658A1 (en) * | 2002-07-10 | 2004-01-15 | Nec Electronics Corporation | Preparation process for semiconductor device |
| US20080020570A1 (en) * | 2006-07-18 | 2008-01-24 | Applied Materials, Inc. | Dual damascene fabrication with low k materials |
| CN101840857A (zh) * | 2009-03-20 | 2010-09-22 | 中芯国际集成电路制造(上海)有限公司 | 形成沟槽及双镶嵌结构的方法 |
| CN102437089A (zh) * | 2011-07-12 | 2012-05-02 | 上海华力微电子有限公司 | 一种铜后道互连工艺 |
| CN103579083A (zh) * | 2012-07-20 | 2014-02-12 | 中芯国际集成电路制造(上海)有限公司 | 开口的形成方法 |
| CN104900579A (zh) * | 2014-03-04 | 2015-09-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107689319A (zh) * | 2016-08-04 | 2018-02-13 | 中芯国际集成电路制造(北京)有限公司 | 半导体装置及其制造方法 |
| CN107689319B (zh) * | 2016-08-04 | 2020-06-05 | 中芯国际集成电路制造(北京)有限公司 | 半导体装置及其制造方法 |
| CN109817566A (zh) * | 2017-11-20 | 2019-05-28 | 格芯公司 | 具有基本上直的接触轮廓的半导体结构 |
| WO2020000377A1 (zh) * | 2018-06-29 | 2020-01-02 | 长江存储科技有限责任公司 | 半导体结构及其形成方法 |
| CN111081630A (zh) * | 2018-10-19 | 2020-04-28 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN113053805A (zh) * | 2021-03-11 | 2021-06-29 | 长鑫存储技术有限公司 | 半导体结构的形成方法及半导体结构 |
| CN113053805B (zh) * | 2021-03-11 | 2022-06-10 | 长鑫存储技术有限公司 | 半导体结构的形成方法及半导体结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105226008B (zh) | 2018-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10438844B2 (en) | Conformal low temperature hermetic dielectric diffusion barriers | |
| US10062602B2 (en) | Method of etching a porous dielectric material | |
| CN105226008A (zh) | 互连结构的形成方法 | |
| CN105097657B (zh) | 半导体结构的形成方法 | |
| CN104347477B (zh) | 半导体结构的形成方法 | |
| CN105789111B (zh) | 半导体结构的形成方法 | |
| US11942362B2 (en) | Surface modification layer for conductive feature formation | |
| CN105097650B (zh) | 接触插塞的形成方法 | |
| CN105336662B (zh) | 半导体结构的形成方法 | |
| CN106409752B (zh) | 半导体结构的形成方法 | |
| CN105826245A (zh) | 半导体结构的形成方法 | |
| TW201448049A (zh) | 用於嵌入式矽鍺改良之鰭式場效電晶體間隔件蝕刻 | |
| CN103066014A (zh) | 一种铜/空气隙的制备方法 | |
| CN104979271A (zh) | 互连结构的形成方法 | |
| CN105336585B (zh) | 刻蚀方法和互连结构的形成方法 | |
| CN104900579B (zh) | 半导体器件的形成方法 | |
| CN105336664B (zh) | 刻蚀方法 | |
| CN105336674A (zh) | 互连结构及其形成方法 | |
| CN103928389A (zh) | 半导体结构的形成方法 | |
| CN105304554B (zh) | 互连结构的形成方法 | |
| CN103165514B (zh) | 半导体结构及其形成方法 | |
| CN104851835A (zh) | 金属互连结构及其形成方法 | |
| US9064819B2 (en) | Post-etch treating method | |
| CN105206598A (zh) | 半导体器件及其形成方法 | |
| CN105336678B (zh) | 互连结构的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |