CN102437089A - 一种铜后道互连工艺 - Google Patents

一种铜后道互连工艺 Download PDF

Info

Publication number
CN102437089A
CN102437089A CN2011101941545A CN201110194154A CN102437089A CN 102437089 A CN102437089 A CN 102437089A CN 2011101941545 A CN2011101941545 A CN 2011101941545A CN 201110194154 A CN201110194154 A CN 201110194154A CN 102437089 A CN102437089 A CN 102437089A
Authority
CN
China
Prior art keywords
hard mask
metal
channel
contact hole
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011101941545A
Other languages
English (en)
Other versions
CN102437089B (zh
Inventor
朱骏
张旭昇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201110194154.5A priority Critical patent/CN102437089B/zh
Publication of CN102437089A publication Critical patent/CN102437089A/zh
Application granted granted Critical
Publication of CN102437089B publication Critical patent/CN102437089B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及微电子领域，尤其涉及一种铜后道互连工艺。本发明提出一种铜后道互连工艺，通过硬掩膜技术，提高后续刻蚀过程中非刻蚀区域的抗刻蚀能力，在保持芯片面积不变的情况下，降低由于金属导线之间的绝缘材质厚度降低而引起的漏电流增大，以进一步的提高器件的良率。

Description

一种铜后道互连工艺
技术领域
本发明涉及微电子领域，尤其涉及一种铜后道互连工艺。
背景技术
随着纳米加工技术的迅速发展，晶体管的特征尺寸已进入纳米级，通过等比例缩小的方法提高当前主流硅CMOS器件的性能受到越来越多物理、工艺的限制，所以开发与硅工艺兼容的新材料和新结构成为当前重要的课题。
光刻技术伴随集成电路制造工艺的不断进步，线宽的不断缩小，半导体器件的面积正变得越来越小，半导体的布局已经从普通的单一功能分离器件，演变成整合高密度多功能的集成电路；由最初的集成电路（integrated circuit，简称IC）随后到大规模集成电路（Large Scale Integrated circuit，简称LSI）, 超大规模积体电路（Very Large Scale Integrated  Circuites，简称VLSI），直至今天的超大规模集成化（Ultra Large Scale Integration，简称ULSI），器件的面积逐步缩小，功能却更为全面强大。但考虑到工艺研发的复杂性，长期性和高昂的成本等等不利因素的制约，如何在现有技术水平的基础上进一步提高器件的集成密度，缩小芯片的面积，即在同一枚硅片上尽可能多的得到有效的芯片数，从而提高整体利益，越来越受到芯片设计者和制造商的重视，而其中光刻工艺就担负着关键的作用，对于光刻技术而言分辨率和对准精度是其中的重中之重。
Figure 2011101941545100002DEST_PATH_IMAGE002
               公式（1）
公式（1）中，R为光刻机镜头的分辨率，K1是系数因子，
Figure 2011101941545100002DEST_PATH_IMAGE004
为光刻机的波长，NA为光刻机的数值孔径(Numerical Aperture，简称NA)；数值孔径是光刻机镜头能力的重要表征，数值越高其带来的分辨率R越高， K1与工艺的能力、设备的波长、数值孔径等的基本参数相关（物理极限为0.25）。提高分辨率需要进一步降低光刻胶的膜厚，这又导致薄膜抗刻蚀能力降低，进而引发一系列产品合格率、可靠性问题。
传统的大马士革工艺中，如图1所示，一般采用光刻、刻蚀直接成形的方法进而实现大马士革铜互连，但是随着光刻工艺窗口会不断缩小，会导致无法生产，其解决方案就是适当放大金属槽线宽Xd，在保持面积不变的情况下，又会导致金属导线之间的绝缘材质厚度Yd降低，从而增大了漏电流，降低产品的良率。
发明内容
本发明公开了一种铜后道互连工艺，在一衬底上方设置有半导体器件的栅极及注入在衬底内的源/漏掺杂区，以及覆盖在衬底和栅极上的接触孔刻蚀阻挡层，从上至下覆盖在接触孔刻蚀阻挡层上方的依次有第一硬掩膜层、金属绝缘介质层、金属刻蚀阻挡层、接触孔绝缘氧化层薄膜，其中，部分接触孔贯穿接触孔绝缘氧化层薄膜和接触孔刻蚀阻挡层与栅极接触，部分通孔贯穿接触孔绝缘氧化层薄膜和接触孔刻蚀阻挡层与源/漏掺杂区接触，接触孔的顶部与金属刻蚀阻挡层接触，并且在通孔中填充有金属材料，其中，包括如下步骤：
步骤S1：回蚀第一硬掩膜层、金属绝缘介质层和金属刻蚀阻挡层，形成位于第一硬掩膜层、金属绝缘介质层和金属刻蚀阻挡层中接触填充有金属材料的通孔的金属导线槽。
步骤S2：淀积第二硬掩膜层覆盖在金属导线槽的侧壁及其底部，第二硬掩膜层同时覆盖在第一硬掩膜层上。
步骤S3：回蚀金属导线槽底部的第二硬掩膜层至在金属导线槽中暴露通孔，形成覆盖金属导线槽侧壁的硬掩膜侧墙。
步骤S4：淀积金属铜填充在侧壁覆盖有硬掩膜侧墙的金属导线槽内，金属铜同时还覆盖在第二硬掩膜层上。
步骤S5：进行化学机械研磨处理，去除第二硬掩膜层上多余的金属铜，同时还去除覆盖在金属层绝缘介质上方的第一、二硬掩膜层，仅仅保留位于金属导线槽内的金属铜。
上述的铜后道互连工艺，其中，所述第一硬掩膜材质为碳化硅、氮化硅、氮氧化硅、钛、钽、氮化钛、氮化钽、氧化钛或氧化钽等。
上述的铜后道互连工艺，其中，所述第二硬掩膜材质为氧化硅、碳化硅、氮化硅、氮氧化硅、钛、钽、氮化钛、氮化钽、氧化钛或氧化钽等。
上述的铜后道互连工艺，其中，所述第一、二硬掩膜的厚度均为1-1000纳米之间。
上述的铜后道互连工艺，其中，所述金属绝缘介质层的材质为氟化硅，其厚度为100纳米。
上述的铜后道互连工艺，其中，所述金属刻蚀阻挡层的材质为氮化硅，其厚度为10纳米。
上述的铜后道互连工艺，其中，所述接触孔绝缘氧化层薄膜的材质为氧化硅。
上述的铜后道互连工艺，其中，所述第二硬掩膜材质和所述金属绝缘介质层材质相同，以补偿由于后续的光刻、刻蚀工艺导致的金属导线槽中金属绝缘介质层的损耗。
上述的铜后道互连工艺，其中，所述金属导线槽的侧壁间距为d1，覆盖金属导线槽侧壁的硬掩膜侧墙的侧壁间距为d2，d2/d1的范围在0.25至1之间。
上述的铜后道互连工艺，其中，采用标准侧墙刻蚀方式制备硬掩膜侧墙。
综上所述，由于采用了上述技术方案，本发明提出一种铜后道互连工艺，通过硬掩膜技术，提高后续刻蚀过程中非刻蚀区域的抗刻蚀能力，在保持芯片面积不变的情况下，降低由于金属导线之间的绝缘材质厚度降低而引起的漏电流增大，以进一步的提高器件的良率。
附图说明
图1是本发明背景技术中传统大马士革工艺的结构示意图；
图2-7是本发明铜后道互连工艺的流程结构示意图。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步的说明：
如图2-7所示，本发明提供了一种铜后道互连工艺，在32纳米及以下的工艺中，采用大马士革工艺制备的一衬底1上方设置有半导体器件的栅极2及注入在衬底1内的源/漏掺杂区10，以及覆盖在衬底1和栅极2上的接触孔刻蚀阻挡层7，从上至下覆盖在接触孔刻蚀阻挡层7上方的依次有第一硬掩膜层3、金属绝缘介质层4、金属刻蚀阻挡层5、接触孔绝缘氧化层薄膜6，接触孔刻蚀阻挡层7部分覆盖衬底1上的源/漏掺杂区10、栅极2的上表面及栅极侧墙11的上表面及其外侧表面；其中，接触孔8贯穿接触孔绝缘氧化层薄膜6和接触孔刻蚀阻挡层7与栅极2接触，接触孔9贯穿接触孔绝缘氧化层薄膜6和接触孔刻蚀阻挡层7与源/漏掺杂区10接触，且接触孔8、9的顶部与金属刻蚀阻挡层5的下表面接触，并且在接触孔8、9中填充有金属材料，一般为铜金属。
进一步的，第一硬掩膜层3的材质为氮化钛，也可以采用碳化硅、氮化硅、氮氧化硅、钛、钽、氮化钽、氧化钛或氧化钽等；其厚度为15纳米，而根据工艺的不同，第一硬掩膜层3厚度选择可在1-1000纳米之间。
其中，金属绝缘介质层4的材质为氟化硅，其厚度为100纳米；金属刻蚀阻挡层5的材质为氮化硅，其厚度为10纳米；接触孔绝缘氧化层薄膜6的材质为氧化硅。
首先，旋涂光刻胶于第一硬掩膜层3上，曝光、显影后形成金属导线槽光阻，并以其为掩膜，回蚀第一硬掩膜层3、金属绝缘介质层4和金属刻蚀阻挡层5至接触孔8、9及接触孔绝缘氧化层薄膜6的上表面，形成位于第一硬掩膜层3、金属绝缘介质层4和金属刻蚀阻挡层5中接触孔8、9，其填充有金属材料的通孔的金属导线槽12、13，剩余的第一硬掩膜层31，剩余的金属绝缘介质层41和剩余的金属刻蚀阻挡层51后，并去除金属导线槽光阻；金属导线槽12位于栅极上的接触孔8的上方，金属导线槽13位于源漏极上的接触孔9的上方。
之后，淀积第二硬掩膜层14覆盖在剩余的第一硬掩膜层31和金属导线槽12、13的侧壁及其底部；其中，第二硬掩膜14材质和金属绝缘介质层4的材质相同，以补偿由于后续的光刻、刻蚀工艺导致的金属导线槽12、13中金属绝缘介质的损耗，第二硬掩膜14的材质为氟化硅，也可采用氧化硅、碳化硅、氮化硅、氮氧化硅、钛、钽、氮化钛、氮化钽、氧化钛或氧化钽等，其厚度为15纳米，而根据工艺的不同，第二硬掩膜层14厚度选择可在1-1000纳米之间。
然后，采用标准侧墙刻蚀工艺制备硬掩膜侧墙，即回蚀金属导线槽12、13底部的第二硬掩膜14至金属导线槽12、13底部的接触孔绝缘氧化层薄膜6和接触孔8、9的上表面，且剩余的第二硬掩膜141覆盖金属导线槽12、13的侧壁和剩余的第一硬掩膜层31，使得此时剩余的金属导线槽121的侧壁间距X2与回蚀第一硬掩膜层3后形成的金属导线槽12的侧壁间距X1之间的比值（X2/X1）范围在0.25至1之间，此时剩余的金属导线槽131的侧壁间距Y2与回蚀第一硬掩膜层3后形成的金属导线槽13的侧壁间距Y1之间的比值（Y2/Y1）范围也在0.25至1之间。
最后，淀积金属铜15填充剩余的第二硬掩膜层141，并充满剩余的金属导线槽121、131，即填充在侧壁覆盖有硬掩膜侧墙的金属导线槽内，电镀金属铜15后，采用化学机械研磨工艺对此时的结构进行平坦化处理，以去除第二硬掩膜层上多余的金属铜15，同时还去除剩余的金属绝缘介质层41上方的剩余的第一硬掩膜层31、剩余的第二硬掩膜141，仅保留位于金属导线槽内的金属铜151。
综上所述，由于采用了上述技术方案，本发明提出一种铜后道互连工艺，通过硬掩膜技术，提高后续刻蚀过程中非刻蚀区域的抗刻蚀能力，在保持芯片面积不变的情况下，降低由于金属导线之间的绝缘材质厚度降低而引起的漏电流增大，以进一步的提高器件的良率。
以上对本发明的具体实施例进行了详细描述，但其只是作为范例，本发明并不限制于以上描述的具体实施例。对于本领域技术人员而言，任何对本发明进行的等同修改和替代也都在本发明的范畴之中。因此，在不脱离本发明的精神和范围下所作的均等变换和修改，都应涵盖在本发明的范围内。

Claims (10)

1.一种铜后道互连工艺，在一衬底上方设置有半导体器件的栅极及注入在衬底内的源/漏掺杂区，以及覆盖在衬底和栅极上的接触孔刻蚀阻挡层，从上至下覆盖在接触孔刻蚀阻挡层上方的依次有第一硬掩膜层、金属绝缘介质层、金属刻蚀阻挡层、接触孔绝缘氧化层薄膜，其中，部分接触孔贯穿接触孔绝缘氧化层薄膜和接触孔刻蚀阻挡层与栅极接触，部分通孔贯穿接触孔绝缘氧化层薄膜和接触孔刻蚀阻挡层与源/漏掺杂区接触，接触孔的顶部与金属刻蚀阻挡层接触，并且在通孔中填充有金属材料，其特征在于，包括如下步骤：
步骤S1：回蚀第一硬掩膜层、金属绝缘介质层和金属刻蚀阻挡层，形成位于第一硬掩膜层、金属绝缘介质层和金属刻蚀阻挡层中接触填充有金属材料的通孔的金属导线槽；
步骤S2：淀积第二硬掩膜层覆盖在金属导线槽的侧壁及其底部，第二硬掩膜层同时覆盖在第一硬掩膜层上；
步骤S3：回蚀金属导线槽底部的第二硬掩膜层至在金属导线槽中暴露通孔，形成覆盖金属导线槽侧壁的硬掩膜侧墙；
步骤S4：淀积金属铜填充在侧壁覆盖有硬掩膜侧墙的金属导线槽内，金属铜同时还覆盖在第二硬掩膜层上；
步骤S5：进行化学机械研磨处理，去除第二硬掩膜层上多余的金属铜，同时还去除覆盖在金属层绝缘介质上方的第一、二硬掩膜层，仅仅保留位于金属导线槽内的金属铜。
2.根据权利要求1所述的铜后道互连工艺，其特征在于，所述第一硬掩膜材质为碳化硅、氮化硅、氮氧化硅、钛、钽、氮化钛、氮化钽、氧化钛或氧化钽。
3.根据权利要求1所述的铜后道互连工艺，其特征在于，所述第二硬掩膜材质为氧化硅、碳化硅、氮化硅、氮氧化硅、钛、钽、氮化钛、氮化钽、氧化钛或氧化钽。
4.根据权利要求1所述的铜后道互连工艺，其特征在于，所述第一、二硬掩膜的厚度均为1-1000纳米之间。
5.根据权利要求1所述的铜后道互连工艺，其特征在于，所述金属绝缘介质层的材质为氟化硅，其厚度为100纳米。
6.根据权利要求1所述的铜后道互连工艺，其特征在于，所述金属刻蚀阻挡层的材质为氮化硅，其厚度为10纳米。
7.根据权利要求1所述的铜后道互连工艺，其特征在于，所述接触孔绝缘氧化层薄膜的材质为氧化硅。
8.根据权利要求1所述的铜后道互连工艺，其特征在于，所述第二硬掩膜材质和所述金属绝缘介质层材质相同，以补偿由于后续的光刻、刻蚀工艺导致的金属导线槽中金属绝缘介质层的损耗。
9.根据权利要求1所述的铜后道互连工艺，其特征在于，所述金属导线槽的侧壁间距为d1，覆盖金属导线槽侧壁的硬掩膜侧墙的侧壁间距为d2，d2/d1的范围在0.25至1之间。
10.根据权利要求1所述的铜后道互连工艺，其特征在于，采用标准侧墙刻蚀方式制备硬掩膜侧墙。
CN201110194154.5A 2011-07-12 2011-07-12 一种铜后道互连工艺 Active CN102437089B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110194154.5A CN102437089B (zh) 2011-07-12 2011-07-12 一种铜后道互连工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110194154.5A CN102437089B (zh) 2011-07-12 2011-07-12 一种铜后道互连工艺

Publications (2)

Publication Number Publication Date
CN102437089A true CN102437089A (zh) 2012-05-02
CN102437089B CN102437089B (zh) 2014-05-28

Family

ID=45985079

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110194154.5A Active CN102437089B (zh) 2011-07-12 2011-07-12 一种铜后道互连工艺

Country Status (1)

Country Link
CN (1) CN102437089B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104241368A (zh) * 2013-06-18 2014-12-24 国际商业机器公司 横向扩散的金属氧化物半导体(ldmos)
CN105097774A (zh) * 2014-05-14 2015-11-25 中芯国际集成电路制造(上海)有限公司 芯片晶圆及其制作方法
CN105226008A (zh) * 2014-06-27 2016-01-06 中芯国际集成电路制造(上海)有限公司 互连结构的形成方法
CN113644051A (zh) * 2021-07-29 2021-11-12 上海华力集成电路制造有限公司 高介电常数金属栅mos晶体管及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5904565A (en) * 1997-07-17 1999-05-18 Sharp Microelectronics Technology, Inc. Low resistance contact between integrated circuit metal levels and method for same
US6380084B1 (en) * 2000-10-02 2002-04-30 Chartered Semiconductor Manufacturing Inc. Method to form high performance copper damascene interconnects by de-coupling via and metal line filling
US20030064603A1 (en) * 2001-09-28 2003-04-03 Fujitsu Limited Manufacture method for semiconductor device having silicon-containing insulating film
CN1434509A (zh) * 2002-01-22 2003-08-06 联华电子股份有限公司 双镶嵌金属内连线结构及其制作方法
US20040097099A1 (en) * 2002-11-15 2004-05-20 Lih-Ping Li Method of forming a semiconductor device with a substantially uniform density low-k dielectric layer
US20070155157A1 (en) * 2006-01-04 2007-07-05 Pei-Yu Chou Structure of Metal Interconnect and Fabrication Method Thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5904565A (en) * 1997-07-17 1999-05-18 Sharp Microelectronics Technology, Inc. Low resistance contact between integrated circuit metal levels and method for same
US6380084B1 (en) * 2000-10-02 2002-04-30 Chartered Semiconductor Manufacturing Inc. Method to form high performance copper damascene interconnects by de-coupling via and metal line filling
US20030064603A1 (en) * 2001-09-28 2003-04-03 Fujitsu Limited Manufacture method for semiconductor device having silicon-containing insulating film
CN1434509A (zh) * 2002-01-22 2003-08-06 联华电子股份有限公司 双镶嵌金属内连线结构及其制作方法
US20040097099A1 (en) * 2002-11-15 2004-05-20 Lih-Ping Li Method of forming a semiconductor device with a substantially uniform density low-k dielectric layer
US20070155157A1 (en) * 2006-01-04 2007-07-05 Pei-Yu Chou Structure of Metal Interconnect and Fabrication Method Thereof

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104241368A (zh) * 2013-06-18 2014-12-24 国际商业机器公司 横向扩散的金属氧化物半导体(ldmos)
CN104241368B (zh) * 2013-06-18 2018-04-24 格芯公司 横向扩散的金属氧化物半导体（ldmos）
CN105097774A (zh) * 2014-05-14 2015-11-25 中芯国际集成电路制造(上海)有限公司 芯片晶圆及其制作方法
CN105097774B (zh) * 2014-05-14 2019-04-09 中芯国际集成电路制造(上海)有限公司 芯片晶圆及其制作方法
CN105226008A (zh) * 2014-06-27 2016-01-06 中芯国际集成电路制造(上海)有限公司 互连结构的形成方法
CN105226008B (zh) * 2014-06-27 2018-07-10 中芯国际集成电路制造(上海)有限公司 互连结构的形成方法
CN113644051A (zh) * 2021-07-29 2021-11-12 上海华力集成电路制造有限公司 高介电常数金属栅mos晶体管及其制造方法
CN113644051B (zh) * 2021-07-29 2024-06-11 上海华力集成电路制造有限公司 高介电常数金属栅mos晶体管及其制造方法

Also Published As

Publication number Publication date
CN102437089B (zh) 2014-05-28

Similar Documents

Publication Publication Date Title
US20220208615A1 (en) Dielectric Fins With Different Dielectric Constants and Sizes in Different Regions of a Semiconductor Device
TWI605518B (zh) 積體電路結構及其製造方法
US8183120B2 (en) Method of making bipolar FinFET technology
US8236688B2 (en) Integrated circuit system with through silicon via and method of manufacture thereof
KR101486138B1 (ko) 반도체 장치 및 그 제조 방법, 및 저항기를 형성하는 방법
TWI600117B (zh) 用於互連的結構和方法
TWI706450B (zh) 半導體裝置與其形成方法
TW201041086A (en) SOI radio frequency switch for reducing high frequency harmonics
US20150206902A1 (en) Semiconductor device and method for forming the same
US8119470B2 (en) Mitigation of gate to contact capacitance in CMOS flow
CN105489590A (zh) 嵌入式金属-绝缘体-金属电容器
US9748138B2 (en) Metal layer end-cut flow
CN102437089B (zh) 一种铜后道互连工艺
CN106935495A (zh) 半导体元件的制造方法
US20160149035A1 (en) Semiconductor device and method of fabricating same
CN102456617A (zh) 形成自对准局部互连的方法和由此形成的结构
CN105719947A (zh) 半导体器件的形成方法
US9012244B2 (en) Method to form multiple trenches utilizing a grayscale mask
US8294243B2 (en) Lateral bipolar transistor with compensated well regions
US9275960B2 (en) Integrated circuit formed using spacer-like copper deposition
US8765548B2 (en) Capacitors and methods of manufacture thereof
US9589831B2 (en) Mechanisms for forming radio frequency (RF) area of integrated circuit structure
CN102412187A (zh) 一种侧墙硬掩模接触孔/通孔刻蚀技术
CN103474389B (zh) 金属互连结构的制作方法
CN107785323B (zh) 金属栅极的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant