CN101197307A - 浅沟槽隔离区氧化物沉积方法 - Google Patents
浅沟槽隔离区氧化物沉积方法 Download PDFInfo
- Publication number
- CN101197307A CN101197307A CNA200610119150XA CN200610119150A CN101197307A CN 101197307 A CN101197307 A CN 101197307A CN A200610119150X A CNA200610119150X A CN A200610119150XA CN 200610119150 A CN200610119150 A CN 200610119150A CN 101197307 A CN101197307 A CN 101197307A
- Authority
- CN
- China
- Prior art keywords
- oxide
- deposition
- oxide layer
- deposition method
- rete
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Element Separation (AREA)
Abstract
一种浅沟槽隔离区氧化物沉积方法，包括：在半导体衬底上形成一沟槽；形成一侧壁氧化层于所述沟槽的侧壁与底部；以一低温制程沉积第一氧化层于所述侧壁氧化层上；刻蚀所述第一氧化层以扩大第二沉积开口；在所述第一氧化层上沉积第二氧化层。应用HDPCVD执行沉积－刻蚀－沉积工艺，可实现无孔洞的浅沟槽隔离区/膜层氧化物沉积；通过控制沉积反应温度，可降低沉积膜层的致密度，进而获得具有低应力的浅沟槽隔离区/膜层氧化物。
Description
技术领域
本发明涉及集成电路制造技术领域，特别涉及一种浅沟槽隔离区氧化物沉积方法。
背景技术
伴随集成电路集成度的增加，半导体器件中有源区之间的隔离区的尺寸必须不断地缩小。传统用于隔离有源区的区域氧化法(LOCOS)由于在有源区边缘的氧化造成场氧化层边缘具有一鸟嘴(Bird’sbeak)的形状，而使得在半导体器件中有源区之间有效的隔离长度受到限制。由于可避免上述区域氧化法的缺点，浅沟槽隔离(Shallow Trench lsolation，STI)工艺近年来被广泛应用于半导体器件中有源区之间的隔离。
为保证STI的填充效果，通常应用具有同步淀积溅蚀能力的单步高密度等离子体化学气相淀积(HDPCVD)工艺进行STI氧化物填充。应用单步HDPCVD工艺填充STI氧化物时，等离子解离功率控制为3500～4000瓦(W)，溅蚀功率控制为1600～1700W，半导体器件温度约为700摄氏度。然而，随着器件尺寸的缩小，应用单步HDPCVD工艺填充的STI氧化物膜层通常具有较高的应力，此较高的应力值易引起填充的氧化物膜层与半导体衬底的粘附性变差，继而在氧化物膜层与半导体衬底形成间隙，进而使得隔离氧化物在后续清洗过程中被腐蚀，造成半导体器件性能的下降。
由此，如何提供一种既能保证STI氧化物膜层沉积质量、又能减小此膜层内应力值以改善氧化物膜层与半导体衬底的粘附性的STI氧化物沉积方法，成为本领域技术人员亟待解决的问题。
申请号为03151024.8的中国专利申请中提供的一种多沉积步骤的高密度等离子体化学气相沉积方法，该方法通过至少二次高密度等离子体化学气相沉积步骤，且保证每一沉积步骤的沉积-刻蚀速率比(D/S值)不同，其第一D/S值范围为7-20，第二D/S值范围为2.5-8，以在带有间隙的半导体衬底上形成薄膜并完全填充该间隙。
然而，实际生产过程中，应用该方法虽可解决填充间隙问题，却仍然无法解决膜层应力问题。
专利号为CN1242466C的中国专利中提供了一种降低浅沟槽隔离侧壁氧化层应力与侵蚀的方法，该方法至少包括下列步骤：提供一底材，所述底材具有一第一介电层于及一覆盖所述第一介电层的第二介电层；形成一沟槽进入所述底材；形成一侧壁氧化层于所述沟槽的侧壁与底部；以一介电材料填满所述沟槽；及执行一原位蒸汽发生制程以再氧化所述侧壁氧化层，所述现场蒸汽发生制程至少包括引入氧与氢氧根。
显然，该方法虽提供了降低浅沟槽隔离侧壁氧化层应力与侵蚀的方法，却仍然无法解决间隙填充问题。同时，所述方法与上述可解决填充间隙问题的技术方案的简单组合，即在多沉积步骤的高密度等离子体化学气相沉积后，再执行一现场蒸汽发生制程，理论上，可提供既能保证沉积质量、又能减小膜层应力的STI/膜层氧化物沉积方法，但却需要增加单独的工艺步骤，使制程复杂化。
发明内容
本发明提供了一种浅沟槽隔离区氧化物沉积方法，可实现无孔洞且具有低应力的STI氧化物沉积；本发明还提供了一种膜层沉积方法，可实现无孔洞且具有低应力的膜层氧化物沉积。
本发明提供的一种浅沟槽隔离区氧化物沉积方法，包括：
在半导体衬底上形成一沟槽；
形成一侧壁氧化层于所述沟槽的侧壁与底部；
以一低温制程沉积第一氧化层于所述侧壁氧化层上；
刻蚀所述第一氧化层以扩大第二沉积开口；
在所述第一氧化层上沉积第二氧化层。
所述第一氧化层和所述第二氧化层的沉积工艺与刻蚀所述第一氧化层以扩大第二沉积开口的工艺在同一HDPCVD设备上进行；所述设备型号为AMATUltima X；所述低温制程通过对位于所述半导体衬底下方的冷却环中通入氦气实现；所述内冷却环中氦气压力为10～14毫米汞柱；所述外冷却环中氦气压力为12～16毫米汞柱；所述低温制程通过降低等离子体溅蚀功率实现；所需等离子体溅蚀功率范围为1400～1500W；所述内冷却环中氦气压力为6～10毫米汞柱；所述外冷却环中氦气压力为8～12毫米汞柱。
本发明提供的一种膜层沉积方法，包括：
在半导体衬底上形成膜层沉积基底；
以一低温制程沉积第一氧化层于所述沉积基底上；
刻蚀所述第一氧化层以扩大第二沉积开口；
在所述第一氧化层上沉积第二氧化层。
所述第一氧化层和所述第二氧化层的沉积工艺与刻蚀所述第一氧化层以扩大第二沉积开口的工艺在同一HDPCVD设备上进行；所述设备型号为AMATUltima X；所述低温制程通过对位于所述沉积基底下方的冷却环中通入氦气实现；所述内冷却环中氦气压力为10～14毫米汞柱；所述外冷却环中氦气压力为12～16毫米汞柱；所述低温制程通过降低等离子体溅蚀功率实现；所需等离子体溅蚀功率范围为1400～1500W；所述内冷却环中氦气压力为6～10毫米汞柱；所述外冷却环中氦气压力为8～12毫米汞柱。
与现有技术相比，本发明具有以下优点：
1.应用HDPCVD执行沉积-刻蚀-沉积工艺，可实现无孔洞的STI/膜层氧化物沉积；通过控制沉积反应温度，可降低沉积膜层的致密度，进而获得具有低应力的STI/膜层氧化物；
2.通过在位于所述半导体衬底下方的冷却环中通入氦气，进而将半导体衬底温度由约700摄氏度控制到400～500摄氏度，可使STI/膜层氧化物膜层内的应力值由超过200兆帕(MPa)降为约130Mpa，使得在保证器件性能稳定的前提下，STI/膜层氧化物膜层内应力值下降约40％；
3.通过将STI/膜层氧化物膜层内的应力值控制为约130Mpa，可使由于采用改进工艺而造成的对现有工艺的改变降至最低，降低研发成本；
4.对于更低工艺节点，为保证器件性能，还可将半导体衬底温度控制为300～400摄氏度，进而使STI/膜层氧化物膜层内的应力值下降为约70Mpa，降幅约70％；
5.形成的具有低应力的STI/膜层氧化物膜层，增强了STI/膜层氧化物与半导体衬底间的粘附性，可防止后续清洗工艺腐蚀STI/膜层氧化物，进而增强器件性能的可靠性。
附图说明
图1A～1D为说明本发明方法第一实施例的流程示意图；
图2A～2D为说明本发明方法第二实施例的流程示意图。
具体实施方式
尽管下面将参照附图对本发明进行更详细的描述，其中表示了本发明的优选实施例，应当理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此，下列的描述应当被理解为对于本领域技术人员的广泛教导，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于具有本发明优势的本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下列说明和权利要求书本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本发明实施例的目的。
应用本发明提供的方法形成浅沟槽隔离区氧化层的步骤包括：在半导体衬底上形成一沟槽；形成一侧壁氧化层于所述沟槽的侧壁与底部；以一低温制程沉积第一氧化层于所述侧壁氧化层上；刻蚀所述第一氧化层以扩大第二沉积开口；在所述第一氧化层上沉积第二氧化层。
图1A～1D为说明本发明方法第一实施例的流程示意图，如图所示，应用本发明提供的方法形成浅沟槽隔离区氧化层的具体步骤包括：
首先，如图1A所示，在半导体衬底10上形成一沟槽20，并形成一侧壁氧化层21于所述沟槽20的侧壁与底部。
在半导体衬底10上形成所述沟槽20的步骤中包含在所述半导体衬底10上顺次形成隔离氧化层11及阻挡层12的步骤。所述隔离氧化层材料为二氧化硅；所述阻挡层材料包括但不限于氮化硅。
所述形成沟槽及侧壁氧化层的方法可采用任何传统的方法，涉及的技术方案在任何情况下均未被视作本发明的组成部分，在此不再赘述。
所述形成侧壁氧化层的方法为热氧化方法，此侧壁氧化层是用于清除刻蚀沟槽所造成的沟槽侧壁损伤及改善沟槽内隔离氧化物与半导体衬底间的界面特性。所述侧壁氧化层厚度约10～20纳米(nm)。
应用传统的同步淀积-溅蚀HDPCVD工艺进行STI氧化物的完全填充，若形成无孔洞的膜层，即使严格控制其淀积-溅蚀速率比，对于65纳米及以下工艺节点制程，也无法保证沉积过程中同步溅蚀形成的沉积开口足够降低已填充部分氧化物的沟槽的深宽比，以使得填充的STI氧化物无孔洞。
如何保证形成足够大的沉积开口成为无孔洞的STI氧化物沉积工艺控制的关键。由此，考虑到将利用同步淀积-溅蚀HDPCVD工艺沉积STI氧化物的过程分为第一沉积过程、刻蚀过程和第二沉积过程三个步骤，所述三个步骤均采用HDPCVD设备完成；所述第一沉积过程和第二沉积过程均采用同步淀积-溅蚀HDPCVD工艺，所述刻蚀过程为利用HDPCVD设备完成的单独的刻蚀过程。
所述HDPCVD设备产品型号为AMAT Ultima X。
显然，上述分步HDPCVD仅相当于利用现有单步HDPCVD完成部分STI氧化物的沉积，再单独刻蚀后续沉积开口，以降低已部分填充氧化物的沟槽的深宽比，继而完成所述沟槽的无孔洞填充。单纯的三步HDPCVD仅扩大了后续沉积开口，改善了沉积效果，而并不能改善沉积STI氧化物膜层内的应力。
考虑到，膜层内应力主要与膜层的致密度有关，质地疏松的膜层相对质地致密的膜层具有更低的膜层应力。而膜层的致密度主要与膜层温度有关，对于HDPCVD工艺，膜层温度又与等离子体溅蚀功率有关。由此，降低膜层内应力问题转变为如何控制膜层温度的问题；对于HDPCVD工艺，进而转化为等离子体溅蚀功率的控制问题。
然而，实际生产发现，单纯地降低等离子体溅蚀功率对降低膜层温度的效用并不明显，如何进一步降低膜层温度成为本发明主要解决的问题。
随后，如图1B所示，以一低温制程沉积第一氧化层30于所述侧壁氧化层21上。
沉积第一氧化层后，所述沟槽顶部形成部分氧化物的堆积，其间隙构成后续第二沉积开口31。
所述低温制程即为上述第一沉积过程，所述第一沉积过程采用同步淀积-溅蚀HDPCVD工艺。
所述低温制程通过对所述半导体衬底进行淀积-溅蚀同步降温过程进行；所述同步降温过程通过在位于所述半导体衬底下方的冷却环中通入适量氦气(He)实现。
所述淀积反应气体为硅烷(SiH4)和氧气(O2)，所述硅烷的顶部流量范围为25～30立方厘米/分钟(sccm)，优选为27sccm；所述硅烷的侧向流量范围为45～55sccm，优选为47sccm；所述氧气的流量范围为100～120sccm，优选为104sccm；所述溅蚀气体为氦气(He)，所述溅蚀气体的顶部流量范围为45～55sccm，优选为50sccm；所述溅蚀气体的侧向流量范围为300～400sccm，优选为350sccm；所需等离子体解离功率(SRF)范围为3500～4500瓦(W)，优选为4000W；所需等离子体溅蚀功率(BRF)范围为1400～1500W，优选为1450W；所述内冷却环中氦气压力为6～10毫米汞柱(torr)，优选为8torr；所述外冷却环中氦气压力为8～12毫米汞柱(torr)，优选为10torr。即本发明采用降低等离子体溅蚀功率和开通冷却环两种途径对半导体衬底降温。其中，降低等离子体溅蚀功率200W，可使半导体衬底降温约50摄氏度；开通冷却环，并控制其内、外环内氦气压力在上述范围内，可使半导体衬底降温约150摄氏度；半导体衬底总体降温约200摄氏度可使膜层内应力值降低约40％进而改善器件性能。
所述第一氧化层材料为二氧化硅，所述第一氧化层厚度根据生产要求及工艺条件确定，通常小于或等于所述STI氧化物膜层总厚度的二分之一；作为示例，所述STI氧化物膜层总厚度范围为500～600nm，所述第一氧化层厚度范围为200～300nm。
然后，如图1C所示，刻蚀所述第一氧化层30以扩大第二沉积开口31。
所述刻蚀气体为三氟化氮(NF3)，所述刻蚀气体流量范围为80～90sccm，优选为83sccm；所述等离子解离气体为氩气(Ar)，所述等离子解离气体流量范围为85～95sccm，优选为90sccm；所述刻蚀辅助气体选用氧气(O2)，流量范围为90～100sccm，优选为95sccm；所需等离子体解离功率(SRF)范围为2500～3500瓦(W)，优选为3000W；所需等离子体溅蚀功率(BRF)范围为1400～1600W，优选为1500W。
所述刻蚀第一氧化层的厚度根据产品要求及工艺条件确定。作为本发明的实施例，所述刻蚀第一氧化层的厚度范围为40～60nm，优选为50nm，所述刻蚀第一氧化层的横向与纵向的刻蚀选择比范围为5∶1～1∶5，优选为1∶2。
最后，如图1D所示，在所述第一氧化层30上沉积第二氧化层40。
所述淀积反应气体为硅烷(SiH4)和氧气(O2)，所述硅烷的顶部流量范围为25～30立方厘米/分钟(sccm)，优选为27sccm；所述硅烷的侧向流量范围为45～55sccm，优选为47sccm；所述氧气的流量范围为100～120sccm，优选为104sccm；所述溅蚀气体为氦气(He)，所述溅蚀气体的顶部流量范围为45～55sccm，优选为50sccm；所述溅蚀气体的侧向流量范围为300～400sccm，优选为350sccm；所需等离子体解离功率(SRF)范围为4500～5000瓦(W)，优选为4800W；所需等离子体溅蚀功率(BRF)范围为1600～1800W，优选为1700W。
显然，本发明提供的浅沟槽隔离区氧化物沉积方法不应仅限于浅沟槽隔离区氧化物的填充，所述沉积方法的适用范围还包含金属前介质层(Pre-Metal Dielectric，PMD)氧化物的填充和通孔(VIA)氧化物的填充。
作为本发明方法的第二实施例，应用本发明提供的方法沉积金属前介质层的步骤包括：在半导体衬底上形成金属前介质层沉积基底；以一低温制程沉积第一氧化层于所述沉积基底上；刻蚀所述第一氧化层以扩大第二沉积开口；在所述第一氧化层上沉积第二氧化层。
图2A～2D为说明本发明方法第二实施例的流程示意图，如图所示，应用本发明提供的方法填充金属前介质层的具体步骤包括：
首先，如图2A所示，在半导体衬底10上形成金属前介质层沉积基底50。
所述沉积基底包含器件区和非器件区，栅极结构60形成于所述器件区表面，所述栅极结构间具有线缝70。所述栅极结构60包含栅极61、环绕栅极的侧墙62以及覆盖所述栅极和侧墙的阻挡层63。所述栅极结构60还包含栅氧化层13。
所述栅极优选地由多晶硅构成，或由多晶硅与金属硅化物等材料组合而成；所述金属硅化物包含硅化钨(WSi)或硅化钛(TiSi2)等材料中的一种；所述侧墙材料优选地由二氧化硅(SiO2)构成；所述侧墙利用沉积-反刻工艺形成；所述沉积工艺选用化学气相淀积；所述刻蚀工艺选为等离子体刻蚀。所述阻挡层材料优选地由氮化硅(Si3N4)构成；所述阻挡层利用化学气相淀积工艺形成。
所述栅极结构的形成方法可采用任何传统的方法，涉及的技术方案在任何情况下均未被视作本发明的组成部分，在此不再赘述。
随后，如图2B所示，以一低温制程沉积第一氧化层30于所述沉积基底50上。
沉积第一氧化层后，所述沟槽顶部形成部分氧化物的堆积，其间隙构成后续第二沉积开口31。
所述低温制程为上述第一沉积过程，所述第一沉积过程采用同步淀积-溅蚀HDPCVD工艺。
所述低温制程通过对所述沉积基底进行淀积-溅蚀同步降温过程进行；所述同步降温过程通过在位于所述沉积基底下方的冷却环中通入适量氦气(He)实现。
所述淀积反应气体为硅烷(SiH4)和氧气(O2)，所述硅烷的顶部流量范围为25～30立方厘米/分钟(sccm)，优选为27sccm；所述硅烷的侧向流量范围为45～55sccm，优选为47sccm；所述氧气的流量范围为100～120sccm，优选为104sccm；所述溅蚀气体为氦气(He)，所述溅蚀气体的顶部流量范围为45～55sccm，优选为50sccm；所述溅蚀气体的侧向流量范围为300～400sccm，优选为350sccm；所需等离子体解离功率(SRF)范围为3500～4500瓦(W)，优选为4000W；所需等离子体溅蚀功率(BRF)范围为1400～1500W，优选为1450W；所述内冷却环中氦气压力为6～10毫米汞柱(torr)，优选为8torr；所述外冷却环中氦气压力为8～12毫米汞柱(torr)，优选为10torr。即本发明采用降低等离子体溅蚀功率和开通冷却环两种途径对沉积基底降温。其中，降低等离子体溅蚀功率200W，可使沉积基底降温约50摄氏度；开通冷却环，并控制其内、外环内氦气压力在上述范围内，可使沉积基底降温约150摄氏度；沉积基底总体降温约200摄氏度可使膜层内应力值降低约40％进而改善器件性能。
所述淀积反应气体还可包括乙硼烷(B2H6)、磷化氢(PH3)或氟化硅(SiF4)中的一种或其组合。所述淀积反应气体的流量根据生产要求及工艺条件确定。
所述第一氧化层材料为二氧化硅、硼硅玻璃(BSG)、磷硅玻璃(PSG)、硼磷硅玻璃(BPSG)或氟硅玻璃(FSG)中的一种或其组合，所述第一氧化层厚度根据生产要求及工艺条件确定，通常小于或等于所述STI氧化物膜层总厚度的二分之一；作为示例，所述STI氧化物膜层总厚度范围为500～600nm，所述第一氧化层厚度范围为200～300nm。
然后，如图2C所示，刻蚀所述第一氧化层31以扩大第二沉积开口31。
所述刻蚀气体为三氟化氮(NF3)，所述刻蚀气体流量范围为80～90sccm，优选为83sccm；所述等离子解离气体为氩气(Ar)，所述等离子解离气体流量范围为85～95sccm，优选为90sccm；所述刻蚀辅助气体选用氧气(O2)，流量范围为90～100sccm，优选为95sccm；所需等离子体解离功率(SRF)范围为2500～3500瓦(W)，优选为3000W；所需等离子体溅蚀功率(BRF)范围为1400～1600W，优选为1500W。
所述刻蚀第一氧化层的厚度根据产品要求及工艺条件确定。作为本发明的实施例，所述刻蚀第一氧化层的厚度范围为40～60nm，优选为50nm，所述刻蚀第一氧化层的横向与纵向的刻蚀选择比范围为5∶1～1∶5，优选为1∶2。
最后，如图2D所示，在所述第一氧化层30上沉积第二氧化层40。
所述淀积反应气体为硅烷(SiH4)和氧气(O2)，所述硅烷的顶部流量范围为25～30立方厘米/分钟(sccm)，优选为27sccm；所述硅烷的侧向流量范围为45～55sccm，优选为47sccm；所述氧气的流量范围为100～120sccm，优选为104sccm；所述溅蚀气体为氦气(He)，所述溅蚀气体的顶部流量范围为45～55sccm，优选为50sccm；所述溅蚀气体的侧向流量范围为300～400sccm，优选为350sccm；所需等离子体解离功率(SRF)范围为4500～5000瓦(W)，优选为4800W；所需等离子体溅蚀功率(BRF)范围为1600～1800W，优选为1700W。
所述淀积反应气体还可包括乙硼烷(B2H6)、磷化氢(PH3)或氟化硅(SiF4)中的一种或其组合。所述淀积反应气体的流量根据生产要求及工艺条件确定。
所述第二氧化层材料为二氧化硅、硼硅玻璃(BSG)、磷硅玻璃(PSG)、硼磷硅玻璃(BPSG)或氟硅玻璃(FSG)中的一种或其组合。
上述详细列举的实施方式中均采用了在第一沉积过程中降低BRF和开通冷却环并控制所述冷却环内冷却气体(He)气压的方式降低所述半导体衬底或所述沉积基底的温度，以实现膜层的无孔洞沉积和降低膜层的应力，进而实现降低所述半导体衬底或所述沉积基底内的应力并改善器件性能的目的。
显然，采用不改变BRF功率值，单独开通冷却环并控制所述冷却环内冷却气体(He)气压的方式降低所述半导体衬底或所述沉积基底的温度，同样可实现膜层的无孔洞沉积和降低膜层的应力，进而实现降低所述半导体衬底或所述沉积基底内的应力并改善器件性能的目的。
此时，为将所述半导体衬底或所述沉积基底的温度降至400～500摄氏度，所述内冷却环中氦气压力为10～14毫米汞柱(torr)，优选为10.5torr；所述外冷却环中氦气压力为12～16毫米汞柱(torr)，优选为13.5torr。
同理，在所述第二沉积过程中采用降低BRF和开通冷却环或仅开通冷却环并控制所述冷却环内冷却气体(He)气压的方式降低所述半导体衬底或所述沉积基底的温度，仍可实现膜层的无孔洞沉积和降低膜层的应力，只是获得的膜层的应力值更低(约70MPa)，通过改变后续制程工艺参数，可在更低的工艺节点(临界尺寸小于65纳米)下，实现降低所述半导体衬底或所述沉积基底内的应力并改善器件性能的目的。
在通孔填充过程中，同样可以通过在第一沉积过程中采用降低BRF和开通冷却环或仅开通冷却环并控制所述冷却环内冷却气体(He)气压的方式降低沉积基底的温度，以实现膜层的无孔洞沉积和降低膜层的应力；此外，在所述第二沉积过程中采用降低BRF和开通冷却环或仅开通冷却环并控制所述冷却环内冷却气体(He)气压的方式降低所述沉积基底的温度，可获得更低的膜层应力值，并通过改变后续制程工艺参数，可在更低的工艺节点(临界尺寸小于65纳米)下，实现降低所述沉积基底内的应力并改善器件性能的目的。所述沉积基底下降的温度根据工艺条件及产品要求确定。
采用本发明方法，应用HDPCVD执行沉积-刻蚀-沉积工艺，可实现无孔洞的STI/膜层氧化物沉积；通过控制沉积反应温度，可降低沉积膜层的致密度，进而获得具有低应力的STI/膜层氧化物；通过在位于所述半导体衬底下方的冷却环中通入氦气，进而将半导体衬底温度由约700摄氏度控制到400～500摄氏度，可使STI/膜层氧化物膜层内的应力值由超过200兆帕(MPa)降为约130Mpa，使得在保证器件性能稳定的前提下，STI/膜层氧化物膜层内应力值下降约40％；通过将STI/膜层氧化物膜层内的应力值控制为约130Mpa，可使由于采用改进工艺而造成的对现有工艺的改变降至最低，降低研发成本；对于更低工艺节点，为保证器件性能，还可将半导体衬底温度控制为300～400摄氏度，进而使STI/膜层氧化物膜层内的应力值下降为约70Mpa，降幅约70％；形成的具有低应力的STI/膜层氧化物膜层，增强了STI/膜层氧化物与半导体衬底间的粘附性，可防止后续清洗工艺腐蚀STI/膜层氧化物，进而增强器件性能的可靠性。
尽管通过在此的实施例描述说明了本发明，和尽管已经足够详细地描述了实施例，申请人不希望以任何方式将权利要求书的范围限制在这种细节上。对于本领域技术人员来说另外的优势和改进是显而易见的。因此，在较宽范围的本发明不限于表示和描述的特定细节、表达的设备和方法和说明性例子。因此，可以偏离这些细节而不脱离申请人总的发明概念的精神和范围。
Claims (16)
1.一种浅沟槽隔离区氧化物沉积方法，包括：
在半导体衬底上形成一沟槽；
形成一侧壁氧化层于所述沟槽的侧壁与底部；
以一低温制程沉积第一氧化层于所述侧壁氧化层上；
刻蚀所述第一氧化层以扩大第二沉积开口；
在所述第一氧化层上沉积第二氧化层。
2.根据权利要求1所述的浅沟槽隔离区氧化物沉积方法，其特征在于：所述第一氧化层和所述第二氧化层的沉积工艺与刻蚀所述第一氧化层以扩大第二沉积开口的工艺在同一HDPCVD设备上进行。
3.根据权利要求2所述的浅沟槽隔离区氧化物沉积方法，其特征在于：所述设备型号为AMAT Ultima X。
4.根据权利要求1所述的浅沟槽隔离区氧化物沉积方法，其特征在于：所述低温制程通过对位于所述半导体衬底下方的冷却环中通入氦气实现。
5.根据权利要求4所述的浅沟槽隔离区氧化物沉积方法，其特征在于：所述内冷却环中氦气压力为10～14毫米汞柱；所述外冷却环中氦气压力为12～16毫米汞柱。
6.根据权利要求1或4所述的浅沟槽隔离区氧化物沉积方法，其特征在于：所述低温制程通过降低等离子体溅蚀功率实现。
7.根据权利要求6所述的浅沟槽隔离区氧化物沉积方法，其特征在于：所需等离子体溅蚀功率范围为1400～1500W。
8.根据权利要求7所述的浅沟槽隔离区氧化物沉积方法，其特征在于：所述内冷却环中氦气压力为6～10毫米汞柱；所述外冷却环中氦气压力为8～12毫米汞柱。
9.一种膜层沉积方法，包括：
在半导体衬底上形成膜层沉积基底；
以一低温制程沉积第一氧化层于所述沉积基底上；
刻蚀所述第一氧化层以扩大第二沉积开口；
在所述第一氧化层上沉积第二氧化层。
10.根据权利要求9所述的膜层氧化物沉积方法，其特征在于：所述第一氧化层和所述第二氧化层的沉积工艺与刻蚀所述第一氧化层以扩大第二沉积开口的工艺在同一HDPCVD设备上进行。
11.根据权利要求10所述的膜层氧化物沉积方法，其特征在于：所述设备型号为AMAT Ultima X。
12.根据权利要求9所述的膜层氧化物沉积方法，其特征在于：所述低温制程通过对位于所述沉积基底下方的冷却环中通入氦气实现。
13.根据权利要求12所述的膜层氧化物沉积方法，其特征在于：所述内冷却环中氦气压力为10～14毫米汞柱；所述外冷却环中氦气压力为12～16毫米汞柱。
14.根据权利要求9或12所述的膜层氧化物沉积方法，其特征在于：所述低温制程通过降低等离子体溅蚀功率实现。
15.根据权利要求14所述的膜层氧化物沉积方法，其特征在于：所需等离子体溅蚀功率范围为1400～1500W。
16.根据权利要求15所述的膜层氧化物沉积方法，其特征在于：所述内冷却环中氦气压力为6～10毫米汞柱；所述外冷却环中氦气压力为8～12毫米汞柱。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB200610119150XA CN100499066C (zh) | 2006-12-05 | 2006-12-05 | 浅沟槽隔离区氧化物沉积方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB200610119150XA CN100499066C (zh) | 2006-12-05 | 2006-12-05 | 浅沟槽隔离区氧化物沉积方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101197307A true CN101197307A (zh) | 2008-06-11 |
| CN100499066C CN100499066C (zh) | 2009-06-10 |
Family
ID=39547600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB200610119150XA Active CN100499066C (zh) | 2006-12-05 | 2006-12-05 | 浅沟槽隔离区氧化物沉积方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100499066C (zh) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101840888A (zh) * | 2009-03-16 | 2010-09-22 | 台湾积体电路制造股份有限公司 | 集成电路结构及其形成方法 |
| CN101859700B (zh) * | 2009-04-09 | 2012-05-30 | 上海先进半导体制造股份有限公司 | 多晶硅淀积工艺 |
| CN102487032A (zh) * | 2010-12-02 | 2012-06-06 | 中芯国际集成电路制造(北京)有限公司 | 浅沟槽隔离结构的形成方法 |
| CN102646623A (zh) * | 2011-02-21 | 2012-08-22 | 中国科学院微电子研究所 | 一种soi衬底隔离的形成方法 |
| CN102703879A (zh) * | 2012-05-22 | 2012-10-03 | 上海华力微电子有限公司 | 金属硅化物阻挡层薄膜的沉积方法 |
| CN102024741B (zh) * | 2009-09-17 | 2013-03-27 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的形成方法 |
| CN104681413A (zh) * | 2015-02-25 | 2015-06-03 | 苏州工业园区纳米产业技术研究院有限公司 | 低应力多晶硅薄膜的制作方法 |
| CN109655476A (zh) * | 2019-01-15 | 2019-04-19 | 中国大唐集团科学技术研究院有限公司华中电力试验研究院 | 一种氧化膜截面完整形貌制备方法 |
| CN112366205A (zh) * | 2020-11-09 | 2021-02-12 | 长江存储科技有限责任公司 | 一种半导体器件及其制备方法 |
| CN114582791A (zh) * | 2020-11-18 | 2022-06-03 | 和舰芯片制造(苏州)股份有限公司 | 一种有效填充浅沟道隔离沟槽的方法 |
-
2006
- 2006-12-05 CN CNB200610119150XA patent/CN100499066C/zh active Active
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101840888A (zh) * | 2009-03-16 | 2010-09-22 | 台湾积体电路制造股份有限公司 | 集成电路结构及其形成方法 |
| CN101840888B (zh) * | 2009-03-16 | 2013-09-11 | 台湾积体电路制造股份有限公司 | 集成电路结构及其形成方法 |
| CN101859700B (zh) * | 2009-04-09 | 2012-05-30 | 上海先进半导体制造股份有限公司 | 多晶硅淀积工艺 |
| CN102024741B (zh) * | 2009-09-17 | 2013-03-27 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的形成方法 |
| CN102487032A (zh) * | 2010-12-02 | 2012-06-06 | 中芯国际集成电路制造(北京)有限公司 | 浅沟槽隔离结构的形成方法 |
| CN102646623A (zh) * | 2011-02-21 | 2012-08-22 | 中国科学院微电子研究所 | 一种soi衬底隔离的形成方法 |
| CN102703879A (zh) * | 2012-05-22 | 2012-10-03 | 上海华力微电子有限公司 | 金属硅化物阻挡层薄膜的沉积方法 |
| CN104681413A (zh) * | 2015-02-25 | 2015-06-03 | 苏州工业园区纳米产业技术研究院有限公司 | 低应力多晶硅薄膜的制作方法 |
| CN109655476A (zh) * | 2019-01-15 | 2019-04-19 | 中国大唐集团科学技术研究院有限公司华中电力试验研究院 | 一种氧化膜截面完整形貌制备方法 |
| CN112366205A (zh) * | 2020-11-09 | 2021-02-12 | 长江存储科技有限责任公司 | 一种半导体器件及其制备方法 |
| CN114582791A (zh) * | 2020-11-18 | 2022-06-03 | 和舰芯片制造(苏州)股份有限公司 | 一种有效填充浅沟道隔离沟槽的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100499066C (zh) | 2009-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100499066C (zh) | 浅沟槽隔离区氧化物沉积方法 | |
| KR102618370B1 (ko) | 순차적인 증착-에칭-처리 프로세싱을 사용한 실리콘 산화물 및 실리콘 질화물의 상향식 성장 | |
| US6794290B1 (en) | Method of chemical modification of structure topography | |
| US6030881A (en) | High throughput chemical vapor deposition process capable of filling high aspect ratio structures | |
| US7399388B2 (en) | Sequential gas flow oxide deposition technique | |
| US6949447B2 (en) | Method for fabricating isolation layer in semiconductor device | |
| US20050282350A1 (en) | Atomic layer deposition for filling a gap between devices | |
| CN101197272B (zh) | 金属前介质层形成方法及其结构 | |
| US20120282756A1 (en) | Thin Film Filling Method | |
| CN101593686B (zh) | 金属栅极形成方法 | |
| CN106952874B (zh) | 多阈值电压鳍式晶体管的形成方法 | |
| US20080050886A1 (en) | Method of producing semiconductor device | |
| KR20030093575A (ko) | 고선택성 질화막을 이용한 캐패시터 제조방법 | |
| CN101459111A (zh) | 浅沟槽隔离区形成方法及介质层形成方法 | |
| CN100517644C (zh) | 半导体器件金属连接孔的制造方法和半导体器件 | |
| CN100561712C (zh) | 半导体器件及其制造方法 | |
| CN101459121B (zh) | 通孔及通孔形成方法 | |
| CN100499065C (zh) | 金属前绝缘层的填充方法 | |
| CN103094202A (zh) | 半导体器件及其钨塞填充方法 | |
| JP5116189B2 (ja) | 半導体装置の製造方法及び装置 | |
| US20040031994A1 (en) | Semiconductor device with gate space of positive slope and fabrication method thereof | |
| US6861333B2 (en) | Method of reducing trench aspect ratio | |
| KR100687853B1 (ko) | 텅스텐 비트라인 형성방법 | |
| US20080280430A1 (en) | Method of forming films in a trench | |
| CN102543820A (zh) | 浅沟槽隔离结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20111114 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation |