JP5116189B2 - 半導体装置の製造方法及び装置 - Google Patents
半導体装置の製造方法及び装置 Download PDFInfo
- Publication number
- JP5116189B2 JP5116189B2 JP2000217624A JP2000217624A JP5116189B2 JP 5116189 B2 JP5116189 B2 JP 5116189B2 JP 2000217624 A JP2000217624 A JP 2000217624A JP 2000217624 A JP2000217624 A JP 2000217624A JP 5116189 B2 JP5116189 B2 JP 5116189B2
- Authority
- JP
- Japan
- Prior art keywords
- gas
- chamber
- semiconductor device
- flow rate
- psg film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/04—Coating on selected surface areas, e.g. using masks
- C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/40—Oxides
- C23C16/401—Oxides containing silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Inorganic Chemistry (AREA)
- Plasma & Fusion (AREA)
- Chemical Vapour Deposition (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法及び装置に関し、詳しくは、高密度プラズマ式の気相成長法によって基体上に所定の化合物を堆積成長させて半導体装置を得る半導体装置の製造方法及び装置に関する。
【０００２】
【従来の技術】
超ＬＳＩのような素子が高集積化された半導体デバイス等の半導体装置は、従来より微細化及び多層化が図られており、近年、その傾向はますます顕著となっている。このような半導体装置の製造においては、表面に種々のホール、溝等の凹部が設けられた基板（基体）上に成膜を行うプロセスが含まれている。このような凹部のアスペクト比は、上述したような微細化に伴って高まる傾向にある。また、多層化に伴ない、段差のない理想的な積層構造を形成することが要求され、基板表面の平坦化が非常に重要となっている。
【０００３】
従来、このような凹部が形成された基板といった基体上に所定の化合物を堆積成長させて成膜を行う技術としては、例えば、リンをドープしたＳｉＯ2を半導体基板上に成膜する方法等が挙げられる。この方法は、いわゆるＰＳＧ（Phosphorus Silicon Glass）プロセスと呼ばれ、かなり以前から層間膜の成膜に用いられており、エッチレートや不純物のゲッタリング特性に優れた膜が得られる。
【０００４】
しかし、近年では膜特性等の観点から他のプロセスによる他の層間膜が主流となっており、ＰＳＧ膜が積極的に用いられることは少なかった。ところが、最近になって高密度プラズマ（High Density Plasma；ＨＤＰ）式の化学気相成長（Chemical Vapor Deposition；ＣＶＤ）法において用いられるようになり、上述した製造上の特性に加えて膜特性の更なる改善が図られるようになってきた。
【０００５】
【発明が解決しようとする課題】
ところで、半導体基板上に設けられたホールや溝等のアスペクト比に関する動向を踏まえると、そのアスペクト比は今後も急速に増大する傾向にあり、ＨＤＰ式のＣＶＤ法によるＰＳＧプロセスにおける埋め込み特性を更に改善することが望まれている。
【０００６】
そこで、本発明はこのような事情に鑑みてなされたものであり、アスペクト比の大きなホール、溝等の凹部を有する基体に、特にＰＳＧプロセスで所定の化合物を堆積成長させて半導体装置を得る際に、そのような凹部の埋め込み性（特性）を向上させることが可能な半導体装置の製造方法及び装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、本発明による半導体装置の製造方法は、高密度プラズマ式の気相成長法によって基体上に所定の化合物を堆積成長させて半導体装置を得る方法であって、チャンバ内に基体を収容する基体収容工程と、チャンバ内に、ケイ素原子を含む化合物から成る第１のガス、リン原子を含む化合物から成る第２のガス、及び、フッ素原子を含む化合物から成る第３のガスを供給するガス供給工程と、チャンバ内にプラズマを生成せしめるプラズマ形成工程とを備えるものである。
【０００８】
このような半導体装置の製造方法においては、チャンバ内に基体を収容した後に、第１及び第２のガスを供給してプラズマを生成させることにより、ケイ素原子及びリン原子を含む化合物が基体上に堆積成長する。例えば、第１及び第２のガスとして、それぞれシラン（ＳｉＨ4）ガス及び水素化リン（ＰＨ3）ガスを用い、チャンバ内の上方及び側方からチャンバ内にプラズマが導入されると、ＨＤＰ式のＣＶＤ法によるＰＳＧプロセスが行われ、基体上にリンがドープされたＳｉＯ2膜（ＰＳＧ膜）が形成される。
【０００９】
ここで、ガス供給工程において、フッ素原子を含む化合物から成る第３のガスが更にチャンバ内に供給されると、プラズマによって第３のガスからフッ素ラジカル等の活性種が生じる。このような活性種は、ＳｉＯ2に対してエッチング剤（エッチャント）として作用する。よって、基体上にホール等の凹部が形成されているとき、オーバーハングが生じ易い部位において堆積したＳｉＯ2がエッチされる傾向にある。よって、オーバーハング等が十分に防止され、ボイドの発生を抑制できる。その結果、高アスペクト比を有する凹部を十分に埋め込むことが可能となる。
【００１０】
また、第３のガスとしては、フッ素原子を含むガスであれば、特に限定されるものではないが、フッ素原子及び窒素原子を含むガスが好ましい。このような第３のガスとしては、例えば三フッ化窒素（ＮＦ3）、一フッ化窒素（Ｎ2Ｆ2）等を用いることができる。
【００１１】
ところで、本発明者らの研究によれば、ＰＳＧプロセスにおいて、第３のガスを用いたことによる埋め込み性の改善度合は、通常のエッチングプロセスにおけるフッ素ラジカルのエッチング特性から想定されるよりも格別に大きなものであった。これは、ＰＳＧ膜がノンドープのＳｉＯ2膜よりもエッチレートが速いことが一因と考えられるが、これだけでは必ずしも説明が困難であり、詳細は未だ明らかではない。
【００１２】
また、本発明による半導体装置の製造方法は、上述のように基体上に設けられた高アスペクト比を有する凹部の埋め込み性に優れるので、基体として表面に凹部を有するものに対して極めて有用である。
【００１３】
さらに、ガス供給工程においては、下記式（１）；
０．１≦Ｆ３／Ｆ１≦２．０ …（１）、
で表される関係を満たすように第１及び第３のガスをチャンバ内に供給すると好ましい。ここで、式中、Ｆ１はチャンバ内に供給する第１のガスの流量を示し、Ｆ３はチャンバ内に供給する第３のガスの流量を示す。第１のガス流量に対する第３のガス流量の比（Ｆ３／Ｆ１）をこのような好適範囲内の値とすると、成膜速度の低下を抑えつつ、基体上の凹部の埋め込み性を十分に改善できる利点がある。
【００１４】
また、本発明による半導体装置の製造装置は、本発明の半導体装置の製造方法を有効に実施するためのものであり、高密度プラズマ式の気相成長法によって基体上に所定の化合物を堆積成長させて半導体装置を得る半導体装置の製造装置である。すなわち、基体が収容されるチャンバと、チャンバ内にケイ素原子を含む化合物から成る第１のガスを供給する第１のガス供給部と、チャンバ内にリン原子を含む化合物から成る第２のガスを供給する第２のガス供給部と、チャンバ内にフッ素原子を含む化合物から成る第３のガスを供給する第３のガス供給部と、チャンバ内にプラズマを生成させるプラズマ形成部とを備えるものである。さらに、チャンバ内に供給される第１のガスの流量とチャンバ内に供給される第３のガスの流量との比を所定の値に調節する流量制御部を更に備えると好ましい。
【００１５】
【発明の実施の形態】
以下、本発明の実施形態について詳細に説明する。なお、同一の要素には同一の符号を付し、重複する説明を省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。
【００１６】
図１は、本発明による半導体装置の製造装置の好適な一実施形態を示す概略断面図である。ＣＶＤ装置１（半導体装置の製造装置）は、ＨＤＰ式のＣＶＤ装置であって、基体としてのウェハＷを内部に導入するための導入口２ａを有するチャンバ２を備えている。チャンバ２内には、ウェハＷを支持する支持部材３が設けられ、この支持部材３の上部には、ウェハＷを固定するための静電チャック４が設けられている。この静電チャック４には、図示しない直流電源が接続されている。
【００１７】
また、支持部材３におけるウェハＷの載置位置の下方には、リフトピン等を有するリフト機構（図示せず）が設けられている。このリフト機構は、ウェハＷを持ち上げる（リフトアップする）ものであり、帯電したウェハＷをプラズマに接触させてウェハＷから電荷を除去する際に使用される。さらに、チャンバ２の上部には、ドーム５がチャンバ２を覆うように設置されている。このドーム５上には、ドーム温度を設定するヒータープレート６及びコールドプレート７が置かれている。またさらに、チャンバ２はガス導入口８ａを有しており、ドーム５にはガス導入口８ｂが設けられている。
【００１８】
これらのガス導入口８ａ，８ｂは、それぞれガス供給ライン１０ａ，１０ｂを介してガス供給源１１ａ〜１１ｅに接続されており、これらのガス供給源１１ａ〜１１ｅから所定のガスがガス導入口８ａ，８ｂを介してチャンバ２内に供給される。ここで、ガス供給源１１ａ〜１１ｅは、それぞれＳｉＨ4ガス（第１のガス）、Ｏ2ガス、Ａｒガス、ＰＨ3ガス（第２のガス）及びＮＦ3ガス（第３のガス）の供給源である。このように、ガス供給源１１ａ，１１ｄ，１１ｅと各々に接続されたガス供給ライン１０ａ，１０ｂとから、それぞれ第１、第２及び第３のガス供給部が構成されている。
【００１９】
また、ガス供給ライン１０ａ，１０ｂには、ガス導入口８ａ，８ｂに供給される各ガスの量を制御する質量流量コントローラ１２が設けられている。特に、ＳｉＨ4が貯留されるガス供給源１１ａ、及び、ＮＦ3が貯留されるガス供給源１１ｅが接続されたガス供給ライン１０ａ，１０ｂに設けられた質量流量コントローラ１２は、両ガスの流量比を適宜又は所定の値に調整する制御機能を有している。つまり、少なくともガス供給源１１ａ，１１ｅに接続されたガス供給ライン１０ａ，１０ｂにそれぞれ設けられた質量流量コントローラ１２によって流量制御部が構成されている。
【００２０】
なお、これらのガスのうちＳｉＨ4ガス及びＯ2ガスは、ウェハＷ上にＳｉＯ2膜を形成せしめるための主原料ガスである。また、ＰＨ3ガスは、ＳｉＯ2にリン原子（イオン）をドープするための原料ガスである。このようにＣＶＤ装置１は、ウェハ上にＰＳＧ膜（リンドープのＳｉＯ2膜）を有効に成膜するものである。さらに、ＮＦ3ガス及びＡｒガスは、ＰＳＧ膜の成膜時にチャンバ内に供給されて成膜ガスとして使用されると共に、それぞれチャンバ２内を洗浄するためのクリーニングガス及びそのキャリアガスとしても使用されるものである。
【００２１】
さらに、チャンバ２の下方には、二枚ブレード式のターボスロットルバルブ２３が格納されたスロットル弁チャンバ２２が、チャンバ２と連通するように設けられている。このスロットル弁チャンバ２２の下方には、ゲートバルブ２４を介して、チャンバ２内を真空引きするターボ分子ポンプ２５が設置されており、ゲートバルブ２４を開閉することによって、スロットル弁チャンバ２２とターボ分子ポンプ２５の吸気口とを連通・隔離できるようになっている。このようなターボスロットルバルブ２３、ゲートバルブ２４及びターボ分子ポンプ２５を設けることにより、ウェハＷの処理時にチャンバ２内の圧力が安定に制御される。
【００２２】
また、ターボ分子ポンプ２５の排気口２６は、排気配管２７を介してチャンバ２内を真空引きするドライポンプ２８に接続されている。また、この排気配管２７と、スロットル弁チャンバ２２に設けられた排気口２９とは、ラフスロットルバルブ３１を有する排気配管３０で接続されている。これらの排気配管２７，３０には、それぞれアイソレーションバルブ３２，３３が設けられている。
【００２３】
さらに、チャンバ２には、クリーニングガスの供給ライン１７を介してリアクターキャビティ１８に接続されたガス導入口１６が設けられている。このリアクターキャビティ１８は、プラズマを生成するためのマイクロ波ジェネレータ１９を有すると共に、ガス供給ライン２０を介してガス供給源１１ｃ，１１ｄと接続されている。また、ガス供給ライン２０には、リアクターキャビティ１８に供給される各ガスの量を制御する質量流量コントローラ２１が設けられている。
【００２４】
またさらに、ドーム５には、コイル１３ａ，１３ｂ（それぞれサイドコイル及びトップコイル）が取り付けられている。各コイル１３ａ，１３ｂは、それぞれＲＦジェネレータ１４ａ，１４ｂに接続されており、これらのＲＦジェネレータ１４ａ，１４ｂからの高周波電力の印加により、チャンバ２内にプラズマが生成される。このように、コイル１３ａ，１３ｂ及びＲＦジェネレータ１４ａ，１４ｂからプラズマ形成部が構成されている。
【００２５】
また、コイル１３ａ，１３ｂとＲＦジェネレータ１４ａ，１４ｂとの間には、ＲＦジェネレータ１４ａ，１４ｂの出力インピーダンスをコイル１３ａ，１３ｂに整合させるマッチングネットワーク１５ａ，１５ｂが設けられている。さらに、静電チャック４は、マッチングネットワーク１５ｃを介してバイアス用のＲＦジェネレータ１４ｃに接続されている。
【００２６】
このように構成されたＣＶＤ装置１を用いた本発明による半導体装置の製造方法の一例について説明する。まず、図２に示すウェハＷを導入口２ａからチャンバ２内に導入し支持部材３上に載置する（基体収容工程）。図２は、ウェハＷ（基体）の一例の構造を模式的に示す断面図である。このウェハＷは、Ｓｉ層１０１上にゲート部１０２が形成されており、このゲート部１０２を被覆するようにＳｉＮ膜１０３が成膜されたものであり、ゲート部１０２間に凹部１１０が形成されている。なお、前述した凹部１１０のアスペクト比は、凹部の深さＡを凹部の底幅Ｂで除した値、つまりＡ／Ｂで表される。
【００２７】
次に、ゲートバルブ２４を開き、ターボスロットルバルブ２３を所定の角度で開いた状態で、ドライポンプ２８及びターボ分子ポンプ２５によりチャンバ２内を減圧する。チャンバ２内が所定の圧力となった後、ガス供給源１１ｃのＡｒガスをガス導入口８ａ，８ｂからチャンバ２内に供給する。チャンバ２内の圧力が所定値になった後、ガス供給源１１ｂのＯ2ガスをガス導入口８ａ，８ｂからチャンバ２内に供給する。
【００２８】
次いで、ＲＦジェネレータ１４ｂ，１４ａからコイル１３ｂ，１３ａにこの順で高周波電力を印加し、チャンバ２内にプラズマを発生せしめる（プラズマ形成工程）。このとき、ウェハＷはプラズマによって加熱される（暖められる）。続いて、静電チャック４を介してウェハＷに直流電圧を印加して静電チャックをＯＮにする。これにより、ウェハＷがプラズマシースに対して所定の電位となるように帯電する。
【００２９】
次に、ガス供給源１１ａのＳｉＨ4ガスをガス導入口８ａ，８ｂからチャンバ２内に供給すると共に、これと同時又は略同時に、ガス供給源１１ｄ，１１ｅからそれぞれＰＨ3ガス及びＮＦ3ガスをガス導入口８ａ，８ｂからチャンバ２内に供給する。このように、これらのガス供給ステップからガス供給工程が構成される。チャンバ２内に供給されたこれらのガスは、プラズマによって活性種を生じる。さらに、やや遅れてウェハＷの冷却を開始する。それから、ＲＦジェネレータ１４ｃから静電チャック４を介してウェハＷにバイアス用の高周波電力を印加する。これにより、ＳｉＨ4、Ｏ2、ＰＨ3から生じる活性種が支持部材３上のウェハＷ側に引き込まれ、ウェハＷ上に達し、化学反応によってウェハＷの表面にリン原子がドープされたＳｉＯ2が堆積成長し、ＳｉＮ膜１０３上にＰＳＧ膜が形成された半導体装置を得る。
【００３０】
このとき、凹部１１０の底壁面及び側壁面上にもＳｉＯ2が成長し、凹部１１０が埋め込まれていく。凹部１１０の開口端部近傍、特にＳｉＮ膜１０３のテーパ部にはＳｉＯ2が堆積し易く、従来は、オーバーハング等により凹部１１０内に空隙（ボイド）を残した状態で凹部１１０が閉塞されることがあった。この傾向は、凹部１１０のアスペクト比（Ａ／Ｂ）が大きいほど顕著であった。これに対し、本実施形態では、ＮＦ3ガス由来のフッ素を含む化学種の活性種（フッ素ラジカル、フッ素系ラジカル等）がエッチング剤として作用し、オーバーハングが起り易い部位に堆積したＳｉＯ2をエッチしながら成膜が進行する。
【００３１】
また、ガス供給工程においては、ＳｉＨ4ガス及びＮＦ3ガスを好ましくは下記式（１）；
０．１≦Ｆ３／Ｆ１≦２．０ …（１）、
より好ましくは、下記式（２）；
０．５≦Ｆ３／Ｆ１≦１．５ …（２）、
で表される関係を満たすようにチャンバ２内に供給する。ここで、本実施形態では、式中のＦ１はチャンバ２内に供給するＳｉＨ4ガスの流量を示し、Ｆ３はチャンバ２内に供給するＮＦ3ガスの流量を示す。
【００３２】
このガス流量の比（Ｆ３／Ｆ１）が０．１未満であると、チャンバ内に生成されるフッ素ラジカル等の濃度が顕著に低下し、ＳｉＯ2に対するエッチ性が十分に発現されない傾向にある。一方、この流量比が２．０を超えると、十分な成膜速度が得られない傾向にある。よって、第１のガス流量に対する第３のガス流量の比をこのような好適範囲内の値とすることにより、ＰＳＧ膜の成膜速度の低下を抑えつつ、ウェハＷ上の凹部１１０の埋め込み性を十分に改善できる利点がある。
【００３３】
また、ＰＳＧ膜の成膜を行っているときの、チャンバ２内の圧力としては、好ましくは５０ｍＴｏｒｒ以下、特に好ましくは１０ｍＴｏｒｒ以下であると好適である。このチャンバ２内の圧力が上記上限値を超過すると、ＰＳＧ膜の十分な埋め込み特性を得難い傾向にある。
【００３４】
さらに、ＰＳＧ膜の成膜温度としては、好ましくは３００〜８００℃、より好ましくは４００〜６００℃であることが望ましい。この成膜温度が上記下限値未満であると、ＰＳＧ膜の十分な成長速度が得られない傾向にある。一方、この成膜温度が上記上限値を超えると、反応が供給律速側に進み易くなり、ＴｉＮ膜１０３のカバレッジ（特に凹部１１０近傍のステップカバレッジ）が低下する傾向にある。
【００３５】
またさらに、チャンバ２内に供給する各ガスの流量としては、好ましくは以下の条件であると好適である。
［各ガス供給流量の好適条件］
・ＳｉＨ4ガス：２５〜１００ｍＬ／ｍｉｎ
・Ｏ2ガス：５０〜２００ｍＬ／ｍｉｎ
・Ａｒガス：０〜２００ｍＬ／ｍｉｎ
・ＰＨ3ガス：２５〜５０ｍＬ／ｍｉｎ
・ＮＦ3ガス：２５〜１００ｍＬ／ｍｉｎ
【００３６】
さらにまた、ＲＦジェネレータ１４ａ，１４ｂから印加する高周波電力の周波数は、好ましくは１．８〜２．２ＭＨｚ、出力は、好ましくは１０００〜５０００Ｗであると好適であり、それぞれ同一であっても異なっていてもよい。一方、ＲＦジェネレータ１４ｃから印加する高周波電力の周波数としては、好ましくは１３．５６ＭＨｚ、出力は、好ましくは１０００〜５０００Ｗ、より好ましくは１５００〜３５００Ｗとされる。
【００３７】
次いで、所定時間、ＰＳＧ膜の成膜を行った後、ガス供給源１１ａ，１１ｄ，１１ｅからのＳｉＨ4ガス、ＰＨ3ガス及びＮＦ3ガスの供給を停止し、それと同時又は略同時に、ＲＦジェネレータ１４ｃからの高周波電力の印加を停止してバイアス用ＲＦを休止する。この時点でウェハＷ上へのＰＳＧ膜の成膜を実質的に終了する。その後、ウェハＷの冷却を停止し、ウェハＷの静電チャック４を切り、ＲＦジェネレータ１４ａ，１４ｂからコイル１３ａ，１３ｂへの高周波電力の印加を停止する。また、それと共に、ガス供給源１１ｂ，１１ｃからのＯ2ガス及びＡｒガスの供給を停止する。
【００３８】
このような構成を有するＣＶＤ装置１及びそれを用いた半導体装置の製造方法によれば、ＳｉＨ4ガスと共にＮＦ3ガスをチャンバ２内に供給することにより、プラズマによって生成されたフッ素を含む化学種の活性種がエッチング剤として作用しつつＰＳＧ膜の成膜が行われる。これにより、ウェハＷ上に設けられた凹部１１０内の特に開口部近傍におけるオーバーハングが生じ易い部位に堆積して成長するＳｉＯ2が効果的にエッチングされる。その結果、凹部１１０のアスペクト比が大きくなっても、オーバーハングの発生を抑制でき、凹部１１０内の十分なカバレッジが得られると共に、ＰＳＧ膜を成膜した凹部１１０内にボイドが発生することを十分に防止できる。したがって、凹部１１０の埋め込み性を従来のＰＳＧプロセスに比して格段に向上できる。
【００３９】
また、ガス供給工程において、ＳｉＨ4ガス及びＮＦ3ガスを好ましくは上述した式（１）、より好ましくは同式（２）で表される関係を満たすようにチャンバ２内に供給するので、ＰＳＧ膜の成膜速度を十分に高く維持しつつ、しかも、ウェハＷに設けられた凹部１１０の埋め込み性を十分に改善できる。
【００４０】
なお、上述した実施形態においては、ＮＦ3ガスをガス導入口１６のみから又はガス導入口１６からもチャンバ２内に供給してもよい。また、各ガスのチャンバ２への供給手順及びＲＦジェネレータからの高周波電力の印加手順は、上述した手順に限定されない。さらに、第３のガスとしては、ＮＦ3ガス以外に、例えば一フッ化窒素（Ｎ2Ｆ2）ガスでもよく、これらは単独で又は混合して用いられる。さらに、これらのガスに二フッ化窒素（ＮＦ2）ガスが混合されていてもよい。またさらに、ＰＨ3ガスの代りに他のホスフィン、つまり、他のリン水素化物及びそれらのアルキル又はアリール置換体を用いてもよく、第一ホスフィン、第二ホスフィン及び第三ホスフィンのいずれでもよく、ジホスフィンを用いても構わない。
【００４１】
【実施例】
以下、本発明に係る具体的な実施例について説明するが、本発明はこれらに限定されるものではない。
【００４２】
〈実施例１〜１０〉
図１に示す構成のＣＶＤ装置１を用い、種々のアルペクト比を有する図２に示す構造のウェハＷに対して、ＮＦ3ガスを供給しながらＰＳＧ膜の成膜を行い、半導体装置を得た。成膜条件を以下に示す。
［成膜条件］
・チャンバ内圧力：１０ｍＴｏｒｒ
・成膜温度：６００℃
・ＳｉＨ4ガス流量：５０ｍＬ／ｍｉｎ
・Ｏ2ガス流量：１００ｍＬ／ｍｉｎ
・Ａｒガス流量：５０ｍＬ／ｍｉｎ
・ＰＨ3ガス流量：２５ｍＬ／ｍｉｎ
・ＮＦ3ガス流量：５０ｍＬ／ｍｉｎ
・ＲＦジェネレータ１４ａ（サイド）：周波数２．０ＭＨｚ，出力４０００Ｗ
・ＲＦジェネレータ１４ｂ（トップ）：周波数２．０ＭＨｚ，出力２０００Ｗ
【００４３】
得られた半導体装置、つまり成膜後のウェハＷ断面を、二次電子顕微鏡（走査型電子顕微鏡）；日立製作所製Ｓ５０００により目視観察し、図２に示す凹部１１０の底幅Ｂ、アルペクト比、ボイドの有無を測定した。得られた結果を表１に示す。なお、表中の「ボイドの有無」欄に付した「○」はボイドが認められなかったことを示し、同「×」はボイドが認められたことを示す。
【００４４】
〈比較例１〜６〉
ＮＦ3ガスをチャンバ２内に供給しなかったこと以外は、実施例１〜１０と同様にして種々のアルペクト比を有するウェハＷに対してＰＳＧ膜の成膜を行い、半導体装置を得た。実施例１〜１０と同様にして凹部１１０の底幅Ｂ、アルペクト比、ボイドの有無を測定した結果を表１に併せて示す。
【００４５】
【表１】
【００４６】
表１に示す結果より、従来の方法による比較例では、アスペクト比が８程度のウェハＷを十分に埋め込むことができなかったのに対し、本発明による実施例の方法によれば、アルペクト比が１４を超えるウェハＷの凹部を十分に埋め込み可能であることが判明した。これにより、本発明の優位性が確認された。
【００４７】
〈比較例７〉
ＰＨ3ガス及びＮＦ3ガスをチャンバ２内に供給しなかったこと以外は、実施例と同様にして種々のアルペクト比を有するウェハＷに対してリンがドープされないＳｉＯ2膜の成膜を行った。その結果を実施例と比較したところ、実施例の方が、本比較例よりも埋め込み性に優れていることが確認された。
【００４８】
ここで、文献R. M. Levin and K. Evans Lvtlerodt, Journal of Vacuum Science and Technology; B1(1), Jan-Mar, p54(1983)等には、平行平板電極を有するＣＶＤチャンバを用いた場合、ＰＳＧプロセスは、リンをドープしないＳｉＯ2膜の成膜プロセスに比してスルーホール等の凹部の埋め込み性が劣る旨が報告されている。これに対し、本発明による製造方法では、ＰＳＧプロセスを用いているにもかかわらず、上述したように、ノンドープのＳｉＯ2膜の成膜方法に比して凹部の埋め込み性が改善されるといった顕著な効果が認められた。
【００４９】
【発明の効果】
以上説明したように、本発明の半導体装置の製造方法及び装置によれば、アスペクト比の大きなホール、溝等の凹部を有する基体に、特にＰＳＧプロセスで所定の化合物を堆積成長させる際に、そのような凹部の埋め込み性を向上させることが可能となる。
【図面の簡単な説明】
【図１】本発明による半導体装置の製造装置の好適な一実施形態を示す概略断面図である。
【図２】ウェハＷ（基体）の一例の構造を模式的に示す断面図である。
【符号の説明】
１…ＣＶＤ装置（半導体装置の製造装置）、２…チャンバ、１１ａ…ガス供給源（第１のガス供給部）、１１ｄ…ガス供給源（第２のガス供給部）、１１ｅ…ガス供給源（第３のガス供給部）、１２…質量流量コントローラ（流量制御部）、１３ａ，１３ｂ…コイル（プラズマ形成部）、１４ａ，１４ｂ…ＲＦジェネレータ（プラズマ形成部）、１０ａ，１０ｂ…ガス供給ライン（第１〜第３のガス供給部）、Ｗ…ウェハ（基体）。
【発明の属する技術分野】
本発明は、半導体装置の製造方法及び装置に関し、詳しくは、高密度プラズマ式の気相成長法によって基体上に所定の化合物を堆積成長させて半導体装置を得る半導体装置の製造方法及び装置に関する。
【０００２】
【従来の技術】
超ＬＳＩのような素子が高集積化された半導体デバイス等の半導体装置は、従来より微細化及び多層化が図られており、近年、その傾向はますます顕著となっている。このような半導体装置の製造においては、表面に種々のホール、溝等の凹部が設けられた基板（基体）上に成膜を行うプロセスが含まれている。このような凹部のアスペクト比は、上述したような微細化に伴って高まる傾向にある。また、多層化に伴ない、段差のない理想的な積層構造を形成することが要求され、基板表面の平坦化が非常に重要となっている。
【０００３】
従来、このような凹部が形成された基板といった基体上に所定の化合物を堆積成長させて成膜を行う技術としては、例えば、リンをドープしたＳｉＯ2を半導体基板上に成膜する方法等が挙げられる。この方法は、いわゆるＰＳＧ（Phosphorus Silicon Glass）プロセスと呼ばれ、かなり以前から層間膜の成膜に用いられており、エッチレートや不純物のゲッタリング特性に優れた膜が得られる。
【０００４】
しかし、近年では膜特性等の観点から他のプロセスによる他の層間膜が主流となっており、ＰＳＧ膜が積極的に用いられることは少なかった。ところが、最近になって高密度プラズマ（High Density Plasma；ＨＤＰ）式の化学気相成長（Chemical Vapor Deposition；ＣＶＤ）法において用いられるようになり、上述した製造上の特性に加えて膜特性の更なる改善が図られるようになってきた。
【０００５】
【発明が解決しようとする課題】
ところで、半導体基板上に設けられたホールや溝等のアスペクト比に関する動向を踏まえると、そのアスペクト比は今後も急速に増大する傾向にあり、ＨＤＰ式のＣＶＤ法によるＰＳＧプロセスにおける埋め込み特性を更に改善することが望まれている。
【０００６】
そこで、本発明はこのような事情に鑑みてなされたものであり、アスペクト比の大きなホール、溝等の凹部を有する基体に、特にＰＳＧプロセスで所定の化合物を堆積成長させて半導体装置を得る際に、そのような凹部の埋め込み性（特性）を向上させることが可能な半導体装置の製造方法及び装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、本発明による半導体装置の製造方法は、高密度プラズマ式の気相成長法によって基体上に所定の化合物を堆積成長させて半導体装置を得る方法であって、チャンバ内に基体を収容する基体収容工程と、チャンバ内に、ケイ素原子を含む化合物から成る第１のガス、リン原子を含む化合物から成る第２のガス、及び、フッ素原子を含む化合物から成る第３のガスを供給するガス供給工程と、チャンバ内にプラズマを生成せしめるプラズマ形成工程とを備えるものである。
【０００８】
このような半導体装置の製造方法においては、チャンバ内に基体を収容した後に、第１及び第２のガスを供給してプラズマを生成させることにより、ケイ素原子及びリン原子を含む化合物が基体上に堆積成長する。例えば、第１及び第２のガスとして、それぞれシラン（ＳｉＨ4）ガス及び水素化リン（ＰＨ3）ガスを用い、チャンバ内の上方及び側方からチャンバ内にプラズマが導入されると、ＨＤＰ式のＣＶＤ法によるＰＳＧプロセスが行われ、基体上にリンがドープされたＳｉＯ2膜（ＰＳＧ膜）が形成される。
【０００９】
ここで、ガス供給工程において、フッ素原子を含む化合物から成る第３のガスが更にチャンバ内に供給されると、プラズマによって第３のガスからフッ素ラジカル等の活性種が生じる。このような活性種は、ＳｉＯ2に対してエッチング剤（エッチャント）として作用する。よって、基体上にホール等の凹部が形成されているとき、オーバーハングが生じ易い部位において堆積したＳｉＯ2がエッチされる傾向にある。よって、オーバーハング等が十分に防止され、ボイドの発生を抑制できる。その結果、高アスペクト比を有する凹部を十分に埋め込むことが可能となる。
【００１０】
また、第３のガスとしては、フッ素原子を含むガスであれば、特に限定されるものではないが、フッ素原子及び窒素原子を含むガスが好ましい。このような第３のガスとしては、例えば三フッ化窒素（ＮＦ3）、一フッ化窒素（Ｎ2Ｆ2）等を用いることができる。
【００１１】
ところで、本発明者らの研究によれば、ＰＳＧプロセスにおいて、第３のガスを用いたことによる埋め込み性の改善度合は、通常のエッチングプロセスにおけるフッ素ラジカルのエッチング特性から想定されるよりも格別に大きなものであった。これは、ＰＳＧ膜がノンドープのＳｉＯ2膜よりもエッチレートが速いことが一因と考えられるが、これだけでは必ずしも説明が困難であり、詳細は未だ明らかではない。
【００１２】
また、本発明による半導体装置の製造方法は、上述のように基体上に設けられた高アスペクト比を有する凹部の埋め込み性に優れるので、基体として表面に凹部を有するものに対して極めて有用である。
【００１３】
さらに、ガス供給工程においては、下記式（１）；
０．１≦Ｆ３／Ｆ１≦２．０ …（１）、
で表される関係を満たすように第１及び第３のガスをチャンバ内に供給すると好ましい。ここで、式中、Ｆ１はチャンバ内に供給する第１のガスの流量を示し、Ｆ３はチャンバ内に供給する第３のガスの流量を示す。第１のガス流量に対する第３のガス流量の比（Ｆ３／Ｆ１）をこのような好適範囲内の値とすると、成膜速度の低下を抑えつつ、基体上の凹部の埋め込み性を十分に改善できる利点がある。
【００１４】
また、本発明による半導体装置の製造装置は、本発明の半導体装置の製造方法を有効に実施するためのものであり、高密度プラズマ式の気相成長法によって基体上に所定の化合物を堆積成長させて半導体装置を得る半導体装置の製造装置である。すなわち、基体が収容されるチャンバと、チャンバ内にケイ素原子を含む化合物から成る第１のガスを供給する第１のガス供給部と、チャンバ内にリン原子を含む化合物から成る第２のガスを供給する第２のガス供給部と、チャンバ内にフッ素原子を含む化合物から成る第３のガスを供給する第３のガス供給部と、チャンバ内にプラズマを生成させるプラズマ形成部とを備えるものである。さらに、チャンバ内に供給される第１のガスの流量とチャンバ内に供給される第３のガスの流量との比を所定の値に調節する流量制御部を更に備えると好ましい。
【００１５】
【発明の実施の形態】
以下、本発明の実施形態について詳細に説明する。なお、同一の要素には同一の符号を付し、重複する説明を省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。
【００１６】
図１は、本発明による半導体装置の製造装置の好適な一実施形態を示す概略断面図である。ＣＶＤ装置１（半導体装置の製造装置）は、ＨＤＰ式のＣＶＤ装置であって、基体としてのウェハＷを内部に導入するための導入口２ａを有するチャンバ２を備えている。チャンバ２内には、ウェハＷを支持する支持部材３が設けられ、この支持部材３の上部には、ウェハＷを固定するための静電チャック４が設けられている。この静電チャック４には、図示しない直流電源が接続されている。
【００１７】
また、支持部材３におけるウェハＷの載置位置の下方には、リフトピン等を有するリフト機構（図示せず）が設けられている。このリフト機構は、ウェハＷを持ち上げる（リフトアップする）ものであり、帯電したウェハＷをプラズマに接触させてウェハＷから電荷を除去する際に使用される。さらに、チャンバ２の上部には、ドーム５がチャンバ２を覆うように設置されている。このドーム５上には、ドーム温度を設定するヒータープレート６及びコールドプレート７が置かれている。またさらに、チャンバ２はガス導入口８ａを有しており、ドーム５にはガス導入口８ｂが設けられている。
【００１８】
これらのガス導入口８ａ，８ｂは、それぞれガス供給ライン１０ａ，１０ｂを介してガス供給源１１ａ〜１１ｅに接続されており、これらのガス供給源１１ａ〜１１ｅから所定のガスがガス導入口８ａ，８ｂを介してチャンバ２内に供給される。ここで、ガス供給源１１ａ〜１１ｅは、それぞれＳｉＨ4ガス（第１のガス）、Ｏ2ガス、Ａｒガス、ＰＨ3ガス（第２のガス）及びＮＦ3ガス（第３のガス）の供給源である。このように、ガス供給源１１ａ，１１ｄ，１１ｅと各々に接続されたガス供給ライン１０ａ，１０ｂとから、それぞれ第１、第２及び第３のガス供給部が構成されている。
【００１９】
また、ガス供給ライン１０ａ，１０ｂには、ガス導入口８ａ，８ｂに供給される各ガスの量を制御する質量流量コントローラ１２が設けられている。特に、ＳｉＨ4が貯留されるガス供給源１１ａ、及び、ＮＦ3が貯留されるガス供給源１１ｅが接続されたガス供給ライン１０ａ，１０ｂに設けられた質量流量コントローラ１２は、両ガスの流量比を適宜又は所定の値に調整する制御機能を有している。つまり、少なくともガス供給源１１ａ，１１ｅに接続されたガス供給ライン１０ａ，１０ｂにそれぞれ設けられた質量流量コントローラ１２によって流量制御部が構成されている。
【００２０】
なお、これらのガスのうちＳｉＨ4ガス及びＯ2ガスは、ウェハＷ上にＳｉＯ2膜を形成せしめるための主原料ガスである。また、ＰＨ3ガスは、ＳｉＯ2にリン原子（イオン）をドープするための原料ガスである。このようにＣＶＤ装置１は、ウェハ上にＰＳＧ膜（リンドープのＳｉＯ2膜）を有効に成膜するものである。さらに、ＮＦ3ガス及びＡｒガスは、ＰＳＧ膜の成膜時にチャンバ内に供給されて成膜ガスとして使用されると共に、それぞれチャンバ２内を洗浄するためのクリーニングガス及びそのキャリアガスとしても使用されるものである。
【００２１】
さらに、チャンバ２の下方には、二枚ブレード式のターボスロットルバルブ２３が格納されたスロットル弁チャンバ２２が、チャンバ２と連通するように設けられている。このスロットル弁チャンバ２２の下方には、ゲートバルブ２４を介して、チャンバ２内を真空引きするターボ分子ポンプ２５が設置されており、ゲートバルブ２４を開閉することによって、スロットル弁チャンバ２２とターボ分子ポンプ２５の吸気口とを連通・隔離できるようになっている。このようなターボスロットルバルブ２３、ゲートバルブ２４及びターボ分子ポンプ２５を設けることにより、ウェハＷの処理時にチャンバ２内の圧力が安定に制御される。
【００２２】
また、ターボ分子ポンプ２５の排気口２６は、排気配管２７を介してチャンバ２内を真空引きするドライポンプ２８に接続されている。また、この排気配管２７と、スロットル弁チャンバ２２に設けられた排気口２９とは、ラフスロットルバルブ３１を有する排気配管３０で接続されている。これらの排気配管２７，３０には、それぞれアイソレーションバルブ３２，３３が設けられている。
【００２３】
さらに、チャンバ２には、クリーニングガスの供給ライン１７を介してリアクターキャビティ１８に接続されたガス導入口１６が設けられている。このリアクターキャビティ１８は、プラズマを生成するためのマイクロ波ジェネレータ１９を有すると共に、ガス供給ライン２０を介してガス供給源１１ｃ，１１ｄと接続されている。また、ガス供給ライン２０には、リアクターキャビティ１８に供給される各ガスの量を制御する質量流量コントローラ２１が設けられている。
【００２４】
またさらに、ドーム５には、コイル１３ａ，１３ｂ（それぞれサイドコイル及びトップコイル）が取り付けられている。各コイル１３ａ，１３ｂは、それぞれＲＦジェネレータ１４ａ，１４ｂに接続されており、これらのＲＦジェネレータ１４ａ，１４ｂからの高周波電力の印加により、チャンバ２内にプラズマが生成される。このように、コイル１３ａ，１３ｂ及びＲＦジェネレータ１４ａ，１４ｂからプラズマ形成部が構成されている。
【００２５】
また、コイル１３ａ，１３ｂとＲＦジェネレータ１４ａ，１４ｂとの間には、ＲＦジェネレータ１４ａ，１４ｂの出力インピーダンスをコイル１３ａ，１３ｂに整合させるマッチングネットワーク１５ａ，１５ｂが設けられている。さらに、静電チャック４は、マッチングネットワーク１５ｃを介してバイアス用のＲＦジェネレータ１４ｃに接続されている。
【００２６】
このように構成されたＣＶＤ装置１を用いた本発明による半導体装置の製造方法の一例について説明する。まず、図２に示すウェハＷを導入口２ａからチャンバ２内に導入し支持部材３上に載置する（基体収容工程）。図２は、ウェハＷ（基体）の一例の構造を模式的に示す断面図である。このウェハＷは、Ｓｉ層１０１上にゲート部１０２が形成されており、このゲート部１０２を被覆するようにＳｉＮ膜１０３が成膜されたものであり、ゲート部１０２間に凹部１１０が形成されている。なお、前述した凹部１１０のアスペクト比は、凹部の深さＡを凹部の底幅Ｂで除した値、つまりＡ／Ｂで表される。
【００２７】
次に、ゲートバルブ２４を開き、ターボスロットルバルブ２３を所定の角度で開いた状態で、ドライポンプ２８及びターボ分子ポンプ２５によりチャンバ２内を減圧する。チャンバ２内が所定の圧力となった後、ガス供給源１１ｃのＡｒガスをガス導入口８ａ，８ｂからチャンバ２内に供給する。チャンバ２内の圧力が所定値になった後、ガス供給源１１ｂのＯ2ガスをガス導入口８ａ，８ｂからチャンバ２内に供給する。
【００２８】
次いで、ＲＦジェネレータ１４ｂ，１４ａからコイル１３ｂ，１３ａにこの順で高周波電力を印加し、チャンバ２内にプラズマを発生せしめる（プラズマ形成工程）。このとき、ウェハＷはプラズマによって加熱される（暖められる）。続いて、静電チャック４を介してウェハＷに直流電圧を印加して静電チャックをＯＮにする。これにより、ウェハＷがプラズマシースに対して所定の電位となるように帯電する。
【００２９】
次に、ガス供給源１１ａのＳｉＨ4ガスをガス導入口８ａ，８ｂからチャンバ２内に供給すると共に、これと同時又は略同時に、ガス供給源１１ｄ，１１ｅからそれぞれＰＨ3ガス及びＮＦ3ガスをガス導入口８ａ，８ｂからチャンバ２内に供給する。このように、これらのガス供給ステップからガス供給工程が構成される。チャンバ２内に供給されたこれらのガスは、プラズマによって活性種を生じる。さらに、やや遅れてウェハＷの冷却を開始する。それから、ＲＦジェネレータ１４ｃから静電チャック４を介してウェハＷにバイアス用の高周波電力を印加する。これにより、ＳｉＨ4、Ｏ2、ＰＨ3から生じる活性種が支持部材３上のウェハＷ側に引き込まれ、ウェハＷ上に達し、化学反応によってウェハＷの表面にリン原子がドープされたＳｉＯ2が堆積成長し、ＳｉＮ膜１０３上にＰＳＧ膜が形成された半導体装置を得る。
【００３０】
このとき、凹部１１０の底壁面及び側壁面上にもＳｉＯ2が成長し、凹部１１０が埋め込まれていく。凹部１１０の開口端部近傍、特にＳｉＮ膜１０３のテーパ部にはＳｉＯ2が堆積し易く、従来は、オーバーハング等により凹部１１０内に空隙（ボイド）を残した状態で凹部１１０が閉塞されることがあった。この傾向は、凹部１１０のアスペクト比（Ａ／Ｂ）が大きいほど顕著であった。これに対し、本実施形態では、ＮＦ3ガス由来のフッ素を含む化学種の活性種（フッ素ラジカル、フッ素系ラジカル等）がエッチング剤として作用し、オーバーハングが起り易い部位に堆積したＳｉＯ2をエッチしながら成膜が進行する。
【００３１】
また、ガス供給工程においては、ＳｉＨ4ガス及びＮＦ3ガスを好ましくは下記式（１）；
０．１≦Ｆ３／Ｆ１≦２．０ …（１）、
より好ましくは、下記式（２）；
０．５≦Ｆ３／Ｆ１≦１．５ …（２）、
で表される関係を満たすようにチャンバ２内に供給する。ここで、本実施形態では、式中のＦ１はチャンバ２内に供給するＳｉＨ4ガスの流量を示し、Ｆ３はチャンバ２内に供給するＮＦ3ガスの流量を示す。
【００３２】
このガス流量の比（Ｆ３／Ｆ１）が０．１未満であると、チャンバ内に生成されるフッ素ラジカル等の濃度が顕著に低下し、ＳｉＯ2に対するエッチ性が十分に発現されない傾向にある。一方、この流量比が２．０を超えると、十分な成膜速度が得られない傾向にある。よって、第１のガス流量に対する第３のガス流量の比をこのような好適範囲内の値とすることにより、ＰＳＧ膜の成膜速度の低下を抑えつつ、ウェハＷ上の凹部１１０の埋め込み性を十分に改善できる利点がある。
【００３３】
また、ＰＳＧ膜の成膜を行っているときの、チャンバ２内の圧力としては、好ましくは５０ｍＴｏｒｒ以下、特に好ましくは１０ｍＴｏｒｒ以下であると好適である。このチャンバ２内の圧力が上記上限値を超過すると、ＰＳＧ膜の十分な埋め込み特性を得難い傾向にある。
【００３４】
さらに、ＰＳＧ膜の成膜温度としては、好ましくは３００〜８００℃、より好ましくは４００〜６００℃であることが望ましい。この成膜温度が上記下限値未満であると、ＰＳＧ膜の十分な成長速度が得られない傾向にある。一方、この成膜温度が上記上限値を超えると、反応が供給律速側に進み易くなり、ＴｉＮ膜１０３のカバレッジ（特に凹部１１０近傍のステップカバレッジ）が低下する傾向にある。
【００３５】
またさらに、チャンバ２内に供給する各ガスの流量としては、好ましくは以下の条件であると好適である。
［各ガス供給流量の好適条件］
・ＳｉＨ4ガス：２５〜１００ｍＬ／ｍｉｎ
・Ｏ2ガス：５０〜２００ｍＬ／ｍｉｎ
・Ａｒガス：０〜２００ｍＬ／ｍｉｎ
・ＰＨ3ガス：２５〜５０ｍＬ／ｍｉｎ
・ＮＦ3ガス：２５〜１００ｍＬ／ｍｉｎ
【００３６】
さらにまた、ＲＦジェネレータ１４ａ，１４ｂから印加する高周波電力の周波数は、好ましくは１．８〜２．２ＭＨｚ、出力は、好ましくは１０００〜５０００Ｗであると好適であり、それぞれ同一であっても異なっていてもよい。一方、ＲＦジェネレータ１４ｃから印加する高周波電力の周波数としては、好ましくは１３．５６ＭＨｚ、出力は、好ましくは１０００〜５０００Ｗ、より好ましくは１５００〜３５００Ｗとされる。
【００３７】
次いで、所定時間、ＰＳＧ膜の成膜を行った後、ガス供給源１１ａ，１１ｄ，１１ｅからのＳｉＨ4ガス、ＰＨ3ガス及びＮＦ3ガスの供給を停止し、それと同時又は略同時に、ＲＦジェネレータ１４ｃからの高周波電力の印加を停止してバイアス用ＲＦを休止する。この時点でウェハＷ上へのＰＳＧ膜の成膜を実質的に終了する。その後、ウェハＷの冷却を停止し、ウェハＷの静電チャック４を切り、ＲＦジェネレータ１４ａ，１４ｂからコイル１３ａ，１３ｂへの高周波電力の印加を停止する。また、それと共に、ガス供給源１１ｂ，１１ｃからのＯ2ガス及びＡｒガスの供給を停止する。
【００３８】
このような構成を有するＣＶＤ装置１及びそれを用いた半導体装置の製造方法によれば、ＳｉＨ4ガスと共にＮＦ3ガスをチャンバ２内に供給することにより、プラズマによって生成されたフッ素を含む化学種の活性種がエッチング剤として作用しつつＰＳＧ膜の成膜が行われる。これにより、ウェハＷ上に設けられた凹部１１０内の特に開口部近傍におけるオーバーハングが生じ易い部位に堆積して成長するＳｉＯ2が効果的にエッチングされる。その結果、凹部１１０のアスペクト比が大きくなっても、オーバーハングの発生を抑制でき、凹部１１０内の十分なカバレッジが得られると共に、ＰＳＧ膜を成膜した凹部１１０内にボイドが発生することを十分に防止できる。したがって、凹部１１０の埋め込み性を従来のＰＳＧプロセスに比して格段に向上できる。
【００３９】
また、ガス供給工程において、ＳｉＨ4ガス及びＮＦ3ガスを好ましくは上述した式（１）、より好ましくは同式（２）で表される関係を満たすようにチャンバ２内に供給するので、ＰＳＧ膜の成膜速度を十分に高く維持しつつ、しかも、ウェハＷに設けられた凹部１１０の埋め込み性を十分に改善できる。
【００４０】
なお、上述した実施形態においては、ＮＦ3ガスをガス導入口１６のみから又はガス導入口１６からもチャンバ２内に供給してもよい。また、各ガスのチャンバ２への供給手順及びＲＦジェネレータからの高周波電力の印加手順は、上述した手順に限定されない。さらに、第３のガスとしては、ＮＦ3ガス以外に、例えば一フッ化窒素（Ｎ2Ｆ2）ガスでもよく、これらは単独で又は混合して用いられる。さらに、これらのガスに二フッ化窒素（ＮＦ2）ガスが混合されていてもよい。またさらに、ＰＨ3ガスの代りに他のホスフィン、つまり、他のリン水素化物及びそれらのアルキル又はアリール置換体を用いてもよく、第一ホスフィン、第二ホスフィン及び第三ホスフィンのいずれでもよく、ジホスフィンを用いても構わない。
【００４１】
【実施例】
以下、本発明に係る具体的な実施例について説明するが、本発明はこれらに限定されるものではない。
【００４２】
〈実施例１〜１０〉
図１に示す構成のＣＶＤ装置１を用い、種々のアルペクト比を有する図２に示す構造のウェハＷに対して、ＮＦ3ガスを供給しながらＰＳＧ膜の成膜を行い、半導体装置を得た。成膜条件を以下に示す。
［成膜条件］
・チャンバ内圧力：１０ｍＴｏｒｒ
・成膜温度：６００℃
・ＳｉＨ4ガス流量：５０ｍＬ／ｍｉｎ
・Ｏ2ガス流量：１００ｍＬ／ｍｉｎ
・Ａｒガス流量：５０ｍＬ／ｍｉｎ
・ＰＨ3ガス流量：２５ｍＬ／ｍｉｎ
・ＮＦ3ガス流量：５０ｍＬ／ｍｉｎ
・ＲＦジェネレータ１４ａ（サイド）：周波数２．０ＭＨｚ，出力４０００Ｗ
・ＲＦジェネレータ１４ｂ（トップ）：周波数２．０ＭＨｚ，出力２０００Ｗ
【００４３】
得られた半導体装置、つまり成膜後のウェハＷ断面を、二次電子顕微鏡（走査型電子顕微鏡）；日立製作所製Ｓ５０００により目視観察し、図２に示す凹部１１０の底幅Ｂ、アルペクト比、ボイドの有無を測定した。得られた結果を表１に示す。なお、表中の「ボイドの有無」欄に付した「○」はボイドが認められなかったことを示し、同「×」はボイドが認められたことを示す。
【００４４】
〈比較例１〜６〉
ＮＦ3ガスをチャンバ２内に供給しなかったこと以外は、実施例１〜１０と同様にして種々のアルペクト比を有するウェハＷに対してＰＳＧ膜の成膜を行い、半導体装置を得た。実施例１〜１０と同様にして凹部１１０の底幅Ｂ、アルペクト比、ボイドの有無を測定した結果を表１に併せて示す。
【００４５】
【表１】
表１に示す結果より、従来の方法による比較例では、アスペクト比が８程度のウェハＷを十分に埋め込むことができなかったのに対し、本発明による実施例の方法によれば、アルペクト比が１４を超えるウェハＷの凹部を十分に埋め込み可能であることが判明した。これにより、本発明の優位性が確認された。
【００４７】
〈比較例７〉
ＰＨ3ガス及びＮＦ3ガスをチャンバ２内に供給しなかったこと以外は、実施例と同様にして種々のアルペクト比を有するウェハＷに対してリンがドープされないＳｉＯ2膜の成膜を行った。その結果を実施例と比較したところ、実施例の方が、本比較例よりも埋め込み性に優れていることが確認された。
【００４８】
ここで、文献R. M. Levin and K. Evans Lvtlerodt, Journal of Vacuum Science and Technology; B1(1), Jan-Mar, p54(1983)等には、平行平板電極を有するＣＶＤチャンバを用いた場合、ＰＳＧプロセスは、リンをドープしないＳｉＯ2膜の成膜プロセスに比してスルーホール等の凹部の埋め込み性が劣る旨が報告されている。これに対し、本発明による製造方法では、ＰＳＧプロセスを用いているにもかかわらず、上述したように、ノンドープのＳｉＯ2膜の成膜方法に比して凹部の埋め込み性が改善されるといった顕著な効果が認められた。
【００４９】
【発明の効果】
以上説明したように、本発明の半導体装置の製造方法及び装置によれば、アスペクト比の大きなホール、溝等の凹部を有する基体に、特にＰＳＧプロセスで所定の化合物を堆積成長させる際に、そのような凹部の埋め込み性を向上させることが可能となる。
【図面の簡単な説明】
【図１】本発明による半導体装置の製造装置の好適な一実施形態を示す概略断面図である。
【図２】ウェハＷ（基体）の一例の構造を模式的に示す断面図である。
【符号の説明】
１…ＣＶＤ装置（半導体装置の製造装置）、２…チャンバ、１１ａ…ガス供給源（第１のガス供給部）、１１ｄ…ガス供給源（第２のガス供給部）、１１ｅ…ガス供給源（第３のガス供給部）、１２…質量流量コントローラ（流量制御部）、１３ａ，１３ｂ…コイル（プラズマ形成部）、１４ａ，１４ｂ…ＲＦジェネレータ（プラズマ形成部）、１０ａ，１０ｂ…ガス供給ライン（第１〜第３のガス供給部）、Ｗ…ウェハ（基体）。
Claims (3)
- 高密度プラズマ式の気相成長法によって、基体表面に形成された凹部にリン原子がドープされたＳｉＯ２膜（以下、PSG膜という）が埋め込まれるようにして基体表面上にPSG膜を堆積成長させて半導体装置を得る半導体装置の製造方法であって、
チャンバ内に前記基体を収容する基体収容工程と、
前記チャンバ内に、ケイ素原子を含む化合物から成る第１のガス、リン原子を含む化合物から成る第２のガス、及び、フッ素原子を含む化合物から成る第３のガスを供給するガス供給工程と、
前記チャンバ内にプラズマを生成せしめるプラズマ形成工程と、
を備え、
凹凸を有する前記基体の表面に前記第１のガス及び前記第２のガスを用いて堆積されるPSG膜を、前記第３のガスに由来するフッ素を含む化学種の活性種によりエッチングしつつ、PSG膜を堆積することにより、8以上のアスペクト比を有する凹部にPSG膜を埋め込み、
前記第１のガスはシランであり、
前記第２のガスはリン水素化物、そのアルキル置換体、およびそのアリール置換体から選択される単独ガスまたは混合ガスであり、
前記第３のガスは三フッ化窒素（ＮＦ ３ ）、一フッ化窒素（Ｎ ２ Ｆ ２ ）、および二フッ化窒素（ＮＦ ２ ）から選択された単独ガスまたは混合ガスであり、
前記第１のガスの流量は、２５〜１００ｍＬ／ｍｉｎであり、
前記第２のガスの流量は、２５〜５０ｍＬ／ｍｉｎであり、
前記第３のガスの流量は、２５〜１００ｍＬ／ｍｉｎであり、
PSG膜の成膜を行っているときの、チャンバ内の圧力は、５０ｍＴｏｒｒ以下であり、
PSG膜の成膜温度は、３００〜８００℃であり、
PSG膜の原料ガスとして酸素が供給される、
半導体装置の製造方法。 - 前記ガス供給工程においては、
下記式（１）；
０．１≦Ｆ３／Ｆ１≦２．０ …（１）、
Ｆ１：前記チャンバ内に供給する前記第１のガスの流量、
Ｆ３：前記チャンバ内に供給する前記第３のガスの流量、で表される関係を満たすように前記第１及び第３のガスを前記チャンバ内に供給する、
ことを特徴とする請求項１に記載の半導体装置の製造方法。 - 前記ガス供給工程においては、前記第３のガスとしてフッ素原子と窒素原子とを含むガスを用いる、
ことを特徴とする請求項１又は２に記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000217624A JP5116189B2 (ja) | 2000-07-18 | 2000-07-18 | 半導体装置の製造方法及び装置 |
| TW090117602A TW494458B (en) | 2000-07-18 | 2001-07-18 | Method and apparatus for manufacturing semiconductor device |
| PCT/JP2001/006243 WO2002007204A1 (fr) | 2000-07-18 | 2001-07-18 | Procede et appareil de fabrication d'un dispositif a semiconducteur |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000217624A JP5116189B2 (ja) | 2000-07-18 | 2000-07-18 | 半導体装置の製造方法及び装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002043311A JP2002043311A (ja) | 2002-02-08 |
| JP5116189B2 true JP5116189B2 (ja) | 2013-01-09 |
Family
ID=18712703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000217624A Expired - Fee Related JP5116189B2 (ja) | 2000-07-18 | 2000-07-18 | 半導体装置の製造方法及び装置 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP5116189B2 (ja) |
| TW (1) | TW494458B (ja) |
| WO (1) | WO2002007204A1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3975099B2 (ja) | 2002-03-26 | 2007-09-12 | 富士通株式会社 | 半導体装置の製造方法 |
| KR100497607B1 (ko) | 2003-02-17 | 2005-07-01 | 삼성전자주식회사 | 박막 형성 방법 및 박막 증착 장치 |
| JP4820785B2 (ja) * | 2007-07-20 | 2011-11-24 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置の製造方法 |
| CN102931143B (zh) * | 2011-08-10 | 2015-04-29 | 无锡华润上华科技有限公司 | NOR Flash器件制作方法 |
| TWI628694B (zh) * | 2017-05-19 | 2018-07-01 | 台灣積體電路製造股份有限公司 | 排氣裝置、半導體製造系統與半導體製造方法 |
| TWI820667B (zh) * | 2018-06-19 | 2023-11-01 | 美商應用材料股份有限公司 | 間隙填充物沉積方法及類金剛石之碳的間隙填充物材料 |
| CN111554590B (zh) * | 2020-04-16 | 2021-04-13 | 上海陛通半导体能源科技股份有限公司 | 半导体填孔真空系统及填孔方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0748479B2 (ja) * | 1992-11-30 | 1995-05-24 | 日本電気株式会社 | 絶縁膜形成方法及び装置 |
| US5563105A (en) * | 1994-09-30 | 1996-10-08 | International Business Machines Corporation | PECVD method of depositing fluorine doped oxide using a fluorine precursor containing a glass-forming element |
| JPH0950995A (ja) * | 1995-08-07 | 1997-02-18 | Sony Corp | シリコン系酸化物および半導体装置の層間絶縁膜 |
| JPH0969518A (ja) * | 1995-08-31 | 1997-03-11 | Sony Corp | シリコン化合物系絶縁膜の成膜方法 |
| JP3467393B2 (ja) * | 1997-10-27 | 2003-11-17 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置の配線形成方法 |
-
2000
- 2000-07-18 JP JP2000217624A patent/JP5116189B2/ja not_active Expired - Fee Related
-
2001
- 2001-07-18 WO PCT/JP2001/006243 patent/WO2002007204A1/ja active Search and Examination
- 2001-07-18 TW TW090117602A patent/TW494458B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002043311A (ja) | 2002-02-08 |
| WO2002007204A1 (fr) | 2002-01-24 |
| TW494458B (en) | 2002-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6808748B2 (en) | Hydrogen assisted HDP-CVD deposition process for aggressive gap-fill technology | |
| US7097886B2 (en) | Deposition process for high aspect ratio trenches | |
| US8187951B1 (en) | CVD flowable gap fill | |
| US7582555B1 (en) | CVD flowable gap fill | |
| TWI389251B (zh) | 處理薄膜之方法 | |
| JP4995102B2 (ja) | Ｎｈ３−ｎｆ３化学による酸化物エッチング | |
| TWI328618B (en) | High-throughput hdp-cvd processes for advanced gapfill applications | |
| US20100041207A1 (en) | High density plasma gapfill deposition-etch-deposition process using fluorocarbon etchant | |
| US6566228B1 (en) | Trench isolation processes using polysilicon-assisted fill | |
| KR100558999B1 (ko) | 기판 함몰부 충진 방법 | |
| TWI352390B (en) | Impurity control in hdp-cvd dep/etch/dep processes | |
| WO2016178845A1 (en) | Methods for selective deposition of metal silicides via atomic layer deposition (ald) cycles | |
| TW200935514A (en) | Reduction of etch-rate drift in HDP processes | |
| US7202183B2 (en) | Method of filling gaps and methods of depositing materials using high density plasma chemical vapor deposition | |
| JP5116189B2 (ja) | 半導体装置の製造方法及び装置 | |
| US20070128885A1 (en) | Method for fabricating a semiconductor device | |
| TWI789935B (zh) | 半導體處理方法及半導體結構 | |
| KR20230030536A (ko) | 완전히 자가 정렬된 비아 통합 공정들 | |
| TW200908097A (en) | Gapfill extension of HDP-CVD integrated process modulation SiO2 process | |
| US11967524B2 (en) | 3D NAND gate stack reinforcement | |
| KR101168637B1 (ko) | 반도체 소자의 절연막 형성방법 | |
| US20220127718A1 (en) | Hdp sacrificial carbon gapfill | |
| JP3980866B2 (ja) | 半導体デバイスの製造方法 | |
| WO1999035675A1 (fr) | Procede pour former un film de titane par d.c.p.v. | |
| TW202409327A (zh) | 用於沉積低k介電質膜的系統以及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070626 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100323 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100623 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100628 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100712 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20101130 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20101210 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110517 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110915 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110926 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20111111 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120903 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121016 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151026 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |