TW494458B - Method and apparatus for manufacturing semiconductor device - Google Patents

Method and apparatus for manufacturing semiconductor device Download PDF

Info

Publication number
TW494458B
TW494458B TW090117602A TW90117602A TW494458B TW 494458 B TW494458 B TW 494458B TW 090117602 A TW090117602 A TW 090117602A TW 90117602 A TW90117602 A TW 90117602A TW 494458 B TW494458 B TW 494458B
Authority
TW
Taiwan
Prior art keywords
gas
processing chamber
semiconductor device
manufacturing
substrate
Prior art date
Application number
TW090117602A
Other languages
English (en)
Inventor
Katsunari Ozeki
Atsushi Tabata
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Application granted granted Critical
Publication of TW494458B publication Critical patent/TW494458B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04Coating on selected surface areas, e.g. using masks
    • C23C16/045Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40Oxides
    • C23C16/401Oxides containing silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

494458 A7 B7 五、發明說明(1 ) 【技術領域】 本發明係相關半導體裝置之製造方法及裝置,詳言 之’係關於利用高密度電漿式氣相沉積成長法,在基體上 累積沉積特定化合物而獲得半導體裝置的半導體裝置之製 造方法及裝置。 【技術背景】 按’如超LSI之類將元件高積體化之半導體元件等的 半導體裝置,自習知技術以來便企圖達細微化極多層化, 而且近年此趨勢越加明顯。在此類半導體裝置的製造中, 包括有於表面上設有各種孔洞、溝槽等凹部的基板(基體) 上’施行成膜的程序。此類凹部的寬深比(aspect ratio), 隨如上述的細微化,有變高的趨勢。而且,隨多層化的發 展便講求形成無高度差的理想疊層構造,而基板表面的平 坦化便極其重要。 習知在已形成有此類凹部之所謂基板的基體上,累積 沉積特定化合物而成膜的技術,可舉例如將摻雜磷的Si〇2 成膜於半導體基板上的方法等。此種方法便所通稱的 PSG(Phosphorus Silicon Glass)程序,自極早前便採用於 層間膜的成膜上,而獲得優越蝕刻速率或雜質吸氣特性的 膜。 惟,近年由膜特性等觀點,而以採用其他程序的其他 層間膜為主流,已積極的極少採用PSG膜。但是,最近則 採用高密度電漿(High Density Plasma;HDP)式的化學氣相 沉積(Chemical Vapor Deposition;CVD)法,除上述製造上 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之泷意事項再填寫本頁) 裝 經濟部智慧財產局員工消費合作社印製
494458 五、發明說明(2 ) 【發明開示】 惟,當觸及相關設置在半導體基板上之孔洞或溝等之 寬深比的動向時,&寬深比今後將有極速增加的趨勢,利 用HDP式CVD法的PSG程序中的填塞特性,便期待更進一 步改善。 本發明有鑑於此類實情,其目的在於提供一種在具寬 深比較大之孔洞、溝等凹部的基體上,特別是利用psG程 序,將特定化合物予以累積沉積,而獲得半導體裝置之際, 可提升此類凹部填塞性(特性)的半導體裝置之製造方法及 裝置。 緣疋,為達上述目的,本發明所提供的半導體裝置之 製造方法,係在利用高密度電漿式氣相沉積法,在基板上 將特定化合物予以累積沉積,而獲得半導體裝置的方法, 係具備有:將基體收容於處理室内的基體收容程序;將由含 矽原子之化合物所組成的第一氣體、由含磷原子之化合物 所組成的第二氣體、及由含氟原子之化合物所組成的第三 氣體,供給於處理室内的氣體供給程序;及在處理室内生 成電漿的電漿形成程序。 在此類半導體裝置之製造方法中,將基體收容於處理 室内之後,便供給第一與第二氣體而產生電漿,俾使含矽 原子與磷原子的化合物累積沉積於基板上。譬如第一與第 二氣體係分別採用矽烷(SiH4)氣體與磷化氫(phj氣體,當 由處理室内上方與側邊將電漿引進於處理室内時,便施行 依HDP式的CVD法之PSG程序,而在基體上形成磷摻雜之 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公餐) I ^----裝— (請先閱讀背面之注意事填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 494458 經濟部智慧財產局員工消費合作社印製 A7 …—......— ________ B/ 五、發明說明(3 ) 依HDP式的CVD法之PSG程序,而在基體上形成磷摻雜之 5102膜(?80膜)。 其中,在氣體供給程序中,若更將由含氟原子之化合 物所、,且成的第二氣體供給於處理室内的話,便將利用電漿 而由第二氣體產生氟系自由基等活性種。此類活性種對
Si〇2具蝕刻劑(etchant)作用。所以,當在基體上形成孔洞 等凹部時,在較容易產生凸懸的部位所沉積的Si02將被蝕 刻。因此,便可充分防止突懸等現象產生,並抑制空隙(v〇id) 產生。 另,第三氣體僅需含氟原子的氣體便可,並無特別的 限制,最好為含氟原子與氮原子的氣體。此類第三氣體可 採用如三氟化氮(NF3)、氟化氮(N2F2)。 惟,根據本發明之研究,在PSG程序中,採用第三氣 體的填塞性改善程度,較由通常蝕刻處理程序中之氟自由 基蝕刻特性所預想的結果有更大的效果產生。此其中原因 之一雖可認為乃PSG膜較無摻雜Si〇2膜的蝕刻速率更快所 致’但僅此便說明頗為困難,未必可詳細說明。 再者,本發明之半導體裝置的製造方法,因為對設於 如上述基板上之高寬深比的凹部,具有優越填塞性,所以 對基體表面上具有凹部者而言,極為有效。 再者,在氣體供給程序中,最好依符合下式(1)所示 關係之方式,將第一與第三氣體供給於處理室内。 〇.l^F3/F1^2.0 其中,F1係指供給於處理室内的第一氣體流量,係指 本紙張尺度翻β國家標準(CNS)A4規格⑵〇 x挪公餐)
-^r°J· (請先閱讀背面之注意事項再填寫本頁) 裝
r-裝 · (請先閱讀背面之江意事項#|填寫本頁) 經濟部智慧財產局員工消費合作社印梦 494458 供給於處理室内的第三氣體流量。若將相對第一氣體流量 的第二氣體流量的比(F3/F1),設定於此種較佳範圍内之 數值的話,便具有可抑制成膜速度降低,而且可充分改善 基體上之凹部填塞性的優點。 再者本杂明之半導體裝置的製造裝置,乃供有效實 施本發月半導體裝置之製造方法者,係利用高密度電聚式 氣相沉積法,將特定化合物累積沉積於基體上而獲得半導 體裝置的半導體裝置之製造裝置。 換句話說,具備有:收容基體的處理室;將由含矽原 子之化合物所組成之第一氣體供給於處理室内的第一氣體 供給部;將由含磷原子之化合物所組成之第二氣體供給於 處理室内的第二氣體供給部;將由含氟原子之化合物所組 成之第三氣體供給於處理室内的第三氣體供給部;以及在 處理室内產生電漿的電漿形成部。 再者,最好更具備有將供給於處理室内之第一氣體流 量,與供給於處理室内之第三氣體流量的比,調整於特定 值的流量控制部。 【圖式簡單說明】 第1圖係本發明半導體裝置之製造裝置較佳實施態樣的概 略剖面示意圖。 第2圖係晶圓W(基體)其中一例之構造的剖面示意圖。 【實施發明較佳態樣】 以下,針對本發明實施態樣進行詳細說明。另,圖示 中,相同元件便賦予相同符號,並省略重複說明。此外, 本紙張&度適用中國國家標準(CNS)A4規格(210 X 297公----- n n 1 . 494458
五、發明說明(5) 上下左右等位置關係,並無特別的限制,乃根據圖示的位 置關係。 第1圖所示CVD裝置1(半導體裝置之製造裝置)係HDp 式CVD裝置,具備有處理室2,在處理室2中設有供將屬於 基體的晶圓W導入之導入口 2a。在處理室2内設有支標晶 圓W設置有支撐晶圓W的支撐構件3,在此支撐構件3上方 則设有供固定晶圓W用的靜電卡盤4。此靜電卡盤4則連接 於未圖示的直流電源。 另’在支撐構件3中之晶圓W的載置位置下方,設有 具升降栓等升降機構(未圖示)。此升降機構係將晶圓貿往 上舉(上升)者,乃在將有帶電晶圓w接觸於電漿,而由晶 圓W上去除電荷時所使用。 再者,在處理室2上方,設置覆蓋處理室2的頂部5。 在此頂部5上則設有供設定頂部溫度用的加熱板6與冷卻板 ’再者’處理至2具有氣體導入口 8a,而在頂部5上則設 有氣體導入口8b。 該等氣體導入口 8a,8b係分別透過氣體供給管路 10a,10b ’連接於氣體供給源1 ia〜i丨€上,由該等氣體供給 源11a〜lie,將特定氣體透過氣體導入口 8a,8b供給於處理 室2内。其中,氣體供給源ila〜lle係分別為SiH4氣體(第 一氣體)、02氣體、Ar氣體、PH3氣體(第二氣體)、及Nf3 氣體(第一氣體)的供給源。如此,便由氣體供給源 1 la,l ld,l le與各自連接的氣體供給管路1〇a l〇b,分別構 成第一、第二及第三氣體供給部。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公f ) -------Γ丨卜 裝 請先閱讀背面之注意事填 寫本頁) 經濟部智慧財產局員工消費合作社印製 494458
五、發明說明(6 ) 再者’在氣體供給管路10a,10b中,設有控制由供給 於氣體導入口 8a,8b之各氣體量的質量流量控制器12。特 別係在連接儲存SiH4的氣體供給源1 ia,與儲存NF3的氣體 供給源1 le上所設置的質量流量控制器12,具有將二氣體 流量比調整為適當或特定數值的控制功能。即,利用至少 分別設置於連接氣體供給源lla,Ue之氣體供給管路 10a,10b上的質量流量控制器12,而構成流量控制部。 另’該等氣體中SiH4氣體與〇2氣體,係供在晶圓w上 形成si〇2膜的主原料氣體。此外,Ph3氣體係將磷原子(離 子)摻雜於Si〇2中的原料氣體。如此CVD裝置1便可在晶圓 上有效的形成PSG膜(磷摻雜3丨02膜)。 再者,NF3氣體及Ar氣體係在PSG膜形成時供給於處 理室内並.當作成膜氣體使用,同時當作供將各自處理室2 内洗淨的乾洗氣體及其載體氣體使用。 再者,在處理室2下方,内設有二片平板式渦輪節流 閥23的節流閥室22,則連通於處理室2。在此節流閥室22 下方,則隔著閘閥24設置有將處理室2内抽真空的渦輪分 子栗25。利用此閘閥24的開或關便可使節流閥室22與渴輪 分子泵25吸氣口形成連通或隔離的狀態。 如此藉由渦輪節流閥23、閘閥24、及渦輪分子泵25的 設置,便可將晶圓W處理時的處理室2内壓力控制呈穩定 狀態。 再者,渦輪分子泵25的排氣口 26,則透過排氣配管27 而連接於將處理室2内抽取真空的乾燥抽氣泵28上。再者, 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項邱填寫本頁) 勺 經濟部智慧財產局員工消費合作社印制农 494458 A7 B7 五、發明說明(7) 此排氣配管27,與設置於節流閥室22上的排氣口 29,係利 用具傾角節流閥3 1的排氣配管30連接。在該等排氣配管 27,30上,則分別設有隔離閥32,33。 再者,在處理室2上,則設有透過乾洗氣體的供給管 路17而連接於反應腔18的氣體導入口 16。此反應腔18係具 有供產生電漿的微波產生器19,同時透過氣體供給管路20 連接於氣體供給源llc,lld。另,在氣體供給管路20上則 設有控制供給於反應腔18之各氣體量的質量流量控制器 21° 再者,在頂部5上係裝設有線圈13a,13b(分別為側線圈 與頂線圈)。各線圈13a,13b分別連接於RF產生器14a,14b, 利用由該等RF產生器14a,14b的高周波電力賦加,便在處 理室2内產生電漿。如此,便由線圈i3a,13b與RF產生器 14a,14b構成電漿形成部。 再者,在線圈13a,13b與RF產生器14a,14b之間,設有 將RF產生器14a,14b輸出阻抗整合於線圈13a,13b上的磁控 網15 a,15b。另,靜電卡盤4便透過磁控網15c而連接於偏 壓用RF產生器14c。 經濟部智慧財產局員工消費合作社印製 (請先閱讀背面之注意事項翔填寫本頁) 針對採用此方式所構成的CVD裝置1之本發明的半導 體裝置之製造方法其中一例,進行說明。首先,將晶圓w 由導入口 2a導入於處理室2内,並載置於支撐構件3上(基 體收容程序)。 此晶圓W在Si層1〇1上形成閘極1〇2,並形成覆蓋此閘 極102的SiN膜103,並於閘極102間形成凹部11〇。如前述, 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 χ 297公釐) A7
494458 五、發明說明(8 ) 凹部110的寬深比係將凹部深度A除以凹部底部寬度B的數 值,即A/B。 其次,開啟閘閥24,而將渦輪節流閥23以特定角度狀 態開啟,並利用乾燥抽氣泵28與渦輪分子泵25,將處理室 2内施行降壓。當處理室2内達特定壓力後,便將氣體供給 源11c的Ar氣體,由氣體導入a8a,8b供給於處理室2内。 當處理室2内的壓力達特定值之後,便將氣體供給源nb的 〇2氣體’由氣體導入口8a,8b供給於處理室2内。 接著,由RF產生器I4b,14a依次順序將高周波電力賦 加於線圈13b,13a上,俾在處理室2内產生電漿(電漿形成 矛王序)。此a守’ a曰圓w便利用電漿而被加熱(呈暖烘狀態)。 接著,透過靜電卡盤4將直流電流賦加於晶圓貿上,而將 靜電卡盤呈ON狀態,藉此晶圓w便依形成對電漿蓋具特 定電位方式而帶電。 其次’將氣體供給源1 1 a的SiH4氣體,由氣體導入口 8a,8b供給於處理室2内,同時或約略同時由氣體供給源 Hd,lle,分別將PH;氣體與NF3氣體,由氣體導入口 8a,8b 供給於處理室2内。依此方式,由該等氣體供給步驟便構 成氣體供給程序。供給於處理室2内的該等氣體,便利用 電漿而產生活性種。另,稍略遲後便開始晶圓W的冷卻。 由此便由RF產生器14c透過靜電卡盤4,將偏壓用高 周波電力賦加於晶圓W上,俾由SiH4、〇2、ph3所產生的 活性種,便被引導於支撐構件3上的晶圓…端,而到達晶 圓W上,並利用化學反應,便可獲得在晶圓w上累積沉積 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項 寫本頁) :裝 經濟部智慧財產局員工消費合作社印製 494458 A7
五、發明說明(9 ) 經濟部智慧財產局員工消費合作社印製 經碌原子掺雜的Si〇2,並於S_103上形成PSG膜的半導 體裝置。 此情況下,凹部no底壁面與側壁面上亦均沉積si〇2’ 並填塞於凹部no中。在凹部110開口端附近,特別係在siN 膜1〇3的推拔部位處較容易累積Si〇2,習知乃因突懸等而 於凹部uo内殘留空隙(void)狀態下,將凹部11〇封閉。此 傾向在凹部110寬深比(A/B)越大時,越加明顯。 相對於此,在本實施態樣中,含有源自NF3氣體之氟 的化學種活性種(氟自由基、氟系自由基等),具蝕刻劑作 用,而一邊將累積於較易引起突懸部位處的Si〇2進行蝕 刻,一邊進行成膜。 再者,在氣體供給程序中,最好將SiH4氣體與nf3氣 體,依符合下式(1): 0.1 ^F3/F2^2.0 ··· (1) 的方式,尤以依符合下式(2): 〇.5SF3/F2^1.5 …(2) 的方式,供給於處理室2内。此處在本實施態樣中, 式中F1係指供給於處理室内的SiH4氣體流量,以係指供給 於處理室内的NF3氣體流量。 若此氣體流量比(F3/F 1)低於0 · 1的話,則在處理室内 所產生的氟自由基等濃度將明顯的降低,將有無法顯現出 對Si〇2姓刻性的傾向。反之,若此流量比超過2 〇的話, 則有無法獲得足夠成膜速度的傾向。所以,藉由將第三氣 體流量對第一氣體流量之比,設定在此種適當範圍内數 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項㈣填寫本頁) S· 裝 訂: -10- 494458 A7 B7 經濟部智慧財產局員工消費合作社印制r 五、發明說明(10) 再者,當施行PSG膜成膜時,處理室2内之壓力,最好 在50mTorr以下,特別以在i〇niT〇rr以下為佳。當此處理室 2内的壓力超過上述上限值時,便產生較難獲得PSG膜充分 填塞特性的傾向。 再者,當PSG膜的成膜溫度,最好在300〜80(rc範圍 内,尤以在400〜600°C範圍内為佳。若此成膜溫度低於上 述下限值的話’便有無法獲得PSG膜足夠沉積速度的傾 向’反之,若此成膜溫度超越上述上限值的話,則將產生 反應較易朝逆反應方向前進,且TiN膜103的有效範圍(特別 凹部110附近的階段性有效範圍)將降低的傾向。 再者’供給於處理室2内的各氣體流量,最好設定為如 下條件。 [各氣體供給流量之較佳條件] •SiH4氣體:25〜100mL/min •〇2氣體:50〜200mL/min •Ar氣體:〇〜200mL/min •PH3 氣體:25〜50mL/min •NF3 氣體:25〜100mL/min 再者,由RF產生器14a,14b所賦加之高周波電力的頻 率,最好為1.8〜2.21\/1112,輸出最好為1〇〇〇〜5〇〇〇〜,可各自 為相同或不同。此外,由RF產生器14c所賦加之高周波電 力的頻率,最好為^“乂化,輸出最好為1000〜5000W, 尤以1500〜3500W為更佳。 其次,在施行特定時間的PSG膜之成膜處理後,停止 (請先閱讀背面之注意事項^填寫本頁) ”!· 裝 訂: 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 11 -
五、發明說明(11) 尤以1500〜3500W為更佳。 其次,在施行特定時間的PSG膜之成膜處理後,停止 由氣體供給源11&,11(1,1^的5丨114氣體、?比氣體、及1^3 氣體的供給,並與其同時或略同時,停止由RF產生器工乜 的高周波電力賦加,而中止偏壓用RF。此時點便實質的 完成對晶圓W的PSG膜之成膜處理。 然後,停止晶圓W的冷卻,關閉晶圓w之靜電卡盤4, 停止由RF產生器14a,14b對線圈13a,13b的高周波電力賦 加,同時停止其他氣體的供給。並且,同時停止由氣體供 給源lla,llc的〇2氣體及Ar氣體的供給。 若依照具此類構造的CVD裝置1以及採用其之半導體 裝置的製造方法,藉由將同時將ΜΗ*與NF4同時供給於處 理室2内,利用電漿而所產生的含氟化學種之活性種,便 將當作蝕刻劑用,並進行PSG膜的成膜。藉此在設於晶圓 w上之凹部π 0内(特別係開口部附近)較容易產生突懸之 部位處,所累積沉積的Si〇2便可有效的進行蝕刻。 結果,即便凹部110之寬深比變大,亦可抑制突懸的 產生,而使凹部110内獲得足夠的覆蓋範圍,同時以可防 止在已形成PSG膜的凹部110内產生空隙。所以,凹部11〇 的填塞性便可較習知PSG程序大幅提昇。 再者,在氣體供給程序中,因為ΜΗ*氣體與^^3氣體 係依較佳的符合式(1)之關係,尤以符合更佳的式(2)關係 供給於處理室2内,所以便可將PSG膜的成膜速度維持充 分高狀態’同時亦可充分改善晶圓w上所設凹部u〇的填 494458 A7 經濟部智慧財產局員工消費合作社印製 五、發明說明(I2 理室2内。再者’各氣體供給於處理室2中的順序,以及由 RF產生器的高週波電力賦加順序,並問僅限定於上述。再 者,第三氣體除NF3氣體以外,亦百炎 r亦可為如氟化氮(N2F2)氣 體,該等可單獨使用或混合共同 /、U使用。此外,該等氣體中 亦可混合二氟化氮(nf2)氣體。 再者’亦可取代PH3,而改用其他膦類,即其他磷氫化 合物及該等之烷基或芳基取代物,亦可採用如第一膦、第 二膦及第三膦中任一者,亦可採用二膦。 實施例 以下,雖針對本發明具體實施例進行說明,惟本發明 並不僅限於此。 <實施例1〜10> 採用第1圖所示構造的CVD裝置丨,針對具各種寬深比 之第2圖所示構造的晶圓W,一邊供&NF3氣體,一邊進疒 PSG膜的成膜處理,而獲得半導體裝置。成膜條件,如丁 所示。 [成膜條件] •處理室内壓力:10mTorr •成膜溫度:600°C • SiH4氣體流量:50mL/min • 〇2 氣體流量:l〇〇mL/min • Ar氣體流量:50mL/min • PH3氣體流量:25mL/min • NF3 氣體流量:50mL/min 下 <請先閱讀背面之注意事項洱填寫本頁) 訂- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -13- 494458 A7 B7____ 五、發明說明(13 ) • Ar氣體流量:50mL/min • PH3 氣體流量:25mL/min --------Γ丨.I 裝·! (請先閱讀背面之注意事填寫本頁) • NF3 氣體流量:50mL/min
• RF產生器14a(側邊):頻率2·0ΜΗζ,輸出4000 W
• RF產生器14b(頂端):頻率2.0MHz,輸出2000W 將所獲得半導體裝置,即成膜後的晶圓W剖面,利用 二維電子顯微鏡(掃描型電子顯微鏡);日立製作所產製 S5000進行目測觀察,並測量第2圖所示凹部11〇底部寬度 B、寬深比、及空隙之有無。所獲得結果如表1中所示。 另,表中「空隙有無」欄中所附示「〇」係表未判定有空 隙存在,同樣的「X」係表判定有空隙存在。 <比較例1〜6> 除未將NF3氣體供給於處理室2内之外,其餘均同實 施例1〜10,對具各種寬深比之第2圖所示構造的晶圓w , 施行P S G膜的成膜處理,而獲得半導體裝置。如同實施例 1〜10般,將測量凹部110之底部寬度B、寬深比、及空隙 有無的結果,一併顯示於表1中。 經濟部智慧財產局員工消費合作社印製 表1 凹部底部寬部Β (mm) 寬深比 A/B 空隙有無 實施例1 20 14.6. 〇 實施例2 22 13.4 〇 實施例3 23 12.8 〇 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公餐) 494458 A7 B7五、發明說明(14 )
實施例4 28 10.4 〇 實施例5 29 10.1 〇 實施例6 30 9.8 〇 實施例7 37 7.9 〇 實施例8 38 7.7 〇 實施例9 42 7.8 〇 實施例1 0 43 6.8 0 比較例1 22 13.1 X 比較例2 23 13.9 X 比較例3 29 8.5 X 比較例4 30 14.9 X 比較例5 38 13.3 X 比較例6 42 14.2 X ________U---J---i I (請先閱讀背面之注意事寫本頁) lr: 經濟部智慧財產局員工消費合作社印製 由表1所不結果得知,在依習知方法的比較例中,寬 冰比為8程度的晶圓冒並無法獲得充分的填塞,相對於此, 依照本發明之實施例方法的話,寬深比超過14之晶圓W的 凹。卩可獲得充分的填塞。由此便可確認本發明的優勢。 <比較例7 > 除未將PH3氣體與NF3氣體供給於處理室2内之外,其 餘均同實施例,對具各種寬深比之第2圖所示構造的晶圓 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -15- A7 --—----___ 五、發明說明(15) —施行PSG獏的成膜處理,而獲得半導體裝置。其結果 〃實施例進行比較’確認實施例較本實施例可得更優越的 填塞性。 其中,在文獻R· M· Levin and K. Evans Lvtlerodt, Journal of Vacuum Science and Technol〇gy;B 1 (1)?Jan -Mar,P54(1983)等之中,報告指出當制具平行平板電極 之CVD處if室之情況日寺,pSG程序係相較於無掺雜磷之 Si〇2膜的成膜程序下,穿孔等凹部的填塞性較差劣。針對 此,在本發明之製造方法中,不論是否採用pSG程序,如 上述,相較於無雜摻之Si〇2膜的成膜方法,可確認凹部的 填塞性獲得明顯改善的效果。 【產業可利用性】 綜上所述,依照本發明半導體裝置之製造方法,當 在具寬深比較大之孔洞、溝等凹部的基體上,特別係利用 P S G私序累積沉積特定化合物時,可提昇此類凹部的填塞 性。 【圖示符號說明】 (請先閲讀背面之注意事項~填寫本頁) 裝 經濟部智慧財產局員工消費合作社印製 1 CVD裝置 2 處理室 3 支撐構件 4 靜電卡盤 5 頂部 6 加熱板 7 冷卻板 12 質量流量控制器 16 氣體導入口 17 供給管路 18 反應腔 19 微波產生器 20 氣體供給管路 21 質量流量控制器 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 494458 A7 B7 五、發明說明(16 ) 經濟部智慧財產局員工消費合作社印製 22 節流閥室 23 渦輪節流閥 24 閘闊 25 满輪分子泵 27 排氣配管 28 乾燥抽氣泵 30 排氣配管 31 傾角節流閥 32 隔離閥 33 隔離閥 101 Si層 102 閘極 103 Si· 110 凹部 10a 氣體供給管路 10b 氣體供給管路 11a 氣體供給源 lib 氣體供給源 11c 氣體供給源 lid 氣體供給源 lie 氣體供給源 13a 線圈 13b 線圈 14a RF產生器 14b RF產生器 14c RF產生器 15a 磁控網 15b 磁控網 2a 導入口 8a 氣體導入口 8b 氣體導入口 (請先閱讀背面之注意事項Θ填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公t ) -17-

Claims (1)

  1. 494458 申請專利範圍 部 智 慧 財 產 消 費 印 制 1·-種半導體裝置之製造方法’其特徵在於:在利用高密度 電漿式氣相沉積法,在基板上累積沉積特定化合物,= 獲得半導體裝置的半導體裝置之製造方法,係具備有· 將該基體收容於處理室内的基體收容程序; 將由含矽原子之化合物所組成的第一氣體、由含磷 原子之化合物所組成的第二氣體、及由含氟原子之化厶 物所組成的第三氣體,供給於該處理室内的氣體供給: 序;及 在該處理室内生成電漿的電漿形成程序。 2·如申請專利範圍第w所述半導體裝置之製造方法,其 δ亥基體係採用表面具凹部者。 3. 如申請專利範圍第w所述半導體裝置之製造方法,其 該氣體供給程序中’係依符合下式⑴所示關係之方式 將第一與第三氣體供給於處理室内; 〇.l^F3/F1^2.0 ···⑴ F1··供給於該處理室内的第一氣體流量; F3:供給於該處理室内的第三氣體流量。 4. 如申請專利範圍第旧所述半導體裝置之製造方法,其甲 該氣體供給程序中,該第三氣體係採用含氟原子與氮原 子的氣體。 5. -種半導體裝置之製造裝置’其特徵在於:利用高密度 漿式氣相沉積法’將特定化合物累積沉積於基體上而 得半導體裝置的半導體裝置之製造裝置’·係具備有: 收容該基體的處理室; I I 中 中 聲 中 電獲 本紙張尺度顧中_家標準(CNS)A4規格(210 494458
    六、申請專利範圍 有: 收容該基體的處理室; 將由含矽原子之化合物所組成之第一氣體供給於該 處理室内的第一氣體供給部; 將由含磷原子之化合物所組成之第二氣體供給於該 處理室内的第二氣體供給部; 將由含氟原子之化合物所組成之第三氣體供給於該 處理至内的第三氣體供給部;以及 在該處理室内產生電漿的電漿形成部。 6·如申請專利範圍第5項所述半導體裝置之製造方法,係 更進一步具備有將供給於該處理室内之該第一氣體流 置’與供給於該處理室内之該第三氣體流量的比,調 整於特定值的流量控制部。 經濟部智慧財產局員工消費合作社印製 -19- 本紙張尺度適用中國國家標準(CNS)A4規格(21Q x 297公餐)
TW090117602A 2000-07-18 2001-07-18 Method and apparatus for manufacturing semiconductor device TW494458B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000217624A JP5116189B2 (ja) 2000-07-18 2000-07-18 半導体装置の製造方法及び装置

Publications (1)

Publication Number Publication Date
TW494458B true TW494458B (en) 2002-07-11

Family

ID=18712703

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090117602A TW494458B (en) 2000-07-18 2001-07-18 Method and apparatus for manufacturing semiconductor device

Country Status (3)

Country Link
JP (1) JP5116189B2 (zh)
TW (1) TW494458B (zh)
WO (1) WO2002007204A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI628694B (zh) * 2017-05-19 2018-07-01 台灣積體電路製造股份有限公司 排氣裝置、半導體製造系統與半導體製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3975099B2 (ja) 2002-03-26 2007-09-12 富士通株式会社 半導体装置の製造方法
KR100497607B1 (ko) 2003-02-17 2005-07-01 삼성전자주식회사 박막 형성 방법 및 박막 증착 장치
JP4820785B2 (ja) * 2007-07-20 2011-11-24 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
CN102931143B (zh) * 2011-08-10 2015-04-29 无锡华润上华科技有限公司 NOR Flash器件制作方法
TWI820667B (zh) * 2018-06-19 2023-11-01 美商應用材料股份有限公司 間隙填充物沉積方法及類金剛石之碳的間隙填充物材料
CN111554590B (zh) * 2020-04-16 2021-04-13 上海陛通半导体能源科技股份有限公司 半导体填孔真空系统及填孔方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0748479B2 (ja) * 1992-11-30 1995-05-24 日本電気株式会社 絶縁膜形成方法及び装置
US5563105A (en) * 1994-09-30 1996-10-08 International Business Machines Corporation PECVD method of depositing fluorine doped oxide using a fluorine precursor containing a glass-forming element
JPH0950995A (ja) * 1995-08-07 1997-02-18 Sony Corp シリコン系酸化物および半導体装置の層間絶縁膜
JPH0969518A (ja) * 1995-08-31 1997-03-11 Sony Corp シリコン化合物系絶縁膜の成膜方法
JP3467393B2 (ja) * 1997-10-27 2003-11-17 Necエレクトロニクス株式会社 半導体装置の配線形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI628694B (zh) * 2017-05-19 2018-07-01 台灣積體電路製造股份有限公司 排氣裝置、半導體製造系統與半導體製造方法

Also Published As

Publication number Publication date
WO2002007204A1 (fr) 2002-01-24
JP5116189B2 (ja) 2013-01-09
JP2002043311A (ja) 2002-02-08

Similar Documents

Publication Publication Date Title
CN108493152B (zh) 创建气隙的方法
US10741458B2 (en) Methods for depositing films on sensitive substrates
US7582555B1 (en) CVD flowable gap fill
TW502290B (en) Trench fill with HDP-CVD process
TWI389251B (zh) 處理薄膜之方法
US6808748B2 (en) Hydrogen assisted HDP-CVD deposition process for aggressive gap-fill technology
TW201914951A (zh) 用於製造半導體應用的奈米線之選擇性氧化
TW201700766A (zh) 在3d nand存放裝置中用於提高豎直蝕刻性能的膜的電漿增強化學氣相沉積
KR20160125310A (ko) 탄소계 막들을 사용하는 갭 충진
KR101802595B1 (ko) 에칭 방법 및 기억 매체
WO2011007709A1 (ja) 成膜方法
US10600685B2 (en) Methods to fill high aspect ratio features on semiconductor substrates with MOCVD cobalt film
TWI352390B (en) Impurity control in hdp-cvd dep/etch/dep processes
TW200935514A (en) Reduction of etch-rate drift in HDP processes
TW494458B (en) Method and apparatus for manufacturing semiconductor device
TW201826345A (zh) 成膜方法
US6914015B2 (en) HDP process for high aspect ratio gap filling
JP5633928B2 (ja) 深溝ライナ除去方法
US9637819B2 (en) Methods for preferential growth of cobalt within substrate features
TW200908097A (en) Gapfill extension of HDP-CVD integrated process modulation SiO2 process
TW202314807A (zh) 完全自對準通孔整合處理
JP2017183509A (ja) 半導体装置の製造方法、基板処理システムおよびプログラム
CN101668878A (zh) Ti膜的成膜方法
US20160300731A1 (en) Methods of etchback profile tuning
KR20240091169A (ko) 텅스텐 갭 충전을 위한 방법들 및 장치

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees