CN111554590B - 半导体填孔真空系统及填孔方法 - Google Patents

半导体填孔真空系统及填孔方法 Download PDF

Info

Publication number
CN111554590B
CN111554590B CN202010298699.XA CN202010298699A CN111554590B CN 111554590 B CN111554590 B CN 111554590B CN 202010298699 A CN202010298699 A CN 202010298699A CN 111554590 B CN111554590 B CN 111554590B
Authority
CN
China
Prior art keywords
wafer
etching
hole
processed
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010298699.XA
Other languages
English (en)
Other versions
CN111554590A (zh
Inventor
宋维聪
周云
睢智峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Betone Semiconductor Energy Technology Co ltd
Original Assignee
Shanghai Betone Semiconductor Energy Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Betone Semiconductor Energy Technology Co ltd filed Critical Shanghai Betone Semiconductor Energy Technology Co ltd
Priority to CN202010298699.XA priority Critical patent/CN111554590B/zh
Publication of CN111554590A publication Critical patent/CN111554590A/zh
Application granted granted Critical
Publication of CN111554590B publication Critical patent/CN111554590B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/308—Oxynitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/305—Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating or etching
    • H01J37/3053—Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating or etching for evaporating or etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/305—Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating or etching
    • H01J37/3053—Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating or etching for evaporating or etching
    • H01J37/3056—Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating or etching for evaporating or etching for microworking, e.g. etching of gratings, trimming of electrical components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics

Abstract

本发明提供一种半导体填孔真空系统及填孔方法，真空系统包括：至少一个晶圆传送腔结构、至少一个化学气相沉积腔结构以及至少一个等离子体刻蚀腔结构；化学气相沉积腔结构用于在待处理晶圆上的孔结构中进行介质膜沉积；等离子体刻蚀腔结构用于对经过化学气相沉积腔结构沉积后的待处理晶圆上的孔结构进行刻蚀。本发明设置晶圆传送腔结构、化学气相沉积腔结构、等离子体刻蚀腔结构，将介质膜沉积到待处理晶圆上的孔结构内，并使用通过刻蚀打开孔结构的闭合开口或者缩小的开口，在不破真空的前提下在同一个真空系统内部的不同腔室里通过交替进行介质膜沉积和刻蚀孔结构的开口的方法，实现优化孔结构的侧壁的介质膜填充。

Description

半导体填孔真空系统及填孔方法
技术领域
本发明属于半导体设备制造领域，特别是涉及一种半导体填孔真空系统及填孔方法。
背景技术
化学气相沉积(CVD)是集成电路制造中沉积介质膜最常用的方法，目前已经被运用到了通孔(TSV)和深孔等半导体孔结构的制造中。CVD在TSV中的应用主要是用于沉积TSV内部的绝缘层。绝缘层的作用是是将硅片和填充的导电材料之间进行隔离绝缘，材料通常选用氧化硅或者氮化硅介质膜，因此要求TSV中沉积的绝缘层具有良好的台阶覆盖率(尤其是通孔或深孔侧壁的覆盖率)。如果绝缘层的台阶覆盖率(主要是侧壁覆盖率)不能满足要求，就会影响到TSV器件的可靠性。
对于CVD化学气相沉积，喷淋头会向晶圆提供反应气体，反应气体在晶圆表面附近的薄层区域和晶圆表面发生化学反应，然后在晶圆表面沉积为介质膜；反应生成的的介质膜粒子有可能以较大的角度进入通孔或深孔之中，并沉积在通孔或深孔的中上部侧壁和开口处，所以在通孔或深孔的下部侧壁尚未形成连续填充时其开口很可能已封闭；这种情形对于直径小于2um的TSV结构会变得更为严重，显然单纯的CVD沉积不适用于小孔径、高深宽比的通孔和深孔填充。
因此，如何提供一种半导体填孔系统及方法，以解决现有技术中的上述问题实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体填孔真空系统及填孔方法，用于解决现有技术中在通孔或深孔等孔结构中填充时侧壁覆盖率差等问题。
为实现上述目的及其他相关目的，本发明提供一种半导体填孔真空系统，所述半导体填孔真空系统包括：至少一个晶圆传送腔结构、至少一个化学气相沉积腔结构以及至少一个等离子体刻蚀腔结构，其中，所述晶圆传送腔结构至少包括传送腔体及真空机械手臂，所述真空机械手臂至少用于在所述传送腔体、所述化学气相沉积腔结构以及所述等离子体刻蚀腔结构之间进行待处理晶圆的传送；所述化学气相沉积腔结构用于在所述待处理晶圆上的孔结构中进行介质膜沉积；所述等离子体刻蚀腔结构用于对经过所述化学气相沉积腔结构沉积后的所述待处理晶圆上的孔结构进行刻蚀。
可选地，所述半导体填孔真空系统还包括至少一个预抽真空室、至少一个晶圆加热腔及至少一个晶圆预清洗腔中的至少一种，所述预抽真空室、所述晶圆加热腔、所述晶圆预清洗腔设置于所述晶圆传送腔结构周围。
可选地，所述化学气相沉积腔结构包括：沉积腔体、喷淋头及晶圆托盘，其中，所述喷淋头位于所述沉积腔体顶部，用于向晶圆提供反应气体；所述晶圆托盘位于所述沉积腔体的下部，用于承载所述待处理晶圆。
可选地，所述晶圆托盘连接有偏压射频电源以形成负偏压。
进一步地，所述偏压射频电源采用的频率范围介于400KHz-27MHz之间，加载的射频功率范围为介于100W-600W之间。
可选地，所述晶圆托盘旋转设置，用于带动所述待处理晶圆一起旋转，以改善沉积薄膜的厚度均匀性。
可选地，所述化学气相沉积腔结构底部通过真空管路与机械泵或者分子泵相连，用于将反应气体排出。
可选地，所述等离子体刻蚀腔结构包括电感耦合等离子体刻蚀腔结构及电容耦合等离子体刻蚀腔中的任意一种，其中，当选择为所述电感耦合等离子体刻蚀腔结构时，所述电感耦合等离子体刻蚀腔结构包括：刻蚀腔体、绝缘盖板、至少一组电感耦合线圈及晶圆基座，所述绝缘盖板设置于所述刻蚀腔体的顶部，以实现所述刻蚀腔体的密封；所述电感耦合线圈设置于所述绝缘盖板远离所述刻蚀腔体的一侧，用于在所述刻蚀腔体内产生等离子体；所述晶圆基座位于所述刻蚀腔体的下部，用于承载所述待处理晶圆。
可选地，所述电感耦合等离子体刻蚀腔结构还包括至少一个反应气体喷口，所述反应气体喷口设置于所述绝缘盖板上。
可选地，所述电感耦合线圈连接有第一射频电源，所述第一射频电源的频率范围介于400KHz-27MHz之间。
可选地，所述晶圆基座连接有第二射频电源以形成负偏压，所述第二射频电源的频率范围介于400KHz-27MHz之间，所述第二射频电源的功率范围为介于100W-1000W之间。
可选地，所述等离子体刻蚀腔也可以是电容耦合等离子体刻蚀腔，
可选地，所述化学气相沉积腔结构沉积的介质膜种类包括氮化硅、氧化硅、氮氧化硅及低K值掺碳氧化物中的任意一种。
本发明还提供一种半导体填孔方法，所述半导体填孔方法包括如下步骤：
提供如上述方案中任意一项所述的半导体填孔真空系统；
提供待处理晶圆，所述待处理晶圆上形成有孔结构；
将所述待处理晶圆置于所述化学气相沉积腔结构中，以对所述孔结构进行第一次化学气相沉积；
将所述待处理晶圆自所述化学气相沉积腔结构中移至所述等离子体刻蚀腔结构中，以对所述孔结构进行第一次等离子体刻蚀；
重复上述两个步骤以对所述孔结构交替进行沉积及刻蚀的工艺步骤，直至对所述孔结构进行第N次化学气相沉积及第M次等离子体刻蚀，以得到填孔介质膜，其中，N为大于等于2的整数，M为大于等于1的整数。
可选地，通过在所述化学气相沉积腔结构中的沉积速率和沉积时间来计算所述孔结构的开口处膜层厚度和开口大小并以此来判断是否将所述待处理晶圆自所述化学气相沉积腔结构中移出。
可选地，通过在所述等离子体刻蚀腔结构中的刻蚀时间和刻蚀速率来计算刻蚀量并以此来判断是否将所述待处理晶圆自所述等离子体刻蚀腔结构中移出。
如上所述，本发明的半导体填孔真空系统及填孔方法，具有如下有益效果，本发明设置晶圆传送腔结构、化学气相沉积腔结构、等离子体刻蚀腔结构，将介质膜沉积到待处理晶圆上的孔结构内，并使用通过刻蚀打开孔结构的闭合开口或者缩小的开口，在不破真空的前提下在同一个真空系统内部的不同腔室里通过交替进行介质膜沉积和刻蚀孔结构的开口的方法，实现优化孔结构的侧壁的介质膜填充。
附图说明
图1显示为本发明提供的半导体填孔真空系统。
图2显示为本发明提供的另一示例的半导体填孔真空系统。
图3显示为本发明提供的化学气相沉积腔结构的一示例。
图4显示为本发明提供的电感耦合等离子体刻蚀腔结构的一示例。
图5显示为本发明提供的半导体填孔方法的流程图。
图6显示为本发明一示例中深孔结构在介质膜沉积之后出现开口闭合的示意图。
图7显示为本发明一示例中深孔结构在离子刻蚀之后开口被扩大后的示意图。
元件标号说明
100 晶圆传送腔结构
200 化学气相沉积腔结构
201 沉积腔体
2011 沉积腔壁
202 喷淋头
203 晶圆托盘
204 排气口
205 喷淋盘射频电源
206 偏压射频电源
300 电感耦合等离子体刻蚀腔结构
301 刻蚀腔体
302 绝缘盖板
303 电感耦合线圈
304 晶圆基座
305 第一射频电源
306 反应气体喷口
307 第二射频电源
400 预抽真空室
500 晶圆加热腔
600 晶圆预清洗腔
700 待处理晶圆
S1～S5 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，其组件布局型态也可能更为复杂。
实施例一：
如图1-4所示，本发明提供一种半导体填孔真空系统，所述半导体填孔真空系统包括：至少一个晶圆传送腔结构100、至少一个化学气相沉积腔结构200以及至少一个电感耦合等离子体刻蚀腔结构300，其中，所述晶圆传送腔结构100至少包括传送腔体及真空机械手臂，所述真空机械手臂至少用于在所述传送腔体、所述化学气相沉积腔结构200及所述电感耦合等离子体刻蚀腔结构300之间进行待处理晶圆700的传送；所述化学气相沉积腔结构200用于在所述待处理晶圆700上的孔结构中进行介质膜沉积；所述电感耦合等离子体刻蚀腔结构300用于对经过所述化学气相沉积腔结构200沉积后的所述待处理晶圆700上的孔结构进行刻蚀。
具体的，参见图1所示，本发明提供一种半导体填孔真空系统，可以用于通孔或深孔结构等孔结构填充的集成式多腔体真空系统，所述集成式多腔体真空系统包含至少一个晶圆传送腔结构100，至少1个CVD化学气相沉积腔结构200和至少1个ICP电感耦合等离子体刻蚀腔结构300，其中，在所述化学气相沉积腔结构200内将介质膜沉积到所述待处理晶圆700上的孔结构(通孔或深孔结构)内，并使用ICP刻蚀腔结构的离子刻蚀打开由于沉积过程中造成的通孔或深孔结构的闭合开口或者缩小的开口，本发明中采用所述电感耦合等离子体刻蚀腔结构300基于其优异的垂直刻蚀的方向性，以实现本发明的孔结构的填充，基于前文所述，介质膜沉积过程中在通孔或深孔的下部侧壁尚未形成连续填充时其开口已经缩小或很可能已封闭，本发明在不破坏真空的前提下在同一个真空系统内部的不同腔室里通过交替进行介质膜沉积(采用所述化学气相沉积腔结构200)和刻蚀通孔或深孔结构的开口(采用所述电感耦合等离子刻蚀腔结构300)的方法，实现优化通孔或深孔结构的侧壁的填充。在一示例中，在所述待处理晶圆700的传递过程中保证真空不破坏，例如，所述晶圆传送腔结构100、所述化学气相沉积腔结构200以及所述电感耦合等离子刻蚀腔结构各自保持的自身的真空状态，所述待处理晶圆700的传送可以采用所述晶圆传送腔结构100的所述真空机械手臂，从而使得所有操作都可以处于同一个真空系统内部。在一可选示例中，还可以设置多个真空泵分别对各个腔结构进行抽真空，以维持所述真空系统的真空度。
作为示例，所述半导体填孔真空系统还包括至少一个预抽真空室400、至少一个晶圆加热腔500及至少一个晶圆预清洗腔600中的至少一种，所述预抽真空室400、所述晶圆加热腔500、所述晶圆预清洗腔600设置于所述晶圆传送腔结构100四周。
具体的，参见图2所示，所述半导体填孔真空系统还包括至少一个预抽真空室400(loadlock)，待处理晶圆700首先进入预抽真空室400并进行预先抽真空，然后使用真空机械手臂将待处理晶圆700移至所述晶圆传送腔结构100中，在一示例中，所述预抽真空室400设置在所述晶圆传送腔结构100的周围，可以设置在所述所述晶圆传送腔结构100的平台上，靠近所述晶圆传送腔结构100并与之具有间距，当设置多个所述预抽真空室400时，在实现其功能的前提下具体布置可以依据实际情况选择。另外，所述半导体填孔真空系统还包括至少一个晶圆加热腔500，可以在需要时对所述待处理晶圆700进行加热，可以对晶圆进行脱气处理，在一示例中，所述晶圆加热腔500设置在所述晶圆传送腔结构100的周围，可以设置在所述晶圆传送腔结构100的平台上，靠近所述晶圆传送腔结构100并与之具有间距，当设置多个所述晶圆加热腔500时，在实现其功能的前提下具体布置可以依据实际情况选择。此外，所述半导体填孔真空系统还包括至少一个晶圆预清洗腔600，可以在需要时对所述待处理晶圆700进行预清洗，去掉晶圆700表面的自然氧化层或其他表层物质，在一示例中，所述晶圆预清洗腔600设置在所述晶圆传送腔结构100的周围，可以设置在所述晶圆传送腔结构100的平台上，靠近所述晶圆传送腔结构100并与之具有间距，当设置多个所述晶圆预清洗腔600时，在实现其功能的前提下具体布置可以依据实际情况选择。当然，所述填孔真空系统可以具有上述设备中的一个或多个，依据实际需求选择，当设置多种工艺腔室时，各腔室的位置关系依据实际需求布置，图2仅给出一种示例，各工艺腔设置在所述晶圆传送腔结构100这个平台的四周，所述待处理晶圆700使用所述晶圆传送腔结构100中的所述真空手臂进行传送。
如图3所示，作为示例，所述化学气相沉积腔结构200包括：沉积腔体201、喷淋头202晶圆托盘203，其中，所述喷淋头202位于所述沉积腔体201顶部；所述晶圆托盘203位于所述沉积腔体201的下部，用于承载所述待处理晶圆700，在进一步可选示例中，所述化学气相沉积腔结构200包括：排气孔205、喷淋头射频电源206和偏压射频电源207，其中，所述喷淋头射频电源206与喷淋头202相连，所述偏压射频电源207与晶圆托盘203相连。
具体的，如图2所示，提供一种所述化学气相沉积腔结构200的具体示例，在化学气相沉积腔结构200内通过所述喷淋头202向待处理晶圆700提供包括氦气、氮气、氩气、氧气、笑气和硅烷等反应气体，反应气体发生化学反应在所述待处理晶圆700上沉积为介质膜，同时将介质膜沉积到待处理晶圆700的孔结构中，其中，所述喷淋头202位于所述沉积腔体201顶部，用于提供化学气相沉积所需的反应气体，所述喷淋头202与喷淋头射频电源206相连。
作为示例，所述晶圆托盘203连接有偏压射频电源207以形成负偏压。
作为示例，所述偏压射频电源207采用的频率范围介于400KHz-27MHz之间，加载的射频功率范围为介于100W-600W之间。
具体的，所述晶圆托盘203位于所述沉积腔体201的下部，用于承载待处理晶圆700，所述晶圆托盘203的材质包括不锈钢、铝合金及陶瓷中的一种。
在一示例中，所述晶圆托盘203连接有偏压射频电源207以形成负偏压。所述晶圆托盘203上形成的负偏压用于增加向晶圆托盘203方向运动的阳离子的动能。当施加偏压射频功率的时候，反应物中的阳离子在所述负偏压的作用下加速向晶圆方向运动，有助于改善阳离子运动的方向性，在这种情况下喷淋头阳离子可以沿着垂直的方向或接近垂直的方向向下方的晶圆运动，从而在通孔或深孔结构底部和侧壁可以获得较好的的填充。所述偏压射频电源207采用的频率范围介于400KHz-27MHz之间，在本实施例中偏压射频电源208采用的频率可以选用为13.56MHz，加载的射频功率范围为介于100W-600W之间。在一可选示例中，将反应腔内的工艺分为两步，第一步为正常的CVD薄膜沉积工艺，第二步为只通入重离子源(如氩气)对底部的已沉积的薄膜进行反溅，一方面实现溅射填充侧壁的效果，另一方面还可以起到扩大深孔结构开口的作用。在进一步优选示例中，所述第一步工艺的偏压射频电源208加载的射频功率范围为介于100W-300W之间，进一步可以是200-280W之间，如可以是220W或250W；所述第二步工艺的偏压射频电源208加载的射频功率范围为介于300W-600W之间，进一步可以是400-600W之间，如可以是500W或550W。
作为示例，所述晶圆托盘203旋转设置，用于带动所述待处理晶圆700一起旋转，以改善沉积薄膜的厚度均匀性，例如，可以是所述晶圆托盘203设置在一旋转轴上，通过旋转轴实现带动待处理晶圆一起转动。在一示例中，可以是进行沉积的同时晶圆托盘旋转，还可以是晶圆托盘旋转与薄膜沉积交替进行，并通过控制每一个交替周期的时间，实现薄膜均匀化。
作为示例，所述化学气相沉积腔结构底部通过真空管路与机械泵或者分子泵相连，用于将反应气体排出。
另外，所述等离子体刻蚀腔结构包括电感耦合等离子体刻蚀腔结构及电容耦合等离子体刻蚀腔中的任意一种，其中，如图4所示，当选择为所述电感耦合等离子体刻蚀腔结构时，作为示例，所述电感耦合等离子体刻蚀腔结构300包括：刻蚀腔体301、绝缘盖板302、至少一组电感耦合线圈303以及晶圆基座304，其中，所述绝缘盖板302设置于所述刻蚀腔体301的顶部，以实现所述刻蚀腔体301的密封；所述电感耦合线圈303设置于所述绝缘盖板302远离所述刻蚀腔体301的一侧，用于在所述刻蚀腔体301内产生等离子体；所述晶圆基座304位于所述刻蚀腔体301的下部，用于承载所述待处理晶圆700。
作为示例，所述电感耦合线圈303连接有第一射频电源305，所述第一射频电源305的频率范围介于400KHz-27MHz之间。
具体的，如图4所示，提供一种电感耦合等离子体刻蚀腔结构300的示例，使用ICP刻蚀腔的离子刻蚀打开通孔或深孔结构的闭合开口或者缩小的开口，其中，所述电感耦合线圈303可以是多组，依据实际需求设置，在一示例中，所述电感耦合线圈303设置在所述刻蚀腔体301外，进一步设置在所述绝缘盖板302上，用来产生等离子体，以进行所述待处理晶圆700的所述孔结构的刻蚀。在一示例中，所述电感耦合线圈303通过导线连接到所述第一射频电源305，即高频射频电源，并用于在所述刻蚀腔体301内形成并维持高浓度的等离子体，所述第一射频电源305采用的频率范围介于400KHz-27MHz之间。
作为示例，所述电感耦合等离子体刻蚀腔结构300还包括至少一个反应气体喷口306，所述反应气体喷口306设置于所述绝缘盖板302上。
具体的，所述刻蚀腔体301顶部还包括至少一个反应气体喷口306，所述反应气体喷口306可以喷出包括Ar、SF6、NF3在内的一种或多种反应气体，并通过气体管路到达到反应腔体内，在一示例中，所述反应气体喷口306设置在所述绝缘盖板302上，贯穿所述绝缘盖板302，所述反应气体喷口306的具体数量及布局设置可以依据实际选择。
作为示例，所述晶圆基座304连接有第二射频电源307以形成负偏压，所述第二射频电源307的频率范围介于400KHz-27MHz之间，所述第二射频电源307的功率范围为介于100W-1000W之间。
具体的，所述晶圆基座304用于承载所述待处理晶圆700，在一示例中，所述晶圆基座304连接有第二射频电源307以形成负偏压，所述第二射频电源307(即偏压射频电源)连接到所述晶圆基座304内的电极，可以通过调节所述第二射频电源307的功率大小可以调节入射到所述待处理晶圆700上的离子的能量大小，进而调节对孔结构的刻蚀速率，在一示例中，所述第二射频电源307的频率范围介于400KHz-27MHz之间，可以是800KHz，所述第二射频电源307的功率范围为介于100W-1000W之间，可以是400W-700W。
作为示例，所述化学气相沉积腔结构200沉积的介质膜种类包括氮化硅、氧化硅、氮氧化硅或低K值掺碳氧化物中的任意一种。
作为示例，所述待处理晶圆700的直径大于150mm；作为示例，所述待处理晶圆700的材料包括半导体、石英或者陶瓷材料。
作为示例，所述待处理晶圆700上形成有孔结构，例如是通孔或者深孔结构，可以是小直径、高深宽比的孔，以进行介质膜沉积，这里，深宽比的范围介于3：1–20：1。
具体的，本发明的半导体填孔真空系统可以是对任意待处理晶圆700上的任意孔结构进行填充，在一优选示例中，所述待处理晶圆700选择为直径大于150mm的待处理晶圆700，其上形成有TSV通孔或者深孔结构，在其中进行介质膜(如低氮化硅、氧化硅、氮氧化硅或低K值掺碳氧化物)沉积。
需要说明的，为了保证深孔结构的下部侧壁能获得连续的足够厚的膜层，采用本发明的真空系统，在一示例中，在所述化学气相沉积腔结构200中介质膜沉积已进行一段时间、深孔结构开口已缩小但尚未出现闭合的时候，比如在每次沉积300-800nm厚的介质膜膜之后，其中，这一厚度可以是指晶圆上沉积的膜层的厚度，例如，可以通过介质膜的沉积速率乘以沉积时间得到，通过所述真空机械手臂将晶圆送至所述ICP刻蚀腔内进行刻蚀，在所述电感耦合等离子体刻蚀腔结构300中，例如通过反应气体喷口306可以将包括Ar、SF6、NF3在内的一种或多种反应气体喷入到所述刻蚀腔体301内，再使用电感耦合线圈303里流过的频率为13.65MHz的RF电流通过电感耦合在腔体内产生高密度等离子体，同时启动和调整所述偏压射频电源的功率大小以调节入射到所述待处理晶圆表面的包括Ar+在内的离子的能量大小，所述偏压射频功率的范围介于100W-1000W，所述偏压射频电源在晶圆基座304上产生一个负偏压，基于这一负偏压的作用，包括Ar+在内的高能正离子从上往下轰击晶圆表面，对晶圆上的深孔结构已缩小的开口进行离子刻蚀，经过一段时间的离子刻蚀后，例如刻蚀时间介于10秒到200秒之间，深孔结构的开口被扩大，然后再使用所述机械手臂将晶圆送至所述化学气相沉积腔进行介质膜沉积，进而再交替进行沉积与刻蚀的步骤，如此循环往复四次以上，具体循环进行的次数可以依据实际情况进行选择，通过交替进行介质膜沉积和离子刻蚀深孔结构开口的方法，可以不断增加沉积在通孔或深孔结构的下部侧壁的膜层的厚度，从而优化通孔或深孔结构内部的填充率，提高孔结构的侧壁覆盖率，其中，如图6和图7所示，图6显示为一示例中深孔结构在介质膜沉积之后出现开口闭合的示意图，图7显示为深孔结构在离子刻蚀之后开口被扩大后的示意图，可以看出，刻蚀之后开口处的介质膜材料被打开，从而可以进一步有利于下部侧壁以及后续整个侧壁的填充。
实施例二：
如图5所示，本发明还提供一种半导体填孔方法，包括如下步骤：
提供如实施例一中任意一项所述的半导体填孔真空系统；
提供待处理晶圆700，所述待处理晶圆700上形成有孔结构；
将所述待处理晶圆700置于所述化学气相沉积腔结构200中，以对所述孔结构进行第一次化学气相沉积；
将所述待处理晶圆700自所述化学气相沉积腔结构200中移至所述电感耦合等离子体刻蚀腔结构300中，以对所述孔结构进行第一次等离子体刻蚀；
重复上述两个步骤以对所述孔结构交替进行沉积及刻蚀的工艺步骤，直至对所述孔结构进行第N次化学气相沉积及第M次等离子体刻蚀，以得到填孔介质膜，其中，N为大于等于2的整数，M为大于等于1的整数。
具体的，本发明还提供一种基于本发明提供的半导体填孔真空系统进行填孔的方法，在一示例中，基于所述传送腔结构中的所述真空机械手臂实现所述待处理晶圆700在所述化学气相沉积腔结构200及所述电感耦合等离子体刻蚀腔结构300中的作业，在真空系统下，对所述待处理晶圆700上的孔结构交替进行介质膜沉积和刻蚀的工艺，交替进行介质膜沉积和离子刻蚀深孔结构开口，从而可以不断增加沉积在所述孔结构的下部侧壁的膜层的厚度，优化孔结构内部的介质膜填充率，提高孔结构内介质膜填充的均匀性。其中，交替沉积刻蚀的次数依据实际需求进行选择，在一可选示例中，在交替进行沉积和刻蚀对孔结构填充的过程中，选择最后进行化学气相沉积，从而可以增加孔结构侧壁的介质膜厚度，有利于避免进行刻蚀后造成工艺浪费。
作为示例，通过在所述化学气相沉积腔结构200中的沉积速率和沉积时间来计算所述孔结构的开口处膜层厚度和开口大小并以此来判断是否将所述待处理晶圆700移至所述电感耦合等离子体刻蚀腔结构300中。
作为示例，通过在所述电感耦合等离子体刻蚀腔结构300中的刻蚀时间和刻蚀速率来计算刻蚀量并以此来判断是否将所述待处理晶圆700移至所述化学气相沉积腔结构200中。
具体的，通过在所述化学气相沉积腔结构200中的沉积速率和沉积时间来计算所述孔结构的开口处膜层厚度和开口大小并以此来判断是否将所述待处理晶圆700移至所述电感耦合等离子体刻蚀腔结构300中，也就是说，可以通过所述孔结构开口处膜层的厚度来判断是否停止正在进行的这一次沉积，也可以通过本次沉积过程中所述孔结构开口大小来判断是否停止正在进行的这一次沉积，可以结合二者的情况进行综合考虑，其中，所述孔结构开口处膜层的厚度可以通过沉积速率和沉积时间进行计算，数据便于获取，简单便捷，当然在其他示例中也可以通过其他方式获取，另外，本次沉积过程中所述孔结构开口大小是指在沉积过程中由于膜层的堆积会造成孔结构开口逐渐减小，可以通过这一减小后的开口尺寸大小进行判断，其中，可以通过沉积速率和沉积时间的计算来得到这一开口大小，数据便于获取，简单便捷，当然在其他示例中也可以通过其他方式获取，例如沉积300-800nm厚的介质膜膜之后停止本次沉积，其中，这一厚度可以是指晶圆上沉积的膜层的厚度，例如，可以通过介质膜的沉积速率乘以沉积时间得到，设置该厚度大于300nm有利于提高机台产能，设置该厚度小于800nm有利于防止可能导致的开口闭合而消耗更多的刻蚀能耗，在一示例中可以是500nm，停止该次沉积工艺，另外，还可以通过开口尺寸判断，这里的开口尺寸是指沉积介质膜后，有部分材料沉积到开口处，从而将开口缩小，这里指缩小后的尺寸，接着，将进行该步工艺之后的待处理晶圆700经由所述真空机械手臂移至所述电感耦合等离子体腔结构中进行刻蚀工艺，在一示例中，可以通过刻蚀量来判断移出所述电感耦合等离子体腔结构的时机，在一示例中，可以是通过刻蚀时间和刻蚀速率来计算所述刻蚀量，数据便于获取，简单便捷，当然在其他示例中也可以通过其他方式获取，例如，在一示例中，可以是刻蚀时间介于10秒到200秒之后，例如刻蚀50秒之后移出所述刻蚀腔体301，再进行沉积，直到得到需要的孔内介质膜沉积。
综上所述，本发明提供一种半导体填孔真空系统及填孔方法，所述半导体填孔真空系统包括：至少一个晶圆传送腔结构、至少一个化学气相沉积腔结构以及至少一个等离子体刻蚀腔结构，其中，所述晶圆传送腔结构至少包括传送腔体及真空机械手臂，所述真空机械手臂至少用于在所述传送腔体、所述化学气相沉积腔结构以及所述等离子体刻蚀腔结构之间进行待处理晶圆的传送；所述化学气相沉积腔结构用于在所述待处理晶圆上的孔结构中进行介质膜沉积；所述等离子体刻蚀腔结构用于对经过所述化学气相沉积腔结构沉积后的所述待处理晶圆上的孔结构进行刻蚀。本发明设置晶圆传送腔结构、化学气相沉积腔结构、等离子体刻蚀腔结构，将介质膜沉积到待处理晶圆上的孔结构内，并使用通过刻蚀打开孔结构的闭合开口或者缩小的开口，在不破真空的前提下在同一个真空系统内部的不同腔室里通过交替进行介质膜沉积和刻蚀孔结构的开口的方法，实现优化孔结构的侧壁的介质膜填充。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (12)

1.一种半导体填孔真空系统，其特征在于，所述半导体填孔真空系统包括：至少一个晶圆传送腔结构、至少一个化学气相沉积腔结构以及至少一个等离子体刻蚀腔结构，其中，所述晶圆传送腔结构至少包括传送腔体及真空机械手臂，所述真空机械手臂至少用于在所述传送腔体、所述化学气相沉积腔结构以及所述等离子体刻蚀腔结构之间进行待处理晶圆的传送；所述化学气相沉积腔结构用于在所述待处理晶圆上的孔结构中进行介质膜沉积；所述等离子体刻蚀腔结构用于对经过所述化学气相沉积腔结构沉积后的所述待处理晶圆上的孔结构进行刻蚀，其中：
所述化学气相沉积腔结构包括晶圆托盘和喷淋头，所述晶圆托盘连接有偏压射频电源以形成负偏压，以增加向晶圆托盘方向运动的阳离子的动能，当施加偏压射频功率的时候，反应物中的阳离子在所述负偏压的作用下加速向晶圆方向运动，有助于改善阳离子运动的方向性，所述喷淋头与喷淋头射频电源相连；其中，所述反应腔室内的工艺分为两个步骤，第一步为正常的CVD薄膜沉积工艺，第二步为只通入重离子源对底部的已沉积的薄膜进行反溅，所述第一步工艺的偏压射频电源加载的射频功率范围为介于220W-300W之间，所述第二步工艺的偏压射频电源加载的射频功率范围为介于300W-500W之间；
所述等离子体刻蚀腔结构包括电感耦合等离子体刻蚀腔结构，以提高垂直刻蚀的方向性；所述电感耦合等离子体刻蚀腔结构包括至少一组电感耦合线圈和晶圆基座，所述电感耦合线圈连接有第一射频电源，所述第一射频电源的频率范围介于400KHz-27 MHz之间；所述晶圆基座连接有第二射频电源以形成负偏压，所述第二射频电源的频率范围介于400KHz-27 MHz之间，所述第二射频电源的功率范围为介于100W-1000W之间。
2.根据权利要求1所述的半导体填孔真空系统，其特征在于，所述半导体填孔真空系统还包括至少一个预抽真空室、至少一个晶圆加热腔及至少一个晶圆预清洗腔中的至少一种，所述预抽真空室、所述晶圆加热腔、所述晶圆预清洗腔设置于所述晶圆传送腔结构周围。
3.根据权利要求1所述的半导体填孔真空系统，其特征在于，所述化学气相沉积腔结构包括：沉积腔体、喷淋头及晶圆托盘，其中，所述喷淋头位于所述沉积腔体顶部，用于向晶圆提供反应气体；所述晶圆托盘位于所述沉积腔体的下部，用于承载所述待处理晶圆。
4.根据权利要求1所述的半导体填孔真空系统，其特征在于，所述偏压射频电源采用的频率范围介于400KHz-27 MHz之间，加载的射频功率范围为介于100W-600W之间。
5.根据权利要求3所述的半导体填孔真空系统，其特征在于，所述晶圆托盘旋转设置，用于带动所述待处理晶圆一起旋转，以改善沉积薄膜的厚度均匀性。
6.根据权利要求3所述的半导体填孔真空系统，其特征在于，所述化学气相沉积腔结构底部通过真空管路与机械泵或者分子泵相连，用于将反应气体排出。
7.根据权利要求1所述的半导体填孔真空系统，其特征在于，所述电感耦合等离子体刻蚀腔结构包括：刻蚀腔体、绝缘盖板，其中，所述绝缘盖板设置于所述刻蚀腔体的顶部，以实现所述刻蚀腔体的密封；所述电感耦合线圈设置于所述绝缘盖板远离所述刻蚀腔体的一侧，用于在所述刻蚀腔体内产生等离子体；所述晶圆基座位于所述刻蚀腔体的下部，用于承载所述待处理晶圆。
8.根据权利要求7所述的半导体填孔真空系统，其特征在于，所述电感耦合等离子体刻蚀腔结构还包括至少一个反应气体喷口，所述反应气体喷口设置于所述绝缘盖板上。
9.根据权利要求1-8中任意一项所述的半导体填孔真空系统，其特征在于，所述化学气相沉积腔结构沉积的介质膜种类包括氮化硅、氧化硅、氮氧化硅及低K值掺碳氧化物中的任意一种。
10.一种半导体填孔方法，其特征在于，所述半导体填孔方法包括如下步骤：
提供如权利要求1-9中任意一项所述的半导体填孔真空系统；
提供待处理晶圆，所述待处理晶圆上形成有孔结构；
将所述待处理晶圆置于所述化学气相沉积腔结构中，以对所述孔结构进行第一次化学气相沉积；
将所述待处理晶圆自所述化学气相沉积腔结构中移至所述等离子体刻蚀腔结构中，以对所述孔结构进行第一次等离子体刻蚀；以及
重复上述两个步骤以对所述孔结构交替进行沉积及刻蚀的工艺步骤，直至对所述孔结构进行第N次化学气相沉积及第M次等离子体刻蚀，以得到填孔介质膜，其中，N为大于等于2的整数，M为大于等于1的整数。
11.根据权利要求10所述的半导体填孔方法，其特征在于，通过在所述化学气相沉积腔结构中的沉积速率和沉积时间来计算所述孔结构的开口处膜层厚度和开口大小并以此来判断是否将所述待处理晶圆自所述化学气相沉积腔结构中移出。
12.根据权利要求10所述的半导体填孔方法，其特征在于，通过在所述等离子体刻蚀腔结构中的刻蚀时间和刻蚀速率来计算刻蚀量并以此来判断是否将所述待处理晶圆自所述等离子体刻蚀腔结构中移出。
CN202010298699.XA 2020-04-16 2020-04-16 半导体填孔真空系统及填孔方法 Active CN111554590B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010298699.XA CN111554590B (zh) 2020-04-16 2020-04-16 半导体填孔真空系统及填孔方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010298699.XA CN111554590B (zh) 2020-04-16 2020-04-16 半导体填孔真空系统及填孔方法

Publications (2)

Publication Number Publication Date
CN111554590A CN111554590A (zh) 2020-08-18
CN111554590B true CN111554590B (zh) 2021-04-13

Family

ID=72007450

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010298699.XA Active CN111554590B (zh) 2020-04-16 2020-04-16 半导体填孔真空系统及填孔方法

Country Status (1)

Country Link
CN (1) CN111554590B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112234067A (zh) * 2020-10-14 2021-01-15 长江存储科技有限责任公司 半导体器件的制备方法及制备装置
CN115537765A (zh) * 2022-09-27 2022-12-30 盛吉盛(宁波)半导体科技有限公司 等离子体化学气相沉积装置和小尺寸沟槽填充方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101079379A (zh) * 2006-04-17 2007-11-28 应用材料股份有限公司 集成工艺调制一种利用hdp－cvd间隙填充的新型方法
CN101736326A (zh) * 2008-11-26 2010-06-16 中微半导体设备(上海)有限公司 电容耦合型等离子体处理反应器
CN107564790A (zh) * 2016-06-30 2018-01-09 朗姆研究公司 用于在间隙填充中沉积和蚀刻的装置和方法
CN210129482U (zh) * 2019-04-09 2020-03-06 应用材料公司 半导体处理腔室多阶段混合设备

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5116189B2 (ja) * 2000-07-18 2013-01-09 アプライド マテリアルズ インコーポレイテッド 半導体装置の製造方法及び装置
CN201138658Y (zh) * 2007-12-13 2008-10-22 中芯国际集成电路制造(上海)有限公司 沉积-刻蚀-沉积反应系统
US8187486B1 (en) * 2007-12-13 2012-05-29 Novellus Systems, Inc. Modulating etch selectivity and etch rate of silicon nitride thin films
US20160314964A1 (en) * 2015-04-21 2016-10-27 Lam Research Corporation Gap fill using carbon-based films

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101079379A (zh) * 2006-04-17 2007-11-28 应用材料股份有限公司 集成工艺调制一种利用hdp－cvd间隙填充的新型方法
CN101736326A (zh) * 2008-11-26 2010-06-16 中微半导体设备(上海)有限公司 电容耦合型等离子体处理反应器
CN107564790A (zh) * 2016-06-30 2018-01-09 朗姆研究公司 用于在间隙填充中沉积和蚀刻的装置和方法
CN210129482U (zh) * 2019-04-09 2020-03-06 应用材料公司 半导体处理腔室多阶段混合设备

Also Published As

Publication number Publication date
CN111554590A (zh) 2020-08-18

Similar Documents

Publication Publication Date Title
US11257685B2 (en) Apparatus and process for electron beam mediated plasma etch and deposition processes
US5834371A (en) Method and apparatus for preparing and metallizing high aspect ratio silicon semiconductor device contacts to reduce the resistivity thereof
US10304725B2 (en) Manufacturing methods to protect ULK materials from damage during etch processing to obtain desired features
WO2019070737A1 (en) HIGH-ENERGY ATOMIC LAYER ETCHING
CN111554590B (zh) 半导体填孔真空系统及填孔方法
JPH0855829A (ja) 高圧プラズマ処理方法および装置
TWI710654B (zh) Ｃｕ配線之製造方法
JP6709293B2 (ja) 成膜装置及び成膜方法
WO2021041916A1 (en) High density, modulus, and hardness amorphous carbon films at low pressure
JP2024509747A (ja) 高アスペクト比プラズマエッチングのための金属系ライナー保護
CN111244025A (zh) 填充方法
US11972943B2 (en) Methods and apparatus for depositing dielectric material
JP3961247B2 (ja) プラズマ処理方法、プラズマ処理装置及び半導体装置の製造方法
CN114686831B (zh) 一种用于深孔pvd的金属自离子化装置及镀膜方法
US20220351969A1 (en) Methods and apparatus for curing dielectric material
CN114242553A (zh) Hdpcvd工艺设备的处理方法
KR20230063041A (ko) 박막 증착 방법
JP4364335B2 (ja) スパッタリング装置
US20070082466A1 (en) High density plasma chemical vapor deposition apparatus, operating method thereof, and method of manufacturing semiconductor device
US20220415648A1 (en) Selective carbon deposition on top and bottom surfaces of semiconductor substrates
CN112802729B (zh) 带温度维持装置的隔离环
TW202025283A (zh) 沉積介電材料之方法
JP2002115066A (ja) 処理装置及びドライクリーニング方法
WO2022240704A1 (en) Pulsing plasma treatment for film densification
KR20030003907A (ko) 고밀도 플라즈마 화학기상증착 장비의 사용방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant