CN111244025A - 填充方法 - Google Patents

填充方法 Download PDF

Info

Publication number
CN111244025A
CN111244025A CN201811445042.0A CN201811445042A CN111244025A CN 111244025 A CN111244025 A CN 111244025A CN 201811445042 A CN201811445042 A CN 201811445042A CN 111244025 A CN111244025 A CN 111244025A
Authority
CN
China
Prior art keywords
hole
processed
stage
sub
hole portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811445042.0A
Other languages
English (en)
Inventor
丁安邦
陈鹏
傅新宇
荣延栋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Naura Microelectronics Equipment Co Ltd
Original Assignee
Beijing Naura Microelectronics Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Naura Microelectronics Equipment Co Ltd filed Critical Beijing Naura Microelectronics Equipment Co Ltd
Priority to CN201811445042.0A priority Critical patent/CN111244025A/zh
Publication of CN111244025A publication Critical patent/CN111244025A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating

Abstract

本发明提供一种填充方法，包括以下步骤：沉积阶段，在待加工孔的整个内壁上沉积基层；第一钝化阶段，沉积第一钝化层，第一钝化层覆盖基层表面的位于待加工孔的第一预设深度以上的第一区域；填充阶段，向待加工孔中填充预设厚度的主体材料，预设厚度小于待加工孔的深度；刻蚀阶段，对在填充阶段沉积在待加工孔中的预设厚度上方的主体材料进行刻蚀；循环填充阶段和刻蚀阶段至少一次，且在主体材料完全填充待加工孔时停止循环。本发明提供的填充方法能够避免待加工孔内空洞的形成，从而提高器件的可靠性。

Description

填充方法
技术领域
本发明涉及半导体加工技术领域，具体地，涉及一种填充方法。
背景技术
目前，在半导体加工工艺中，通常将具有良好导电性和抗电迁移特性的金属钨，填充至集成电路中做金属层的(Via)和垂直接触的接触孔(Contact)中，以实现前道器件与后道金属互联之间电导通的工艺需求。但是，随着集成电路工艺的发展，接触孔的尺寸逐渐变小，深宽比逐渐变大，使得对接触孔进行钨填充之后，在接触孔中存在空洞，而大的空洞会导致器件失效。因此,为了保证器件的可靠性,减小钨填充工艺后接触孔中的空洞就显得非常紧迫和重要。
在现有技术中，通常采用原子层沉积(ALD)工艺在接触孔的内壁上首先形成钨核化层，随后对接触孔顶部的核化层进行钝化处理，最后通过化学气相沉积(CVD)工艺将钨主体层(Bulk)沉积至核化层上。在通过化学气相沉积的过程中，由于顶部核化层经过钝化处理，使的钨在接触孔顶部核化层上沉积会延迟于在底部沉积，钨会优先填充至接触孔底部的核化层上，从而避免接触孔内出现空洞。
但是，现有技术中，在对接触孔底部填充时，仍然会有钨沉积在接触孔顶部的核化层上，这是因为钝化处理只是使顶部的沉积延迟于底部，而并不会使其完全不被沉积，这就使得对一些形状复杂，或者高深宽比的接触孔填充时，仍然会出现在底部未完全填充时，顶部已经开口被封闭的情况，从而在接触孔中出现空洞。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种填充方法，其能够避免待加工孔内空洞的形成，从而提高器件的可靠性。
为实现本发明的目的而提供一种填充方法，包括以下步骤：
沉积阶段，在待加工孔的整个内壁上沉积基层；
第一钝化阶段，沉积第一钝化层，所述第一钝化层覆盖所述基层表面的位于所述待加工孔的第一预设深度以上的第一区域；
填充阶段，向所述待加工孔中填充预设厚度的主体材料，所述预设厚度小于所述待加工孔的深度；
刻蚀阶段，对在所述填充阶段沉积在所述待加工孔中的所述预设厚度上方的主体材料进行刻蚀；
循环所述填充阶段和所述刻蚀阶段至少一次，且在所述主体材料完全填充所述待加工孔时停止循环。
优选的，在至少一次所述刻蚀阶段之后，且在所述填充阶段之前进行下述步骤，
第二钝化阶段，沉积第二钝化层，所述第二钝化层覆盖所述基层表面的位于所述待加工孔的第二预设深度以上的第二区域。
优选的，所述待加工孔包括沿深度增加的方向依次设置的第一孔部、第二孔部和第三孔部，其中，所述第一孔部与所述第三孔部的直径均大于所述第二孔部的直径；
在所述第一钝化阶段，所述第一区域为所述基层表面的覆盖所述第一孔部和第二孔部的内壁的部分。
优选的，所述待加工孔包括沿深度方向设置的竖直孔部，以及沿水平方向设置的水平孔部，其中，所述水平孔部位于所述竖直孔部的一侧，且与之连通；所述水平孔部包括沿远离所述竖直孔部的水平方向依次设置的第一子孔和第二子孔，所述第一子孔的直径小于所述第二子孔的直径；
在所述第一钝化阶段，所述第一区域为所述基层表面的覆盖所述竖直孔部和第一子孔的内壁的部分。
优选的，所述待加工孔包括沿深度方向设置的竖直孔部，以及沿水平方向设置的水平孔部，其中，所述水平孔部包括位于所述竖直孔部的两侧的第一子水平孔部和第二子水平孔部，所述第一子水平孔部和所述第二子水平孔部均与所述竖直孔部连通，且均包括沿远离所述竖直孔部的水平方向依次设置的第一子孔和第二子孔，所述第一子孔的直径小于所述第二子孔的直径；
在所述第一钝化阶段，所述第一区域为所述基层表面的覆盖所述竖直孔部和第一子孔的内壁的部分。
优选的，在所述刻蚀阶段中，向反应腔室加载第一射频功率，以及向基座加载偏压功率；通过调节所述第一射频功率和偏压功率的大小，来实现对在所述填充阶段沉积在所述待加工孔中的所述预设厚度上方的主体材料进行刻蚀。
优选的，在所述第一钝化阶段中，向所述反应腔室加载第二射频功率，以及向所述基座加载所述偏压功率；通过调节所述第二射频功率和所述偏压功率的大小，来实现将所述第一钝化层覆盖所述基层表面的位于所述待加工孔的第一预设深度以上的第一区域。
优选的，加载所述第一射频功率的第一射频源所发出的第一射频频率，和加载所述第二射频功率的第二射频源所发出的第二射频频率不同。
优选的，所述第一射频频率包括：13.56MHz、400KHz、2MHz、40MHz、60MHz、80MHz或100MHz；所述第二射频频率包括：13.56MHz、400KHz、2MHz、40MHz、60MHz、80MHz或100MHz。
优选的，在所述刻蚀阶段中，向反应腔室内通入的工艺气体包括NF3。
本发明具有以下有益效果：
本发明提供的填充方法，通过在填充阶段按预设厚度分多次将主体材料填充至待加工孔中，并在每次填充阶段之后增加刻蚀阶段，以对在填充阶段沉积在待加工孔中的预设厚度的上方的主体材料进行刻蚀，能够避免主体材料在填充阶段中将待加工孔的预设厚度的上方区域封闭，避免主体材料被挡在待加工孔被封闭处的上方，无法填充至被封闭处的下方的情况发生，并循环填充阶段和刻蚀阶段，直至主体材料完全填充至待加工孔中，从而避免待加工孔内空洞的形成，进而提高器件的可靠性。
附图说明
图1为本发明提供的填充方法的具体过程的流程框图；
图2为本发明提供的第一种待加工孔的结构示意图；
图3为本发明提供的第一种待加工孔在沉积阶段之后的结构示意图；
图4为本发明提供的第一种待加工孔在第一钝化阶段之后的结构示意图；
图5为本发明提供的第一种待加工孔中填充有预设厚度的主体材料之后的结构示意图；
图6为本发明提供的第一种待加工孔中完全填充主体材料之后的结构示意图；
图7为本发明提供的第二种待加工孔中完全填充主体材料之后的结构示意图；
图8为本发明提供的填充方法所使用的反应腔室；
附图标记说明：
11-第一孔部；12-第二孔部；13-第三孔部；14-基层；15-第一钝化层；17-主体材料；21-竖直孔部；22-第一子孔；23-第二子孔；31-第一射频源；32-第二射频源；33-自动匹配器；34-线圈；35-基座；
36-偏压射频源。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图来对本发明提供的填充方法进行详细描述。
如图1所示，本发明提供了一种填充方法，包括以下步骤：
沉积阶段S1，在待加工孔的整个内壁上沉积基层；
第一钝化阶段S2，沉积第一钝化层，第一钝化层覆盖基层表面的位于待加工孔的第一预设深度以上的第一区域；
填充阶段S3，向待加工孔中填充预设厚度的主体材料，预设厚度小于待加工孔的深度；
刻蚀阶段S4，对在填充阶段沉积在待加工孔中的预设厚度上方的主体材料进行刻蚀；
S5，循环填充阶段和刻蚀阶段至少一次，且在主体材料完全填充待加工孔时停止循环。
本发明提供的填充方法，通过在填充阶段按预设厚度分多次将主体材料填充至待加工孔中，并在每次填充阶段之后增加刻蚀阶段，以对在填充阶段沉积在待加工孔中的预设厚度的上方的主体材料进行刻蚀，能够避免主体材料在填充阶段中将待加工孔的预设厚度的上方区域封闭，避免主体材料被挡在待加工孔被封闭处的上方，无法填充至被封闭处的下方的情况发生，并循环填充阶段和刻蚀阶段，直至主体材料完全填充至待加工孔中，从而避免待加工孔内空洞的形成，进而提高器件的可靠性。
在实际应用中，沉积阶段通常是向待加工孔中通入多种能够发生反应的工艺气体，采用原子层沉积工艺，以通过多种工艺气体之间的反应在待加工孔的内壁上沉积基层，若在沉积基层后直接向待加工孔中填充主体材料，主体材料会先接触到待加工孔中较浅的区域的基层，并直接沉积在其上，这就造成在待加工孔中较深的区域未被主体材料填充时，较浅的区域已经被主体材料所封闭，从而使得主体材料无法填充至较深区域的待加工孔中，进而在待加工孔中形成空洞。
因此，需要引入第一钝化阶段，在第一预设深度以上的第一区域的基层表面上覆盖第一钝化层，第一钝化层通常不会对基层的化学性质造成影响，只是改变基层表面的物理性质，其只是使主体材料在覆盖有第一钝化层的基层表面上的沉积延迟于在未被第一钝化层覆盖的基层表面上的沉积，使主体材料能够优先填充至未被钝化的区域，从而避免在待加工孔中形成空洞，但是，在实际应用中，在填充阶段主体材料时，主体材料仍然会沉积在未被钝化的区域的上方，以及第一钝化层上，尤其对于高深宽比或者内部形状不规则的待加工孔，主体材料会在未完全填充未被钝化的区域时，使未被钝化的区域的上方被主体材料封堵，使主体材料在未完全填充未被钝化的区域时，无法进入至未被钝化的区域时，就会造成待加工孔中空洞的产生，因此，需要引入刻蚀阶段，在待加工孔未完全填充未被钝化的区域时，对待加工孔中在填充阶段被主体材料封闭处或即将封闭处的主体材料进行刻蚀，使主体材料能够完全填充至待加工孔中的未被钝化的区域，从而避免在待加工孔中形成空洞。在实际应用中，第一预设深度可以根据待加工孔的内部的具体结构进行调整，在下文中将会列举两种类型的待加工孔进行说明，当然，本实施例中的填充方法并不仅限于下述两种类型的待加工孔，还可以适用于更多类型的待加工孔。
在本实施例中，在至少一次刻蚀阶段之后，且在填充阶段之前进行下述步骤，
第二钝化阶段，沉积第二钝化层，第二钝化层覆盖基层表面的位于待加工孔的第二预设深度以上的第二区域。
在实际应用中，由于第一钝化层通常不会对基层的化学性质造成影响，只是改变基层表面的物理性质，所以第一钝化层对于主体材料的抑制效果会随着时间的增加而减弱，通过在刻蚀阶段之后，进行第二钝化阶段，在待加工孔的第二预设深度以上的第二区域的基层表面上覆盖第二钝化层，借助第二钝化层对主体材料的抑制效果，在循环的过程中总是能够使主体材料优先填充在待加工孔中的较深区域，进一步避免待加工孔内空洞的形成。是否进行第二钝化阶段，可以根据第一钝化层的抑制效果来决定，另外，第二预设深度和第一预设深度可以相同也可以不同，可以根据主体材料在待加工孔中的厚度以及实际需要来确定。
在实际应用中，刻蚀阶段主要的目的是对在填充阶段沉积在预设厚度上方的主体材料进行刻蚀，但是由于刻蚀位置难以控制，也会对第一钝化层进行刻蚀，通过第二钝化阶段，也可以弥补刻蚀阶段的缺陷。需要说明的是，第一钝化阶段和第二钝化阶段形成的第一钝化层和第二钝化层均仅覆盖在基层表面上，并不会使待加工孔中形成封闭的区域。
如图2-图6所示的第一种待加工孔，待加工孔包括沿深度增加的方向依次设置的第一孔部11、第二孔部12和第三孔部13，其中，第一孔部11与第三孔部13的直径均大于第二孔部12的直径；在第一钝化阶段，第一区域为基层14表面的覆盖第一孔部11和第二孔部12的内壁的部分。
如图2-图6所示的待加工孔只是为了便于举例说明本实施例提供的填充方法，在实际应用中，本实施例提供的填充方法并不仅限于对于此种待加工孔进行填充。下面对于如图2-图6所示的第一种待加工孔的填充进行说明，其中，图4中A处表示在第一种待加工孔中的第一预设深度，图5中C处表示在第一种待加工孔中的预设厚度，该待加工孔的深度方向是指该待加工孔的竖直方向，第一孔部11为顶部，并具有开口，第三孔部13为底部，工艺气体可以从第一孔部11进入，首先进行沉积阶段，在第一孔部11、第二孔部12和第三孔部13的内壁上均沉积基层14，接着进行第一钝化阶段，由于第二孔部12的直径小于第一孔部11和第三孔部13，因此，第一预设深度A可以设置在第三孔部13的顶端面，即在第一孔部11和第二孔部12的基层14的表面上覆盖第一钝化层15，这样在填充阶段中，主体材料17能够优先填充至第三孔部13中，以避免主体材料17在未将第三孔部13完全填充时，就已经将第二孔部12完全填充，即第二孔部12被主体材料17封闭，在填充阶段，向第三孔部13中自第三孔部13的底部向第二孔部12的方向填充预设厚度的主体材料17，即在待加工孔中将主体材料17填充至预设厚度C处，即如图5所示的状态，需要说明的是，预设厚度越小，则越能够避免在待加工孔中形成孔洞，随后进行刻蚀阶段，对在填充阶段沉积在预设厚度上方的主体材料17进行刻蚀，并循环填充阶段和刻蚀阶段，直至主体材料17将待加工孔填充至如图6所示的状态，即将待加工孔完全填充，在至少一次刻蚀阶段后，且填充阶段前，进行第二钝化阶段时，第二预设深度与第一预设深度A可以相同也可以不同，可以根据实际需要进行调整。
可选的，在每次刻蚀阶段之后，且填充阶段之前均进行第二钝化阶段，最大限度的避免主体材料17在预设厚度的上方沉积。
如图7所示的第二种待加工孔，待加工孔包括沿深度方向设置的竖直孔部21，以及沿水平方向设置的水平孔部，其中，水平孔部包括位于竖直孔部21的两侧的第一子水平孔部和第二子水平孔部，第一子水平孔部和第二子水平孔部均与竖直孔部21连通，且均包括沿远离竖直孔部21的水平方向依次设置的第一子孔22和第二子孔23，第一子孔22的直径小于第二子孔23的直径；在第一钝化阶段，第一区域为基层表面的覆盖竖直孔部21和第一子孔22的内壁的部分。
图7所示的待加工孔只是为了便于举例说明本实施例提供的填充方法，在实际应用中，本实施例提供的填充方法并不仅限于对于此种待加工孔进行填充。下面对于如图7所示的第二种待加工孔的填充进行说明，其中，图7中B处表示在第二种待加工孔中的第一预设深度，D处表示在第二种待加工孔中的预设厚度，第二种待加工孔与第一种待加工孔的区别在于，第二种待加工孔中有部分孔为水平放置，具体的，如图7所示的第二种待加工孔包括竖直孔部21和位于竖直孔部21两侧的第一子水平孔部和第二子水平孔部，竖直孔部21的深度是指竖直方向，由上至下深度增加，而第一子水平孔部和第二子水平孔部的深度是指水平方向，由靠近竖直孔部21向远离竖直孔部21深度增加，其第一预设深度B位于第二子孔23靠近竖直孔部21的一端，即需要在竖直孔部21以及第一子孔22的基层表面上覆盖第一钝化层，以使主体材料能够优先填充至第二子孔23内，填充阶段是自第二子孔23的底部向靠近竖直孔部21的方向填充预设厚度的主体材料，即在待加工孔中将主体材料17填充至预设厚度D处，即如图7所示的状态，刻蚀阶段需要对水平孔部位于预设厚度以上的主体材料进行刻蚀，以及对整个竖直孔部21进行刻蚀，并循环填充阶段和刻蚀阶段，直至主体材料17将待加工孔完全填充，需要注意的是，在填充第二种待加工孔时，需要首先将主体材料完全填充至水平孔部，之后再对竖直孔部21进行填充。
第三种待加工孔包括沿深度方向设置的竖直孔部，以及沿水平方向设置的水平孔部，其中，水平孔部位于竖直孔部的一侧，且与之连通；水平孔部包括沿远离竖直孔部的水平方向依次设置的第一子孔和第二子孔，第一子孔的直径小于第二子孔的直径；在第一钝化阶段，第一区域为基层表面的覆盖竖直孔部和第一子孔的内壁的部分。
第三种待加工孔与第二种待加工孔相比，区别在于其只在竖直孔部的一侧具有水平孔部，其与第二种待加工孔的填充方法相似，在此就不再赘述。
如图8所示的一种反应腔室，通过该反应腔室能够进行上述填充方法，包括第一射频源31、第二射频源32、自动匹配器33、线圈34、基座35、偏压射频源36，其中，线圈34设置在反应腔室的顶壁上，第一射频源31和第二射频源32通过自动匹配器33与线圈34连接，用于通过线圈34向反应腔室内加载第一射频功率和第二射频功率，基座35设置在反应腔室的底部，用于承载带有待加工孔的基片，偏压射频源36通过自动匹配器33与基座35连接，用于向反应腔室内加载偏压功率，另外，对反应腔室的侧壁内侧进行镀镍处理，顶部内侧进行陶瓷喷涂，对基座进行防腐蚀处理，以避免刻蚀阶段对反应腔室的腐蚀。
在本实施例中，在第一钝化阶段中，向反应腔室加载第二射频功率，以及向基座加载偏压功率；通过调节第二射频功率和偏压功率的大小，来实现将第一钝化层覆盖基层表面的位于待加工孔的第一预设深度以上的第一区域。
以对待加工孔填充钨进行说明，在沉积阶段，通过六氟化钨(WF6)、甲硅烷(SiH4)和氢气(H2)反应，在待加工孔的内壁上生成一薄层的钨，即基层，在第一钝化阶段，向反应腔室内通入氩(Ar)和氮气(N2)和/或氢气(H2)的混合气体，通过第二射频功率将混合气体激发形成含有氮或/和氢的等离子体，并通调节第二射频功率和偏压功率的大小，将含有氮或/和氢的等离子体吸引至第一区域，从而在第一区域的基层表面上覆盖第一钝化层。
具体的，对于如图2-图6所示的第一种待加工孔来说，是将等离子体吸引至第一预设深度A以上的第一区域，从而在第一孔部11和第二孔部12的基层表面上形成第一钝化层；对于如图7所示的第二种待加工孔来说，是在竖直孔部21和第一子孔22的基层表面上形成第一钝化层。
第二钝化阶段形成第二钝化层的方式与第一钝化阶段形成第一钝化层的方式类似。
在本实施例中，在刻蚀阶段中，向反应腔室加载第一射频功率，以及向基座加载偏压功率；通过调节第一射频功率和偏压功率的大小，来实现对在填充阶段沉积在待加工孔中的预设厚度上方的主体材料进行刻蚀。
仍然以待加工孔填充钨进行说明，在填充阶段，通过六氟化钨和氢气反应，使氟化钨被氢气还原形成钨薄膜，在刻蚀阶段，向反应腔室内通入工艺气体三氟化氮(NF3)，通过第一射频功率将三氟化氮激发形成含有氮或氟的等离子体，并通过调节第一射频功率和偏压功率的大小，将含有氮或氟的等离子体吸引至预设厚度的上方，与预设厚度上方的钨反应生成气态物质二氟化钨(WF2)，气态的二氟化钨可以被排出反应腔室，从而对在填充阶段沉积在待加工孔中的预设厚度以上的主体材料进行刻蚀，并且通过调节第一射频功率和偏压功率的大小，还可以控制含有氮或氟的等离子仅对沉积在钝化层上的主体材料刻蚀，而不对钝化层刻蚀。
在本实施例中，加载第一射频功率的第一射频源31所发出的第一射频频率，和加载第二射频功率的第二射频源32所发出的第二射频频率不同。具体的，在刻蚀阶段，第一射频功率通常在4000W以上，可选的是4500W，第一射频频率包括2MHz或13.56MHz，偏压功率包括200W，频率包括13.56MHz；在第一钝化阶段和第二钝化阶段，第二射频功率通常2000W以上，可选的是2500W，频率包括400KHz，偏压功率包括13.56MHz，频率较低甚至不使用偏压功率，以避免钝化待加工孔内较深的区域。
在本实施例中，第一射频频率包括：13.56MHz、400KHz、2MHz、40MHz、60MHz、80MHz或100MHz；第二射频频率包括：13.56MHz、400KHz、2MHz、40MHz、60MHz、80MHz或100MHz。但是第一射频和第二射频的频率并不以此为限，只要能够在第一预设深度或第二预设深度以上钝化，以及对预设厚度上方进行刻蚀即可。
在本实施例中，在刻蚀阶段中，向反应腔室内通入的工艺气体包括NF3。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (10)

1.一种填充方法，其特征在于，包括以下步骤：
沉积阶段，在待加工孔的整个内壁上沉积基层；
第一钝化阶段，沉积第一钝化层，所述第一钝化层覆盖所述基层表面的位于所述待加工孔的第一预设深度以上的第一区域；
填充阶段，向所述待加工孔中填充预设厚度的主体材料，所述预设厚度小于所述待加工孔的深度；
刻蚀阶段，对在所述填充阶段沉积在所述待加工孔中的所述预设厚度上方的主体材料进行刻蚀；
循环所述填充阶段和所述刻蚀阶段至少一次，且在所述主体材料完全填充所述待加工孔时停止循环。
2.根据权利要求1所述的填充方法，其特征在于，在至少一次所述刻蚀阶段之后，且在所述填充阶段之前进行下述步骤，
第二钝化阶段，沉积第二钝化层，所述第二钝化层覆盖所述基层表面的位于所述待加工孔的第二预设深度以上的第二区域。
3.根据权利要求1或2所述的填充方法，其特征在于，所述待加工孔包括沿深度增加的方向依次设置的第一孔部、第二孔部和第三孔部，其中，所述第一孔部与所述第三孔部的直径均大于所述第二孔部的直径；
在所述第一钝化阶段，所述第一区域为所述基层表面的覆盖所述第一孔部和第二孔部的内壁的部分。
4.根据权利要求1或2所述的填充方法，其特征在于，所述待加工孔包括沿深度方向设置的竖直孔部，以及沿水平方向设置的水平孔部，其中，所述水平孔部位于所述竖直孔部的一侧，且与之连通；所述水平孔部包括沿远离所述竖直孔部的水平方向依次设置的第一子孔和第二子孔，所述第一子孔的直径小于所述第二子孔的直径；
在所述第一钝化阶段，所述第一区域为所述基层表面的覆盖所述竖直孔部和第一子孔的内壁的部分。
5.根据权利要求1或2所述的填充方法，其特征在于，所述待加工孔包括沿深度方向设置的竖直孔部，以及沿水平方向设置的水平孔部，其中，所述水平孔部包括位于所述竖直孔部的两侧的第一子水平孔部和第二子水平孔部，所述第一子水平孔部和所述第二子水平孔部均与所述竖直孔部连通，且均包括沿远离所述竖直孔部的水平方向依次设置的第一子孔和第二子孔，所述第一子孔的直径小于所述第二子孔的直径；
在所述第一钝化阶段，所述第一区域为所述基层表面的覆盖所述竖直孔部和第一子孔的内壁的部分。
6.根据权利要求1所述的填充方法，其特征在于，在所述刻蚀阶段中，向反应腔室加载第一射频功率，以及向基座加载偏压功率；通过调节所述第一射频功率和偏压功率的大小，来实现对在所述填充阶段沉积在所述待加工孔中的所述预设厚度上方的主体材料进行刻蚀。
7.根据权利要求6所述的填充方法，其特征在于，在所述第一钝化阶段中，向所述反应腔室加载第二射频功率，以及向所述基座加载所述偏压功率；通过调节所述第二射频功率和所述偏压功率的大小，来实现将所述第一钝化层覆盖所述基层表面的位于所述待加工孔的第一预设深度以上的第一区域。
8.根据权利要求7所述的填充方法，其特征在于，加载所述第一射频功率的第一射频源所发出的第一射频频率，和加载所述第二射频功率的第二射频源所发出的第二射频频率不同。
9.根据权利要求8所述的填充方法，其特征在于，所述第一射频频率包括：13.56MHz、400KHz、2MHz、40MHz、60MHz、80MHz或100MHz；所述第二射频频率包括：13.56MHz、400KHz、2MHz、40MHz、60MHz、80MHz或100MHz。
10.根据权利要求1所述的填充方法，其特征在于，在所述刻蚀阶段中，向反应腔室内通入的工艺气体包括NF3。
CN201811445042.0A 2018-11-29 2018-11-29 填充方法 Pending CN111244025A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811445042.0A CN111244025A (zh) 2018-11-29 2018-11-29 填充方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811445042.0A CN111244025A (zh) 2018-11-29 2018-11-29 填充方法

Publications (1)

Publication Number Publication Date
CN111244025A true CN111244025A (zh) 2020-06-05

Family

ID=70863734

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811445042.0A Pending CN111244025A (zh) 2018-11-29 2018-11-29 填充方法

Country Status (1)

Country Link
CN (1) CN111244025A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113725149A (zh) * 2021-08-30 2021-11-30 长江存储科技有限责任公司 材料的填充方法、半导体结构和3d nand存储器
CN113725147A (zh) * 2021-09-02 2021-11-30 长鑫存储技术有限公司 半导体结构制作方法及半导体结构
WO2023137849A1 (zh) * 2022-01-20 2023-07-27 长鑫存储技术有限公司 一种半导体结构及其形成方法、制造装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060148236A1 (en) * 2004-12-30 2006-07-06 Dongbuanam Semiconductor Inc. Semiconductor device with a metal line and method of forming the same
US20110159690A1 (en) * 2009-08-04 2011-06-30 Anand Chandrashekar Depositing tungsten into high aspect ratio features
CN103094202A (zh) * 2011-11-07 2013-05-08 无锡华润上华科技有限公司 半导体器件及其钨塞填充方法
US20130302980A1 (en) * 2009-08-04 2013-11-14 Anand Chandrashekar Tungsten feature fill
US20160343612A1 (en) * 2015-05-18 2016-11-24 Lam Research Corporation Feature fill with multi-stage nucleation inhibition

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060148236A1 (en) * 2004-12-30 2006-07-06 Dongbuanam Semiconductor Inc. Semiconductor device with a metal line and method of forming the same
US20110159690A1 (en) * 2009-08-04 2011-06-30 Anand Chandrashekar Depositing tungsten into high aspect ratio features
US20130302980A1 (en) * 2009-08-04 2013-11-14 Anand Chandrashekar Tungsten feature fill
CN103094202A (zh) * 2011-11-07 2013-05-08 无锡华润上华科技有限公司 半导体器件及其钨塞填充方法
US20160343612A1 (en) * 2015-05-18 2016-11-24 Lam Research Corporation Feature fill with multi-stage nucleation inhibition
CN106169440A (zh) * 2015-05-18 2016-11-30 朗姆研究公司 用多阶段核化抑制填充特征

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113725149A (zh) * 2021-08-30 2021-11-30 长江存储科技有限责任公司 材料的填充方法、半导体结构和3d nand存储器
CN113725149B (zh) * 2021-08-30 2023-10-10 长江存储科技有限责任公司 材料的填充方法、半导体结构和3d nand存储器
CN113725147A (zh) * 2021-09-02 2021-11-30 长鑫存储技术有限公司 半导体结构制作方法及半导体结构
CN113725147B (zh) * 2021-09-02 2023-10-10 长鑫存储技术有限公司 半导体结构制作方法及半导体结构
WO2023137849A1 (zh) * 2022-01-20 2023-07-27 长鑫存储技术有限公司 一种半导体结构及其形成方法、制造装置

Similar Documents

Publication Publication Date Title
KR20230161400A (ko) 텅스텐 갭충진 퍼포먼스를 향상시키기 위해 에칭 프로세스에서 rf 전력의 펄싱
KR102609125B1 (ko) 리모트 플라즈마 프로세스를 위한 챔버 컨디셔닝
US10147588B2 (en) System and method for increasing electron density levels in a plasma of a substrate processing system
US9837312B1 (en) Atomic layer etching for enhanced bottom-up feature fill
US10381266B2 (en) Tungsten feature fill with nucleation inhibition
US20220359280A1 (en) Tungsten feature fill with nucleation inhibition
US9595466B2 (en) Methods for etching via atomic layer deposition (ALD) cycles
KR20160135672A (ko) 멀티-스테이지 핵생성 억제와 함께 피처 충진
CN105470194A (zh) 用核化抑制的特征填充
KR20180025268A (ko) 금속들을 에칭하기 위한 연속 rf 플라즈마 및 펄싱된 rf 플라즈마
US20220205096A1 (en) Dielectric gapfill using atomic layer deposition (ald), inhibitor plasma and etching
US11373862B2 (en) Surface modified depth controlled deposition for plasma based deposition
CN111244025A (zh) 填充方法
KR102297695B1 (ko) 유도 결합 고밀도 플라즈마를 사용한 유전체 막의 치밀화
WO2018110150A1 (ja) 成膜装置及び成膜方法
KR20160062487A (ko) 플라즈마 원자층 증착법에 의한 박막 형성방법
US20210062330A1 (en) Selective cobalt deposition on copper surfaces
KR20190015132A (ko) 피처리체를 처리하는 방법
US20220389571A1 (en) Apparatus For Single Chamber Deposition And Etch
TW202025283A (zh) 沉積介電材料之方法
US20080121518A1 (en) Plasma deposition process with variable process parameters

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination