JP4356747B2 - 高密度プラズマ化学蒸着を用いた間隙充填方法及び材料蒸着方法 - Google Patents
高密度プラズマ化学蒸着を用いた間隙充填方法及び材料蒸着方法 Download PDFInfo
- Publication number
- JP4356747B2 JP4356747B2 JP2006528102A JP2006528102A JP4356747B2 JP 4356747 B2 JP4356747 B2 JP 4356747B2 JP 2006528102 A JP2006528102 A JP 2006528102A JP 2006528102 A JP2006528102 A JP 2006528102A JP 4356747 B2 JP4356747 B2 JP 4356747B2
- Authority
- JP
- Japan
- Prior art keywords
- deposition
- substrate
- compound
- deposition rate
- deuterium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims abstract description 77
- 239000000463 material Substances 0.000 title claims abstract description 27
- 238000007740 vapor deposition Methods 0.000 title claims description 12
- 238000005229 chemical vapour deposition Methods 0.000 title claims description 9
- 230000008021 deposition Effects 0.000 claims abstract description 69
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 239000007789 gas Substances 0.000 claims abstract description 28
- 239000000203 mixture Substances 0.000 claims abstract description 22
- 238000006243 chemical reaction Methods 0.000 claims abstract description 14
- 238000000151 deposition Methods 0.000 claims description 67
- 229910052805 deuterium Inorganic materials 0.000 claims description 41
- YZCKVEUIGOORGS-OUBTZVSYSA-N Deuterium Chemical compound [2H] YZCKVEUIGOORGS-OUBTZVSYSA-N 0.000 claims description 39
- 150000001875 compounds Chemical class 0.000 claims description 31
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 125000001424 substituent group Chemical group 0.000 claims description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 4
- 239000011810 insulating material Substances 0.000 claims description 4
- 238000005137 deposition process Methods 0.000 claims description 3
- 230000008020 evaporation Effects 0.000 claims description 3
- 238000001704 evaporation Methods 0.000 claims description 3
- 229910004283 SiO 4 Inorganic materials 0.000 claims description 2
- 125000004435 hydrogen atom Chemical group [H]* 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 claims description 2
- 230000000155 isotopic effect Effects 0.000 claims 3
- NZYCGFZUQASSNJ-UHFFFAOYSA-N O=[Si].OP(O)(O)=O Chemical compound O=[Si].OP(O)(O)=O NZYCGFZUQASSNJ-UHFFFAOYSA-N 0.000 claims 1
- 229910019142 PO4 Inorganic materials 0.000 claims 1
- GDMRBHLKSYSMLJ-UHFFFAOYSA-N [F].O=[Si] Chemical compound [F].O=[Si] GDMRBHLKSYSMLJ-UHFFFAOYSA-N 0.000 claims 1
- NBIIXXVUZAFLBC-UHFFFAOYSA-K phosphate Chemical compound [O-]P([O-])([O-])=O NBIIXXVUZAFLBC-UHFFFAOYSA-K 0.000 claims 1
- 239000010452 phosphate Substances 0.000 claims 1
- 239000000126 substance Substances 0.000 claims 1
- 239000002023 wood Substances 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 8
- -1 heavy-hydrogen compound Chemical group 0.000 abstract description 4
- 235000012431 wafers Nutrition 0.000 description 21
- 238000004544 sputter deposition Methods 0.000 description 16
- 239000002243 precursor Substances 0.000 description 15
- 229910052722 tritium Inorganic materials 0.000 description 11
- YZCKVEUIGOORGS-NJFSPNSNSA-N Tritium Chemical compound [3H] YZCKVEUIGOORGS-NJFSPNSNSA-N 0.000 description 9
- 239000002019 doping agent Substances 0.000 description 8
- 235000012239 silicon dioxide Nutrition 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 239000011800 void material Substances 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 5
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- XLYOFNOQVPJJNP-ZSJDYOACSA-N Heavy water Chemical compound [2H]O[2H] XLYOFNOQVPJJNP-ZSJDYOACSA-N 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005429 filling process Methods 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 1
- 230000003796 beauty Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 150000001975 deuterium Chemical class 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- ZOCHARZZJNPSEU-UHFFFAOYSA-N diboron Chemical compound B#B ZOCHARZZJNPSEU-UHFFFAOYSA-N 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000002203 pretreatment Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
- ISIJQEHRDSCQIU-UHFFFAOYSA-N tert-butyl 2,7-diazaspiro[4.5]decane-7-carboxylate Chemical compound C1N(C(=O)OC(C)(C)C)CCCC11CNCC1 ISIJQEHRDSCQIU-UHFFFAOYSA-N 0.000 description 1
- WRECIMRULFAWHA-UHFFFAOYSA-N trimethyl borate Chemical compound COB(OC)OC WRECIMRULFAWHA-UHFFFAOYSA-N 0.000 description 1
- WVLBCYQITXONBZ-UHFFFAOYSA-N trimethyl phosphate Chemical compound COP(=O)(OC)OC WVLBCYQITXONBZ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/04—Coating on selected surface areas, e.g. using masks
- C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/40—Oxides
- C23C16/401—Oxides containing silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
- H01L21/31608—Deposition of SiO2
- H01L21/31612—Deposition of SiO2 on a silicon body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
- H01L21/31625—Deposition of boron or phosphorus doped silicon oxide, e.g. BSG, PSG, BPSG
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Mechanical Engineering (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- Materials Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Plasma & Fusion (AREA)
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
- Element Separation (AREA)
Description
本発明は基板上への層形成方法に関し、及び特定の実施態様においては間隙充填方法に関する。
絶縁材及び絶縁材層は種々半導体用途において構造物及び回路素子を絶縁し及び電気的に隔離するために広く用いられている。このような材料及び層の絶縁特性は、絶縁材料の蒸着処理中に生成される空隙部分をいかに最小限に抑えあるいは排除できるかによって左右されることが多い。蒸着処理中の蒸着層全面における蒸着速度を均一化することによって、フィルム品質及び空隙混入の効率的最小化能力を向上させることが可能である。装置の形状サイズの減少と共に充填されるべき間隙の幅も減少し、これら間隙のアスペクト比が極めて高くなる可能性がある。その結果、間隙充填における空隙面積の最小化がより困難となる一方において、効果的絶縁のために、前記最小化の重要性はさらに高まる。面全体において蒸着速度に変動があることによって、蒸着条件及び空隙排除パラメータの最適化が困難となることもあり得る。
正確な間隙充填が必要とされる場合に用いられる方法の一つとして高密度プラズマ化学蒸着（ＨＤＰ−ＣＶＤ）がある。ＨＤＰ−ＣＶＤ装置において従来から採用されているアルゴン等のスパッタリングガスをＨ２等の代替スパッタリングガスで置換える等による、他の従来方法に対する改良も検討されている。Ｈ２での置換えにより、一定蒸着条件下での間隙充填中における空隙発生の減少が可能となっている。
従って、より改良された間隙充填方法及び蒸着速度の均一化方法の開発が望まれている。
本発明は、一観点として、基板上に層を蒸着する方法に関する。本方法においては、まず基板が高密度プラズマ反応室内へ供される。Ｄ ２ 及びＤＨの一方又は両方と、重水素同位元素置換基をもつ少なくとも１種の化合物と、を含むガス混合物を反応室中へ供給し、反応室内に高密度プラズマを発生させる。これにより、前記少なくとも１種の化合物の少なくとも一部を含む層が基板上へ化学蒸着される。
本発明は、別の一観点として、基板の充填部分を作製する方法を提供する。この方法では、重水素同位元素置換基をもつ少なくとも１種の化合物と、Ｄ ２ 及びＨＤの少なくとも１種と、を含むガス混合物の存在下で、基板上への材料の蒸着及びエッチングが同時に行われる。
本発明は、さらに別の一観点として、高密度プラズマ化学蒸着中における総合蒸着速度の不均一の程度を減少させる方法を提供する。この方法では、上記蒸着中に、ＤＨ及びＤ ２ の一方又は両方と、重水素同位元素置換基を含む少なくとも１種の化合物と、を含むガス混合物が与えられる。上記総合蒸着速度は、上記材料の蒸着の速度の、該蒸着とは同時に生じる上記材料のエッチングの速度に対する比によって定義される。
以下に本発明の好ましい実施態様について添付図面を参照しながら説明する。
本発明により、基板上への改良された層蒸着方法が提供される。前記層は１または２以上の重水素化合物を用いる化学蒸着によって蒸着することができる。本発明の目的に関して、用語「重水素」はジュウテリウム（Ｄ）またはトリチウム（Ｔ）を指し、また用語「重水素化合物」は水素原子の１個、数個、あるいはすべてが対応重同位元素に関して自然発生レベルを超える程度までＤ及び／またはＴで置換えられている化合物を指す。より具体的に言えば、重水素スパッタリングガス、重水素含有前駆体ガス、あるいは重水素前駆体及び重水素スパッタリングガス双方の存在下で、高密度プラズマ化学蒸着（ＨＤＰ−ＣＶＤ）によって珪素含有層を形成することが可能である。
ＨＤＰ−ＣＶＤでは典型的には蒸着対象材料の化学蒸着とスパッタエッチングが同時に行われる。蒸着及びエッチングの同時実施によって正味の蒸着速度が得られ、この速度は総合蒸着速度とも呼ぶことができるものである。本発明方法を用いて表面全体における正味蒸着速度の均一度を高める（不一致を減ずる）ことが可能である。本発明方法のいくつかの態様は間隙充填処理において特に有用であり、またこれら態様に従って生じた充填間隙中の空隙を最小限に抑えあるいは排除することが可能である。
次に本発明方法について図１〜９を参照しながら説明する。まず図１には本発明方法の実施において使用可能な反応器１０が示されている。反応器１０として、例えばＨＤＰ−ＣＶＤ反応器等の化学蒸着反応器を用いることができる。図１に示すように、反応器１０には反応室１２が備えられ、さらに１または２以上の高周波（ＲＦ）コイル１４を備えるドーム１３で構成されていてもよい。反応器１０には１または２以上の注入口１８及び１または２以上の排出口２０が設けられていてもよい。注入口１８は例えばガス噴射装置であってもよい。
反応器１０には基板９０を支持又は保持するための基板台２２を備えることができる。反応器１０がＨＤＰ反応器である場合、基板台２２として静電チャックを用いることも可能である。本発明方法の実施において、典型例として誘導結合型反応器を反応器１０として用いることができる。但し本発明では容量結合型反応器及び電子サイクロトロン共鳴（ＥＣＲ）型反応器双方の使用が企図されている。
本発明方法の実施において使用可能な例示的誘導結合型ＨＤＰ−ＣＶＤ反応器としてＮｏｖｅｌｌｕｓシステム社（カリフォルニア州Ｓａｎ Ｊｏｓｅ）の標準型Ｎｏｖｅｌｌｕｓ ＨＤＰチャンバー（ＳＰＥＥＤ、登録商標）がある。この反応器が使用される場合には、反応室１２内にＲＦ電界を誘導するドームコイル１４へ低周波数（ＬＦ）電力を印加することができる。このＲＦ電界を用いて高密度プラズマ１６を発生させることができる。本発明において、用語「高密度プラズマ」とは約１０１１イオン／ｃｍ３以上の密度をもつプラズマを指す。スパッタリングに際しては、プラズマ１６からウェハー９０へイオン化されたプラズマ分子を引き寄せるように、静電チャック２２へ高周波（ＨＦ）電力を与えることによって、ウェハー９０へＲＦバイアスを印加することができる。
以下における説明を簡単化するために、条件及びパラメータは、ＳＰＥＥＤ（登録商標）ＨＤＰ装置の使用におけるものを記載する。しかしながら、本発明では具体的に記載された条件及びパラメータとは異なる別の反応器が使用される場合もあることを理解されたい。
本発明の特定の態様について図１〜４を参照しながら説明する。図２には本発明方法の予備処理段階にある半導体ウェハーあるいはウェハー片９０が図示されている。ウェハー片９０は半導体基板１００で構成することができる。本願特許請求の範囲の理解を補助するため、本願において用語「半導電性基板」及び「半導体基板」は、以下に限定されないが、未処理の半導性材料を含めた、半導体ウェハー（単体または他材料を上部に含む集成体のいずれか）及び半導電性材料層（単体または他材料を含む集成体のいずれか）等の半導電性材料を含んだいずれかの構造体を意味すると定義される。また用語「基板」は、以下に限定されないが、上記半導体基板を含むいずれかの支持構造体を指す。基板１００には、図２に示すような平面状の、あるいは１または２以上の形状的特徴を含む表面１０２を設けることが可能である。
図３に示すように、所定材料から成る層１０４を例えばＨＤＰ−ＣＶＤを用いて１または２以上の重水素含有化合物の存在下で基板表面１０２上へ蒸着することができる。例えば図１に示すような高密度プラズマ反応室内において、層１０４を形成することができる。重水素同位元素置換基を含む少なくとも１種の化合物を１または２以上の注入口１８を通して反応室１２中へ供給することができる。前記層１０４（図３）は、例えば酸化珪素等、また特定の態様においては二酸化珪素あるいはドープされた二酸化珪素等の絶縁性材料から構成することができる。
ＨＤＰ−ＣＶＤを用いて酸化物層１４を形成する従来方法では、一般的には１または２以上の前駆体化合物、及び例えばアルゴン（Ａｒ）を含む１または２以上の不活性ガス、またある場合ではＯ２、Ｏ３あるいはＮＯ３の１または２以上を含むオキシダントガスを含むガス混合物を用いた蒸着が用いられる。ＨＤＰ蒸着に際し、前記ガス混合物の一部は蒸着される材料のスパッタリングに必要とされるので、これらを前記混合物のスパッタリング成分と呼ぶことができる。従来方法では、いくつかの例として、不活性ガス成分の一部または全部を、例えば蒸着される材料のスパッタリングに作用することができるＨ２あるいはＨｅで置換えることが可能である。しかしながら、ＨＤＰ−ＣＶＤ装置中でのＨ２を用いた蒸着では、蒸着速度が表面全体において不均一となるため、予測できない均一でない蒸着が生ずる可能性がある。
従来方法による酸化珪素蒸着処理において用いられる前駆体化合物の例として、シラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）、ジクロロシラン（ＳｉＣｌ２Ｈ２）、及びＳｉ（ＯＣ２Ｈ５）４（ＴＥＯＳ）を挙げることができる。従来方法によるドープされた酸化物層の形成では、ホスフィン（ＰＨ３）、ジボラン（Ｂ２Ｈ６）、アルシン（ＡｓＨ４）、リン酸トリメチル（Ｃ３Ｈ９Ｏ３Ｐ３）及び硼酸トリメチル（Ｃ３Ｈ９Ｏ３Ｂ３）の１または２以上の存在下での蒸着が用いられる。
本発明方法では、１または２以上の重水素化及び／またはトリチウム化された前駆体化合物、重水素化及び／またはトリチウム化されたドーパント化合物、二原子重水素ガス、あるいはこれら化合物等のいずれかの混合物が使用される。本発明の目的において用いられる二原子重水素ガスあるいは重水素ガスとして、ＤＨ、ＤＴ、Ｄ２、Ｔ２、ＴＨ及びこれらの混合物を挙げることができる。
本発明方法の特定の態様においては、１または２以上の前駆体分子、酸素含有ガス、及び、重水素化及び／またはトリチウム化された形態の水素ガスが反応室１２（図１）中へ供される。基板９０上への層１０４の化学蒸着を行うために反応室１２内において高密度プラズマ１６が生成される。前記層１０４の蒸着では、同時エッチングが行われない状態（すなわちバイアス電力のない状態）において生ずる蒸着の速度と、特定のバイアス電力が与えられた時に生ずる同時エッチングの速度とに依存する総合（正味）蒸着速度を用いることができる。前記正味蒸着速度はバイアス電力、流速、圧力、温度及び他のパラメータ等の要因による影響を受ける。その結果、蒸着中に１または２以上のパラメータを変更することによって層１０４の蒸着中に正味蒸着速度を変え、あるいは適合させることが可能である。
反応室１２（図１）へ供給されるＨ２あるいは他のスパッタリングガス成分の一部または全部を置換えることにより基板９０全面における総合蒸着速度の均一度を高めることが可能である。言い換えれば、重水素スパッタリング剤の存在によって、層１０４（図３）のＨＤＰ−ＣＶＤ蒸着中における表面全体における正味蒸着速度不一致の程度を、同一条件下で例えばＨ２を用いた場合に生ずる対応する蒸着速度不一致の程度よりも減ずることができる。
図４及び５は、ＨＤＰ−ＣＶＤを用いた二酸化珪素蒸着中にＨ２（図４）がＤ２（図５）に代替された場合に得られる正味蒸着速度均一度の改善を示した図である。図４及び５に示されたデータは、上面へ二酸化珪素層１０４が蒸着される平面状表面１０２をもつ２００ｍｍウェハー９０（図３）を用いたＮｏｖｅｌｌｕｓ ＳＰＥＥＤ（登録商標）反応器中におけるＨＤＰ−ＣＶＤに関して得られたデータである。図４及び５のそれぞれには、ウェハー９０上の中心点１０８、点１１０で示されるウェハー９０の縁リング、中心点１０８から第一間隔の位置にある点１１２で示される第一リング、及び中心点１０８から第二間隔の位置にある点１１４で示される第二リングについての測定されたエッチング対深度比（Ｅ／Ｄ比）が示されている。
図４及び図５の比較から、ＨＤＰ−ＣＶＤによる酸化物層の形成においてＨ２の代わりにＤ２が用いられる場合、明瞭なエッチング／蒸着均一度の改善が得られることが分かる。図４及び５に示すように、Ｈ２及びＤ２は双方とも低バイアス電力においてＥ／Ｄ比の蒸着部分に寄与して正味の蒸着を高め、またＥ／Ｄ比を減ずる原因となる。しかしながら、Ｄ２によって全体的エッチング／蒸着均一度は低バイアス電力においても改善される。重水素スパッタリング成分を用いることにより、ウェハー９０の平面状表面全体における正味蒸着速度の不一致を、平面状ウェハー全体に亘るすべての点について、実質的に均一な層厚を与える他のスパッタリング成分の場合よりも減ずることが可能である。すなわち上記発明によれば、表面全体における正味蒸着速度の不均一を従来の非重水素方法における不均一よりも１８％以上減ずることにより、蒸着均一度及び／または層厚均一度を改善することが可能である。
図３を再度参照すると、層１０４の例示的材料としては、酸化珪素、二酸化珪素、リン酸のドープされた二酸化珪素（ＰＳＧ）、硼素のドープされた酸化珪素（ＢＳＧ）、硼素及びリン酸のドープされた酸化物（ＢＰＳＧ）、あるいはＦ、Ａｓ、Ｇｅまたはそれらの混合物等の代替ドーパントでドープされた酸化物を挙げることができる。本発明の実施態様において、層１０４がドープされた酸化物層の場合、ＰＨ３−ｘＲｘ、Ｂ２Ｈ６−ｙＲｙ、ＡｓＨ４−ｑ、Ｃ３Ｈ９−ｚＲｚＯ３Ｐ３及びＣ３Ｈ９−ｚＲｚＯ３Ｂ３等（ＲはＴ、Ｄまたはこれらの混合物、及びｘ＝１〜３、ｙ＝１〜６、ｚ＝１〜９、及びｑ＝１〜４）の重水素化あるいはトリチウム化された１または２以上のドーパントを与えることにより、重水素（ＤまたはＴ）を、図１に示したプラズマ１６に与えることができる。特定用途において、重水素化及び／またはトリチウム化されたドーパント化合物の１または２以上を前述した二原子重水素ガスの１または２以上と共に与えることが可能である。
本発明方法に従った層１０４のＨＤＰ−ＣＶＤ蒸着においては、重水素化及び／またはトリチウム化された前駆体化合物の１または２以上を与えることにより、高密度プラズマ中へ重水素及びトリチウムの一方あるいは双方を与えることができる。このような重水素含有前駆体としては、ＳｉＲｘＨ４−ｘ、Ｓｉ２ＲｙＨ６−ｙ、ＳｉＣｌ２ＲＨ、ＳｉＣｌ２Ｒ２、ＳｉＯ４Ｃ８ＲｑＨ２０−ｑ（Ｒは重水素、トリチウムまたはこれらの混合物、及びｘ＝１〜４、y＝１〜６及びｑ＝１〜２０）の１または２以上を挙げることができる。前記１または２以上の重水素含有前駆体は単独で用いるか、あるいはプラズマ１６中の重水素化及び／またはトリチウム化スパッタリングガス、及び／または前述した重水素化及び／またはトリチウム化ドーパントの１または２以上と共に供給することができる。
図３に示すように、重水素及び／またはトリチウムが高密度プラズマ中に存在する条件でＨＤＰ−ＣＶＤを行うことにより、水素に対する重水素の存在によって正味蒸着速度の均一度が改善されて得られる実質的に平面状の面１０６をもつ層１０４を平面状表面１０２上へ蒸着により形成させることができる。本発明方法は、非平面状面上、でこぼこ形状をもつ面上、１または２以上の窪み、開口部または溝をもつ基板上、基板面上に１または２以上の素子をもつ基板上、あるいはこれらの種々組合せ上への層形成においても有利に利用可能である。
本発明方法が特に有利に使用される適用例として間隙充填がある。ＨＤＰ−ＣＶＤ処理において重水素及び／またはトリチウムを用いることにより窪み、開口部及び／または空隙を有利に埋めることができ、さらに重水素の代わりに水素を用いた場合に生ずる空隙よりも空隙のより少ない充填部分を提供することができる。本発明方法によればほぼ空隙を生成せずに間隙を充填することができる。ここで用語「空隙のない」とは、充填部分内部に検出可能な空隙部分がないことを指す。
本発明方法の例示的適用例について図６及び７を参照しながら説明する。図６には、内部に間隙あるいは開口部１２０がある基板材料１００から成るウェハーあるいはウェハー片９０が示されている。開口部１２０は間隙形状あるいは間隙構造として説明することができ、また例えばトレンチ絶縁領域等の絶縁領域であってもよい。開口部１２０は従来加工方法を用いて作製可能である。
開口部１２０には底面１２６及び開口部側壁１２２及び１２４が備えられている。図６に示すように、開口部１２０には平面状の底面１２６に対してほぼ垂直な側壁１２２及び１２４がある。また開口部１２０は該開口部の幅に対する同開口部の高さによって規定されるアスペクト比を持つものとして説明可能であり、アスペクト比は図６に示した特定例においては底面１２６の長さに対する側壁１２２、１２４の長さから得ることができる。あるいは別態様として、開口部１２０は非平面状の底面を有していてもよく、非矩形的形状であってもよく、及び／またはその側壁が底面に対してほぼ垂直でなくてもよい（図示せず）。
図７に示すように、基板１００上及び表面１０２上へ所定材料から成る層１０４を蒸着して開口部１２０を充填することができる。また別態様として、間隙充填の形成を、材料層１０４の正味の蒸着が開口部１２０内には為されるが表面１０２上には実質的に正味の蒸着がなされないように（図示せず）行うことも可能である。材料層１０４の蒸着は、重水素及び／またはトリチウムを含むスパッタリング成分をもつ高密度プラズマを用いたＨＤＰ−ＣＶＤによって行うことができる。また特定適用例においては、上述したようにＤ２、Ｔ２あるいはＨ、Ｔ及びＤの二原子混合物を与えることによって、高密度プラズマのスパッタリング成分へ重水素及び／またはトリチウムを与えることも可能である。
本発明方法にはさらに、前記重水素化あるいはトリチウム化された前駆体化合物のいずれかを用いた層１０４の形成が含まれる。これらの前駆体は単独で用いることができる他、他の前駆体と混合して用いてもよく、また重水素ガスと共に用いることも可能である。層１０４にドープされた酸化物等のドープされた材料が含まれる適用例においては、重水素化及び／またはトリチウム化されたドーパントを高密度プラズマ中へ与えることが可能である。層１０４の形成に用いられる適当なトリチウム化及び／または重水素化されたドーパントは前記と同様である。
間隙充填処理における層１０４の高密度プラズマ蒸着に１または２以上の重水素化及び／またはトリチウム化された化合物を用いることにより、従来の間隙充填技術による場合よりも改善された間隙充填を提供することができる。本発明方法を用いることにより、実質的に同一な蒸着条件下において重水素化されない化合物だけを用いた方法に比べて、空隙数がより少なく及び／または空隙面積が減じられるように開口部１２０を埋めることができる。尚、ここで用語「実質的に同一な」とは、処理制御の許容範囲内における同一を意味している。従って本発明方法はアスペクト比が高い（約３：１以上）、あるいはアスペクト比が極めて高い（約５：１以上）間隙充填用途に特に有用である。本発明方法を用いれば、約８：１のアスペクト比をもつ間隙であっても実質的に空隙を生ぜずに充填することが可能である。さらに、本発明方法はミクロン以下の幅をもつ開口部の充填に特に有利である。本発明方法を用いて、空隙を実質的に生ずることなく、数ナノメーター程度の狭い幅をもつ開口部を効率的に充填することが可能である。しかしながら、本発明には、上述した方法を用いた窪みやアスペクト比の低い開口部の充填も含まれることを理解されたい。
本発明方法を用いたさらに別の適用例を図８及び図９を参照しながら説明する。図８に示すように、基板１００上の素子１３２及び１３４間に開口部１３０を有するウェハー片９０が示されている。開口部１３０は、間隙形状あるいは間隙構造と言うことができる。前記素子１３２及び１３４の構造的特徴には特に限定はなく、例えば導電性の線であってもよい。これらの素子１３２及び１３４は従来加工方法を用いて作製することができる。開口部１３０は底面１４０及び側壁１３６及び１３８から成り、及び開口部１２０（図６）に関して上記に示した数値と同じアスペクト比をもつ。
図９に示すように、所定材料から成る層１０４を基板１００上へ蒸着して開口部１３０を実質的に充填することができる。当業者には理解される通り、特定態様においては、ＨＤＰ−ＣＶＤ処理中にウェハー全体におけるバイアス電力を適当に調節することにより、層１０４を実質的に平面状の表面１０６をもつように形成させることが可能である。本発明方法を用いて、ＣＶＤ処理中に高密度プラズマ中へ重水素及び／またはトリチウムの１つ又は２つを与えることにより、層１０４を蒸着して実質的に空隙を生ずることなく間隙１３０を充填することが可能である。前述した重水素前駆体、重水素ドーパント、重二原子水素化合物あるいはこれらの混合物のいずれかを用いて高密度プラズマ内へ重水素及び／またはトリチウムを与えることが可能である。
本発明方法の実施においてＮｏｖｅｌｌｕｓ ＳＰＥＥＤ（登録商標）のＨＤＰ−ＣＶＤ反応器が用いられる場合、適当な蒸着条件として二原子水素及び／またはその重水素体が約１００標準ｃｍ／分（ｓｃｃｍ）〜約２０００ｓｃｃｍの速度で供給されるという条件が含まれる。またＯ２及び／またはＯ３を含む酸素含有成分を反応器内へ約２００ｓｃｃｍ〜約２０ｓｃｃｍの速度で供給することができる。さらに前駆体化合物あるいは重水素で置換された前駆体化合物の１または２以上を全体で約１００ｓｃｃｍ〜約１０ｓｃｃｍの速度で供給することができる。適する蒸着温度は約２ミリトル〜約５０ミリトルの圧力条件下において約４００℃〜約８００℃の範囲内である。
本発明には他の誘導性反応器、ＥＣＲ反応器、あるいは容量性反応器の使用も含まれることが理解されるべきである。かかる別種の反応器の場合、個々の反応器及び蒸着において使用される特定化合物に基づく別の条件及びパラメータを採用することが可能である。
Claims (26)
- 基板上に層を蒸着する方法であって、
高密度プラズマ反応室内へ基板を供する工程と、
Ｄ２及びＤＨの一方又は両方と、重水素同位元素置換基をもつ少なくとも１種の化合物と、を含むガス混合物を前記反応室内へ供する工程と、
前記反応室内で高密度プラズマを発生させる工程と、
前記少なくとも１種の化合物の少なくとも一部を含む層を前記基板上へ化学蒸着させる工程と、
を含む方法。 - 前記重水素同位元素が重水素であることを特徴とする請求項１に記載の方法。
- 前記少なくとも１種の化合物がＳｉＤｘＨ４−ｘ、Ｓｉ２ＤｙＨ６−ｙ、ＰＤｚＨ３−ｚ、ＳｉＣｌ２ＤＨ、ＳｉＣｌ２Ｄ２、ＳｉＯ４Ｃ８ＤｑＨ２０−ｑ（式中、ｘ＝１〜４、ｙ＝１〜６、Ｚ＝１〜３、及びｑ＝１〜２０）からなる群から選択される化合物であることを特徴とする請求項１に記載の方法。
- 前記層が酸化物材料を含むことを特徴とする請求項１に記載の方法。
- 前記層が蒸着処理中に同時に蒸着及びエッチングされることを特徴とする請求項１に記載の方法。
- 前記蒸着によって実質的に平坦な面が作製されることを特徴とする請求項１に記載の方法。
- 前記少なくとも１種の化合物が混合物から成り、前記混合物がさらにＯ２及びＯ３の少なくとも一方を含むことを特徴とする請求項１に記載の方法。
- 基板の充填部分を作製する方法であって、
重水素同位元素置換基をもつ少なくとも１種の化合物と、Ｄ２ 及びＨＤの少なくとも１種と、を含むガス混合物の存在下で、基板上への材料の蒸着及びエッチングを同時に行うことを特徴とする方法。 - 前記少なくとも１種の化合物が第一の重水素化合物及び第二の重水素化合物を含むことを特徴とする請求項８に記載の方法。
- 前記ガス混合物はさらにＤＴ、Ｔ２及びＴＨの少なくとも１種を含むことを特徴とする請求項８に記載の方法。
- 前記ガス混合物はさらにＨ２ を含むことを特徴とする請求項１０に記載の方法。
- 前記充填部分は、トレンチ及び素子間空間からなる群から選択される少なくとも一つの形状を含むことを特徴とする請求項８に記載の方法。
- 前記少なくとも一つの形状の１または２以上が１：１よりも大きなアスペクト比を持つことを特徴とする請求項１２に記載の方法。
- 前記少なくとも一つの形状の１または２以上が２：１よりも大きなアスペクト比を持つことを特徴とする請求項１２に記載の方法。
- 前記少なくとも一つの形状の１または２以上が３：１よりも大きなアスペクト比を持つことを特徴とする請求項１２に記載の方法。
- 前記少なくとも一つの形状の１または２以上が４：１よりも大きなアスペクト比を持つことを特徴とする請求項１２に記載の方法。
- 前記少なくとも一つの形状の１または２以上が５：１よりも大きなアスペクト比を持つことを特徴とする請求項１２に記載の方法。
- 前記少なくとも一つの形状の１または２以上が１０ｎｍ未満の幅を持つことを特徴とする請求項１２に記載の方法。
- 蒸着がでこぼこ状の形状上に対して行われ、前記蒸着によって前記でこぼこ状の形状よりもより滑らかな面が形成されることを特徴とする請求項８に記載の方法。
- 前記材料が、硼素／リン酸のドープされた酸化珪素、フッ素のドープされた酸化珪素、リン酸のドープされた酸化珪素、硼素のドープされた酸化珪素及び未ドープの酸化珪素からなる群から選択されることを特徴とする請求項８に記載の方法。
- 高密度プラズマ化学蒸着中における総合蒸着速度の不均一の程度を減少させる方法であって、
前記蒸着中に、ＤＨ及びＤ２の一方又は両方と、重水素同位元素置換基を含む少なくとも１種の化合物と、を含むガス混合物を与える工程を含み、
前記総合蒸着速度は、前記材料の蒸着の速度の、該蒸着とは同時に生じる前記材料のエッチングの速度に対する比によって定義される、方法。 - 前記蒸着がウェハーの表面全域において為され、前記ウェハー表面の中心点における前記総合蒸着速度が前記ウェハー表面の縁部における総合蒸着速度と実質的に同等であることを特徴とする請求項２１に記載の方法。
- 前記中心点における前記総合蒸着速度が、前記中心点と前記ウェハー表面縁部にある点との間の線に沿った実質的にすべての点における総合蒸着速度と実質的に同等であることを特徴とする請求項２２に記載の方法。
- 前記蒸着がウェハーの表面全体において起こり、前記ウェハー表面全体のいずれかの点における総合蒸着速度が、前記ウェハー表面全体の他のすべての点における総合蒸着速度と実質的に同等であることを特徴とする請求項２１に記載の方法。
- 前記蒸着は１または２以上の間隙をもつ基板上への絶縁材料の蒸着を含み、前記蒸着によって前記絶縁材料で前記１または２以上の間隙が充填されて実質的に空隙のない充填間隙が形成されることを特徴とする請求項２１に記載の方法。
- 前記総合蒸着速度が、 １ Ｈの形態の二原子水素と前記少なくとも１種の化合物とを用い、それ以外は同一の蒸着条件下で行った場合に生ずる総合蒸着速度よりも減じられることを特徴とする請求項２１に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/669,671 US7056833B2 (en) | 2003-09-23 | 2003-09-23 | Methods of filling gaps and methods of depositing materials using high density plasma chemical vapor deposition |
| PCT/US2004/030875 WO2005031841A2 (en) | 2003-09-23 | 2004-09-20 | Methods of filling gaps and methods of depositing materials using high density plasma chemical vapor deposition |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007507111A JP2007507111A (ja) | 2007-03-22 |
| JP4356747B2 true JP4356747B2 (ja) | 2009-11-04 |
Family
ID=34313738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006528102A Expired - Lifetime JP4356747B2 (ja) | 2003-09-23 | 2004-09-20 | 高密度プラズマ化学蒸着を用いた間隙充填方法及び材料蒸着方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (3) | US7056833B2 (ja) |
| EP (1) | EP1665354B1 (ja) |
| JP (1) | JP4356747B2 (ja) |
| KR (1) | KR100759649B1 (ja) |
| CN (1) | CN100454497C (ja) |
| AT (1) | ATE537556T1 (ja) |
| TW (1) | TWI248638B (ja) |
| WO (1) | WO2005031841A2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7279770B2 (en) * | 2004-08-26 | 2007-10-09 | Micron Technology, Inc. | Isolation techniques for reducing dark current in CMOS image sensors |
| US8021992B2 (en) * | 2005-09-01 | 2011-09-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | High aspect ratio gap fill application using high density plasma chemical vapor deposition |
| US20130288485A1 (en) * | 2012-04-30 | 2013-10-31 | Applied Materials, Inc. | Densification for flowable films |
| US20140070225A1 (en) * | 2012-09-07 | 2014-03-13 | Apple Inc. | Hydrogenation and Crystallization of Polycrystalline Silicon |
| US9401423B2 (en) * | 2013-07-16 | 2016-07-26 | Globalfoundries Inc. | Enhancing transistor performance and reliability by incorporating deuterium into a strained capping layer |
| CN105825906B (zh) * | 2016-03-30 | 2017-12-08 | 中国科学院上海应用物理研究所 | 一种放射性含氟废液水泥固化方法 |
| US11508584B2 (en) | 2019-06-17 | 2022-11-22 | Applied Materials, Inc. | Deuterium-containing films |
| CN114761612A (zh) * | 2019-12-02 | 2022-07-15 | 朗姆研究公司 | 原位pecvd覆盖层 |
| US20240087882A1 (en) * | 2022-09-09 | 2024-03-14 | Applied Materials, Inc. | Fluorine-doped silicon-containing materials |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2933177B2 (ja) * | 1991-02-25 | 1999-08-09 | キヤノン株式会社 | 非単結晶炭化珪素半導体、及びその製造方法、及びそれを用いた半導体装置 |
| US6106678A (en) * | 1996-03-29 | 2000-08-22 | Lam Research Corporation | Method of high density plasma CVD gap-filling |
| US6232216B1 (en) * | 1996-04-16 | 2001-05-15 | Nippon Telegraph And Telephone Corporation | Thin film forming method |
| US6077791A (en) | 1996-12-16 | 2000-06-20 | Motorola Inc. | Method of forming passivation layers using deuterium containing reaction gases |
| JP3599513B2 (ja) * | 1996-12-27 | 2004-12-08 | 松下電器産業株式会社 | 薄膜トランジスタの製造方法 |
| US6025280A (en) | 1997-04-28 | 2000-02-15 | Lucent Technologies Inc. | Use of SiD4 for deposition of ultra thin and controllable oxides |
| US6023093A (en) * | 1997-04-28 | 2000-02-08 | Lucent Technologies Inc. | Deuterated direlectric and polysilicon film-based semiconductor devices and method of manufacture thereof |
| US5872058A (en) | 1997-06-17 | 1999-02-16 | Novellus Systems, Inc. | High aspect ratio gapfill process by using HDP |
| US5972765A (en) | 1997-07-16 | 1999-10-26 | International Business Machines Corporation | Use of deuterated materials in semiconductor processing |
| US6156653A (en) | 1997-11-03 | 2000-12-05 | Zilog, Inc. | Method of fabricating a MOS device |
| US6395150B1 (en) | 1998-04-01 | 2002-05-28 | Novellus Systems, Inc. | Very high aspect ratio gapfill using HDP |
| US6200911B1 (en) * | 1998-04-21 | 2001-03-13 | Applied Materials, Inc. | Method and apparatus for modifying the profile of narrow, high-aspect-ratio gaps using differential plasma power |
| US6030881A (en) | 1998-05-05 | 2000-02-29 | Novellus Systems, Inc. | High throughput chemical vapor deposition process capable of filling high aspect ratio structures |
| US6255197B1 (en) * | 1998-06-10 | 2001-07-03 | Jim Mitzel | Hydrogen annealing method and apparatus |
| US6129819A (en) * | 1998-11-25 | 2000-10-10 | Wafertech, Llc | Method for depositing high density plasma chemical vapor deposition oxide in high aspect ratio gaps |
| KR20000057747A (ko) * | 1999-01-14 | 2000-09-25 | 루센트 테크놀러지스 인크 | 실리콘 집적 회로의 제조 방법 |
| JP2000315791A (ja) * | 1999-05-06 | 2000-11-14 | Nec Corp | 半導体装置およびその製造方法 |
| US6368988B1 (en) | 1999-07-16 | 2002-04-09 | Micron Technology, Inc. | Combined gate cap or digit line and spacer deposition using HDP |
| KR20010036046A (ko) * | 1999-10-05 | 2001-05-07 | 윤종용 | 중수소 가스를 포함하는 분위기를 사용하는 반도체 소자의 절연막 형성방법 |
| US6331494B1 (en) | 1999-12-30 | 2001-12-18 | Novellus Systems, Inc. | Deposition of low dielectric constant thin film without use of an oxidizer |
| JP3723085B2 (ja) * | 2001-03-15 | 2005-12-07 | 株式会社東芝 | 半導体装置の製造方法及び製造装置 |
| US6614977B2 (en) | 2001-07-12 | 2003-09-02 | Little Optics, Inc. | Use of deuterated gases for the vapor deposition of thin films for low-loss optical devices and waveguides |
| US6670241B1 (en) | 2002-04-22 | 2003-12-30 | Advanced Micro Devices, Inc. | Semiconductor memory with deuterated materials |
| US6768828B2 (en) * | 2002-11-04 | 2004-07-27 | Little Optics Inc. | Integrated optical circuit with dense planarized cladding layer |
| US6982207B2 (en) * | 2003-07-11 | 2006-01-03 | Micron Technology, Inc. | Methods for filling high aspect ratio trenches in semiconductor layers |
-
2003
- 2003-09-23 US US10/669,671 patent/US7056833B2/en not_active Expired - Fee Related
-
2004
- 2004-09-20 EP EP04784663A patent/EP1665354B1/en not_active Expired - Lifetime
- 2004-09-20 WO PCT/US2004/030875 patent/WO2005031841A2/en active Application Filing
- 2004-09-20 AT AT04784663T patent/ATE537556T1/de active
- 2004-09-20 KR KR1020067005493A patent/KR100759649B1/ko active IP Right Grant
- 2004-09-20 CN CNB2004800275649A patent/CN100454497C/zh not_active Expired - Lifetime
- 2004-09-20 JP JP2006528102A patent/JP4356747B2/ja not_active Expired - Lifetime
- 2004-09-22 TW TW093128729A patent/TWI248638B/zh active
-
2005
- 2005-04-25 US US11/115,854 patent/US7273793B2/en not_active Expired - Lifetime
-
2006
- 2006-01-27 US US11/341,199 patent/US7202183B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1856870A (zh) | 2006-11-01 |
| KR100759649B1 (ko) | 2007-09-17 |
| US20060134924A1 (en) | 2006-06-22 |
| US20050064729A1 (en) | 2005-03-24 |
| EP1665354A2 (en) | 2006-06-07 |
| TW200524008A (en) | 2005-07-16 |
| WO2005031841A2 (en) | 2005-04-07 |
| US7202183B2 (en) | 2007-04-10 |
| EP1665354B1 (en) | 2011-12-14 |
| KR20060095972A (ko) | 2006-09-05 |
| TWI248638B (en) | 2006-02-01 |
| ATE537556T1 (de) | 2011-12-15 |
| CN100454497C (zh) | 2009-01-21 |
| JP2007507111A (ja) | 2007-03-22 |
| WO2005031841A3 (en) | 2005-09-01 |
| US7056833B2 (en) | 2006-06-06 |
| US20050196976A1 (en) | 2005-09-08 |
| US7273793B2 (en) | 2007-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110431661B (zh) | 用于用非晶硅膜对高深宽比沟槽进行间隙填充的两步工艺 | |
| US9012302B2 (en) | Intrench profile | |
| KR102513424B1 (ko) | 스페이서 및 하드마스크 애플리케이션을 위한 실란 및 알킬실란 종으로부터의 보란 매개 탈수소화 프로세스 | |
| US6030881A (en) | High throughput chemical vapor deposition process capable of filling high aspect ratio structures | |
| US6794290B1 (en) | Method of chemical modification of structure topography | |
| KR20230043858A (ko) | 고 에칭 선택성 비정질 탄소 막 | |
| US7482247B1 (en) | Conformal nanolaminate dielectric deposition and etch bag gap fill process | |
| US7211525B1 (en) | Hydrogen treatment enhanced gap fill | |
| US7435684B1 (en) | Resolving of fluorine loading effect in the vacuum chamber | |
| US6500772B2 (en) | Methods and materials for depositing films on semiconductor substrates | |
| EP0440154B1 (en) | Two step process for forming an oxide layer over a stepped surface of a semiconductor wafer | |
| US20130260564A1 (en) | Insensitive dry removal process for semiconductor integration | |
| US7202183B2 (en) | Method of filling gaps and methods of depositing materials using high density plasma chemical vapor deposition | |
| KR20160118961A (ko) | 3d nand 메모리 디바이스들에서의 개선된 수직 에칭 성능을 위한 막들의 플라즈마 강화 화학 기상 증착 | |
| US7001854B1 (en) | Hydrogen-based phosphosilicate glass process for gap fill of high aspect ratio structures | |
| KR100558999B1 (ko) | 기판 함몰부 충진 방법 | |
| US5281557A (en) | Soluble oxides for integrated circuit fabrication formed by the incomplete dissociation of the precursor gas | |
| KR102453724B1 (ko) | 개선된 스텝 커버리지 유전체 | |
| KR20230048108A (ko) | 저응력 붕소 함유 층들의 증착 | |
| WO2021067092A1 (en) | Mask encapsulation to prevent degradation during fabrication of high aspect ratio features | |
| CN118176564A (zh) | 等离子体增强的成膜方法 | |
| KR20080013269A (ko) | 반도체 소자 제조를 위한 박막형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060420 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060922 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060420 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070824 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070824 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071004 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090313 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090317 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090605 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090605 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090714 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090727 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4356747 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130814 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |