KR102453724B1 - 개선된 스텝 커버리지 유전체 - Google Patents

개선된 스텝 커버리지 유전체 Download PDF

Info

Publication number
KR102453724B1
KR102453724B1 KR1020160010939A KR20160010939A KR102453724B1 KR 102453724 B1 KR102453724 B1 KR 102453724B1 KR 1020160010939 A KR1020160010939 A KR 1020160010939A KR 20160010939 A KR20160010939 A KR 20160010939A KR 102453724 B1 KR102453724 B1 KR 102453724B1
Authority
KR
South Korea
Prior art keywords
silicon
oxygen
silicon oxide
oxide layer
substrate processing
Prior art date
Application number
KR1020160010939A
Other languages
English (en)
Other versions
KR20160094320A (ko
Inventor
아빈드 순다라잔
로크 유엔 옹
샤리나 수드히란
종빈 왕
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20160094320A publication Critical patent/KR20160094320A/ko
Application granted granted Critical
Publication of KR102453724B1 publication Critical patent/KR102453724B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Plasma & Fusion (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Electromagnetism (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

패터닝된 기판을 실리콘-함유 전구체에 먼저 노출시키고, 그 후에, 산소-함유 전구체에 노출시킴으로써, 또는 그 반대로, 개선된 스텝 커버리지로, 실리콘 산화물이 증착된다. 전구체들 양자 모두에 대해 플라즈마 여기가 사용된다. 한번에 하나씩 전구체들을 노출시키는 것은, 패터닝된 기판 상의 고 종횡비 갭의 개구 근처의 실리콘 산화물의 불균형 증착을 방지한다. 플라즈마-여기된 전구체들은, 이미 흡착된 구역들에서 더 높은 표면 확산 레이트 및/또는 더 낮은 점착 계수를 나타내고, 따라서, 결국, 고 종횡비 갭 내에 깊게 실리콘 산화물을 증착하게 되어, 스텝 커버리지에서의 개선이 달성된다.

Description

개선된 스텝 커버리지 유전체{IMPROVED STEP COVERAGE DIELECTRIC}
[0001] 본원에서의 내용은 실리콘 산화물의 증착에 관한 것이다.
[0002] 실리콘 산화물 유전체 층들은 실리콘과의 회복력이 있는(resilient) 계면들을 형성하고, 높은 유전 강도(dielectric strength) 및 비교적 낮은 유전 상수를 제공한다. 이러한 특징들은, 전기 활성 피처(electrically active feature)들을 서로로부터 절연시키기 위해 실리콘 산화물이 많이 사용되게 한다. 실리콘 산화물 층을 증착하기 위한 2개의 종래의 방법들은: (1) 실리콘이 비교적 높은 온도들(예컨대, 종종, 1000 ℃ 초과)에서 산화되는 산화 프로세스; 및 (2) 실리콘 산화물 층을 형성하기 위해, 실리콘 및 산소 소스들이 챔버 내로 도입되고, 에너지(예컨대, 열)에 노출되는 화학 기상 증착(CVD) 프로세스를 포함한다. 실리콘 산화물 CVD 프로세스들은 전형적으로, 애플리케이션에 따라, 600 ℃ 내지 800 ℃ 또는 450 ℃ 미만의 범위에 있는 온도들에서 발생한다. 더 큰 집적 회로 선폭(linewidth)들의 경우에는 만족스럽지만, 이러한 방법들은, 높은 증착 온도로 인해, 계면들에서 확산을 야기할 수 있고, 그에 의해, 소형 전기 디바이스들의 전기 특성들을 악화시킬 수 있다.
[0003] 더 낮은 기판 온도들에 부가하여, 반도체 디바이스들에서 사용되는 얇은 층들은, 감소되는 선폭들로 인해, 증착 동안의 원자 층 제어를 점차적으로 요구할 것이다. 이러한 얇은 층들은 또한, 우수한 스텝 커버리지(step coverage)를 갖도록 요구될 것이다. 실리콘 산화물을 증착하기 위해, 실리콘 전구체들이 산소 전구체들과 인터리빙되었지만(interleaved), 주로, 높은 기판 온도들에서, 또는 전구체들에 할로겐을 포함함으로써, 이루어졌다.
[0004] 실리콘 산화물이 원자 층 제어로 증착될 수 있는 프로세스 공간을 확장시키기 위한 방법들이 요구된다.
[0005] 패터닝된 기판을 실리콘-함유 전구체에 먼저 노출시키고, 그 후에, 산소-함유 전구체에 노출시킴으로써, 또는 그 반대로, 개선된 스텝 커버리지로 실리콘 산화물이 증착된다. 전구체들 양자 모두에 대해 플라즈마 여기가 사용된다. 한번에 하나씩 전구체들을 노출시키는 것은, 패터닝된 기판 상의 고 종횡비(aspect ratio) 갭의 개구 근처의 실리콘 산화물의 불균형(disproportionate) 증착을 방지한다. 플라즈마-여기된 전구체들은, 이미 흡착된 구역들에서 더 높은 표면 확산 레이트(surface diffusion rate) 및/또는 더 낮은 점착 계수(sticking coefficient)를 나타내고, 따라서, 결국, 고 종횡비 갭 내에 깊게 실리콘 산화물을 증착하게 되어, 스텝 커버리지에서의 개선이 달성된다.
[0006] 실시예들은 실리콘 산화물 층을 형성하는 방법들을 포함한다. 방법들은, 기판 프로세싱 챔버의 기판 프로세싱 구역에, 패터닝된 기판을 배치하는 단계를 포함한다. 패터닝된 기판은 고 종횡비 갭을 포함한다. 방법들은, (i) 기판 프로세싱 구역 내로 실리콘-함유 전구체를 유동시키고, 기판 프로세싱 구역에 고-주파수 플라즈마 전력 그리고 선택적으로 저-주파수 플라즈마 전력을 인가함으로써, 실리콘-함유 플라즈마를 형성하는 단계, (ii) 선택적으로, 기판 프로세싱 구역으로부터, 반응되지 않은 실리콘-함유 전구체를 포함하는 프로세스 유출물(effluent)들을 제거하는 단계, (iii) 기판 프로세싱 구역 내로 산소-함유 전구체를 유동시키고, 기판 프로세싱 구역에 고-주파수 플라즈마 전력 그리고 선택적으로 저-주파수 플라즈마 전력을 인가함으로써, 산소-함유 플라즈마를 형성하는 단계, 및 (iv) 선택적으로, 기판 프로세싱 구역으로부터, 반응되지 않은 산소-함유 전구체를 포함하는 프로세스 유출물들을 제거하는 단계를 더 포함한다.
[0007] 실리콘-함유 플라즈마 전력은 500 와트 내지 2,000 와트일 수 있다. 실리콘-함유 전구체는, 디메틸실란, 트리메틸실란, 테트라메틸실란, 테트라메틸오르토실리케이트, 테트라에틸오르토실리케이트, 옥타메틸트리실록산, 옥타메틸시클로테트라실록산, 테트라메틸디메틸디메톡시디실란, 테트라메틸시클로테트라실록산, 디메틸디메톡시실란, 디에톡시메틸실란, 메틸트리에톡시실란, 트리에톡시실란, 페닐디메틸실란, 및 페닐실란 중 하나 또는 그 초과를 포함할 수 있다. 산소-함유 전구체는, 분자 산소(O2), 오존(O3), 일산화 질소, 이산화 질소, 및 아산화 질소 중 하나 또는 그 초과를 포함할 수 있다. 동작들 (i) 내지 (iv)은, 실리콘 산화물의 목표 두께를 달성하기 위해, 정수 횟수(integral number of times)로(예컨대, 10회 초과의 횟수로) 반복될 수 있다. 고 종횡비 갭의 깊이는 1 미크론 초과일 수 있다. 패터닝된 기판의 온도는, 동작들 (i) 및 (iii) 동안에, 또는 동작들 (i) 내지 (iv) 동안에, 200 ℃ 미만으로 유지될 수 있다. 동작들 (i), (ii), (iii), 및 (iv)은, 기재된 순서(recited order)로 발생할 수 있다. 기판 프로세싱 구역 내의 압력은, 동작 (i) 동안에, 0.5 Torr 내지 20 Torr일 수 있다.
[0008] 실시예들은 실리콘 산화물 층을 형성하는 방법들을 포함한다. 방법들은, 기판 프로세싱 챔버의 기판 프로세싱 구역에, 패터닝된 기판을 배치하는 단계를 포함한다. 패터닝된 기판은 고 종횡비 갭을 포함한다. 방법들은, (i) 기판 프로세싱 구역 내로 산소-함유 전구체를 유동시키고, 기판 프로세싱 구역에 산소-함유 플라즈마 전력을 인가함으로써, 산소-함유 플라즈마를 형성하는 단계, (ii) 기판 프로세싱 구역으로부터, 반응되지 않은 산소-함유 전구체를 포함하는 프로세스 유출물들을 제거하는 단계, (iii) 기판 프로세싱 구역 내로 실리콘-함유 전구체를 유동시키고, 기판 프로세싱 구역에 실리콘-함유 플라즈마 전력을 인가함으로써, 실리콘-함유 플라즈마를 형성하는 단계, 및 (iv) 기판 프로세싱 구역으로부터, 반응되지 않은 실리콘-함유 전구체를 포함하는 프로세스 유출물들을 제거하는 단계를 더 포함한다.
[0009] 동작들 (i) 내지 (iv)의 각각의 반복은, 패터닝된 기판 상에 실리콘 산화물의 매우 얇은 층을 증착할 수 있다. 실시예들에서, 고 종횡비 갭은, TSV(through-silicon via) 애플리케이션들에 대해, 1 μm 내지 15 μm의 폭을 가질 수 있거나, 또는 다른 애플리케이션들에 대해, 50 nm 미만, 또는 25 nm 미만일 수 있다. 기판 프로세싱 구역 내의 압력은, 동작 (i) 동안에, 0.5 Torr 내지 20 Torr일 수 있다. 산소-함유 플라즈마 전력은 500 와트 내지 2,000 와트이다.
[0010] 부가적인 실시예들 및 피처들이 하기의 설명에서 일부 제시되며, 일부는 개시된 실시예들의 실시에 의해 학습될 수 있거나 또는 본 명세서의 검토 시에 당업자에게 명백하게 될 것이다. 개시된 실시예들의 피처들 및 이점들은 본 명세서에 설명된 수단들(instrumentalities), 조합들, 및 방법들에 의해 실현 및 달성될 수 있다.
[0011] 본 명세서의 나머지 부분들 및 도면들을 참조함으로써, 실시예들의 성질 및 이점들의 추가의 이해가 실현될 수 있다.
[0012] 도 1은, 실시예들에 따른 실리콘 산화물 증착 프로세스의 흐름도이다.
[0013] 도 2는, 실시예들에 따른 실리콘 산화물 증착 프로세스의 흐름도이다.
[0014] 도 3a 및 도 3b는, 실시예들에 따른 실리콘 산화물 증착 프로세스 동안의 패터닝된 기판의 단면도들이다.
[0015] 첨부된 도면들에서, 유사한 컴포넌트들 및/또는 피처들은 동일한 참조 부호를 가질 수 있다. 추가로, 동일한 타입의 다양한 컴포넌트들은, 참조 부호에 이어서, 대시, 및 유사한 컴포넌트들 사이를 구별하는 제 2 부호를 뒤따르게 함으로써, 구별될 수 있다. 명세서에서 제 1 참조 부호만이 사용되는 경우에, 설명은, 제 2 참조 부호에 관계없이, 동일한 제 1 참조 부호를 갖는 유사한 컴포넌트들 중 어느 하나에 적용가능하다.
[0016] 패터닝된 기판을 실리콘-함유 전구체에 먼저 노출시키고, 그 후에, 산소-함유 전구체에 노출시킴으로써, 또는 그 반대로, 개선된 스텝 커버리지로 실리콘 산화물이 증착된다. 전구체들 양자 모두에 대해 플라즈마 여기가 사용된다. 한번에 하나씩 전구체들을 노출시키는 것은, 패터닝된 기판 상의 고 종횡비 갭의 개구 근처의 실리콘 산화물의 불균형 증착을 방지한다. 플라즈마-여기된 전구체들은, 이미 흡착된 구역들에서 더 높은 표면 확산 레이트 및/또는 더 낮은 점착 계수를 나타내고, 따라서, 결국, 고 종횡비 갭 내에 깊게 실리콘 산화물을 증착하게 되어, 스텝 커버리지에서의 개선이 달성된다.
[0017] 본원에서 설명되는 방법들에 따라 형성되는 유전체 층들은 개선된 스텝 커버리지를 가질 수 있다. 이러한 유전체 층들의 이익은, 특히 고 종횡비 갭들에서의 누전 전류(electrical leakage current)의 감소이다. 누전 이익은, 설명되는 방법들에 따라 층들을 형성하는 경우에 스텝 커버리지의 개선으로부터 발생한다. 본원에서 제시되는 방법들의 다른 이익은, 증착 동안의 패터닝된 기판 온도의 감소를 수반한다. 테트라에틸오르토실리케이트는 통상적으로, 증착 동안에, 높은(예컨대, > 350 ℃) 패터닝된 기판 온도를 요구하고, 이는 또한, 전형적인 실리콘 산화물 증착 방법들을 열적 버짓(budget) 표준으로부터 바람직하지 않게 만들 수 있다.
[0018] 본원에서 설명되는 내용을 더 양호하게 이해하기 위해, 실시예들에 따라 실리콘 산화물 층들을 형성하는 것에서의 예시적인 선택된 동작들을 도시하는 흐름도들인, 도 1 및 도 2가 이제 참조된다. 실시예들에 따른 실리콘 산화물 증착 프로세스 동안의 패터닝된 기판의 단면도들인, 도 3a 및 도 3b가 동시에 참조될 것이다. 방법(101)은, 패터닝된 기판을 포함하는 기판 프로세싱 구역 내로 실리콘-함유 전구체(305)를 유동시키는 단계(동작(102))를 포함한다. 도 3a 및 도 3b에서 표현된 바와 같이, 패터닝된 기판(301)은 하나 또는 그 초과의 노출된 재료들(예컨대, 결정질 실리콘)을 가질 수 있고, 고 종횡비 갭을 갖는다. 실시예들에서, 실리콘-함유 전구체(305)는, 실리콘 및 산소 양자 모두를 함유하지만 다른 엘리먼트들을 함유할 수 있는 다양한 전구체들 중 하나일 수 있다. 실리콘-함유 전구체(305)는, 디메틸실란, 트리메틸실란, 테트라메틸실란, 테트라메틸오르토실리케이트, 테트라에틸오르토실리케이트, 옥타메틸트리실록산, 옥타메틸시클로테트라실록산, 테트라메틸디메틸디메톡시디실란, 테트라메틸시클로테트라실록산, 디메틸디메톡시실란, 디에톡시메틸실란, 메틸트리에톡시실란, 트리에톡시실란, 페닐디메틸실란, 및 페닐실란 중 하나 또는 그 초과를 포함할 수 있다.
[0019] 실리콘-함유 전구체(305)는 기판 프로세싱 챔버의 기판 프로세싱 구역에 진입하고, 로컬(local) 플라즈마(실리콘-함유 플라즈마(310))에서 여기된다. 실리콘-함유 플라즈마(310)는, 실리콘-함유 플라즈마 유출물들(306)을 형성하기 위해, 실리콘-함유 전구체(305)를 여기시키고, 실리콘-함유 플라즈마 유출물들(306)은 약간의 전구체, 전구체 단편(fragment)들, 이온화된 단편들을 포함한다. 동작(102)에서, 패터닝된 기판(301)은 실리콘-함유 플라즈마 유출물들(306)에 노출된다. 실리콘-함유 플라즈마 유출물들(306)에 기판을 노출시키는 것은, 고 스텝 커버리지 실리콘 산화물 층(315-1)의 증착을 야기한다. 실리콘-함유 플라즈마 유출물들(306)은, 고 스텝 커버리지 실리콘 산화물 층(315-1)의 형성을 가능하게 하는 고 이동도 흡착질(adsorbate) 구조들을 형성하는 것으로 생각된다.
[0020] 실시예들에서, 실리콘-함유 전구체(305)의 유동이 중단될 수 있고, 동작(104)에서, 기판 프로세싱 구역으로부터, 반응되지 않은 실리콘-함유 플라즈마 유출물들(306) 및 다른 프로세스 유출물들이 제거된다. 프로세스 유출물들은, 프로세싱 구역으로부터 프로세스 유출물들을 플러싱(flush)하기 위해 기판 프로세싱 구역 내로 비활성 종을 유동시킴으로써, 제거될 수 있다. 대안적으로 또는 조합하여, 프로세스 유출물들은 펌핑 포트를 통해 펌핑 시스템으로 펌핑될 수 있다.
[0021] 동작(106)에서, 방법(101)은, 기판 프로세싱 구역 내로 산소-함유 전구체(307)를 유동시키는 단계를 더 포함한다. 실시예들에서, 산소-함유 전구체(307)는 산소를 포함하고, 산소로 구성될 수 있거나, 또는 산소와 질소로 구성될 수 있다. 산소-함유 전구체(307)는, 분자 산소(O2), 오존(O3), 일산화 질소, 이산화 질소, 및 아산화 질소 중 하나 또는 그 초과를 포함할 수 있거나, 또는 그 하나 또는 그 초과로 구성될 수 있다. 다시, 로컬 플라즈마가 기판 프로세싱 구역에서 형성되고, 이러한 로컬 플라즈마는, 이러한 로컬 플라즈마를 동작(102)의 로컬 플라즈마와 구별하기 위해, 산소-함유 플라즈마(311)라고 지칭된다. 산소-함유 전구체(307)는, 이전과 같이, 여기된 케미컬 단편(chemical fragment)들 및 조합들(일부는 중성(neutral)이고 일부는 이온화됨)을 포함하도록, 산소-함유 플라즈마(311)에서 변환된다(transformed). 동작(106)에서, (형성되는 모든 여기된 종을 표현하는) 산소-함유 플라즈마 유출물들(308)이 플라즈마에서 형성되고, 패터닝된 기판(301)과 반응하여, 예컨대 고 종횡비 갭 상에 부가적인 재료가 증착된다. 동작(106)에서, 실리콘 산화물 층(315-2)을 형성하기 위해, 실리콘 산화물 층(315-1)에 부가적인 재료가 공급되고, 프로세스에서, 케미컬 결합들이 파괴될(broken) 수 있거나 또는 재배열될 수 있다.
[0022] 산소-함유 전구체(307)의 유동이 중단될 수 있고, 동작(108)에서, 기판 프로세싱 구역으로부터, 반응되지 않은 산소-함유 플라즈마 유출물들(308) 및 다른 프로세스 유출물들이 제거된다. 이전과 같이, 프로세스 유출물들은, 프로세싱 구역으로부터 프로세스 유출물들을 플러싱하기 위해 기판 프로세싱 구역 내로 비활성 종을 유동시킴으로써, 제거될 수 있다. 대안적으로 또는 조합하여, 프로세스 유출물들은 펌핑 포트를 통해 펌핑 시스템으로 펌핑될 수 있다.
[0023] 동작들(102 내지 108)의 하나의 사이클 후에, 두께는 충분할 수 있지만, 더 많은 사이클들이 요구될 수 있다. 동작(109)은, 동작들(102 내지 108)이 반복되게 할 수 있거나, 또는 증착이 종료되게 할 수 있는 판정이고, 그 후에, 동작(110)에서, 패터닝된 기판(301)은 기판 프로세싱 구역으로부터 제거될 수 있다. 동작(109)은 단순히, 요구되는 미리 결정된 수의 증착 사이클들의 레시피 엔트리(entry)와, 이미 완료된 사이클들(102 내지 108)의 수 사이의 실질적인(de facto) 비교일 수 있다. 다른 한편으로는, 동작(109)은, 실리콘 산화물 층(315-2)의 두께의 비파괴적인 측정, 및 부가적인 증착이 바람직한지에 관한, 비교 및 결정을 수반할 수 있다. 본원에서 제시되는 모든 방법들에 따라 생성되는 실리콘 산화물 층들은, 사이클들의 수가 더 적거나 또는 더 많은 것과 무관하게, 특히 매우 얇은 층들에 대해, 전형적인 SiO2 결합 배열들로부터 벗어나는 결합 배열에도 불구하고, 본원에서, "실리콘 산화물"을 함유하는 것으로 지칭될 것이다. 실시예들에서, 실리콘 산화물 층들(315)(315-1 또는 315-2)은 실리콘 및 산소를 포함할 수 있거나, 또는 실리콘과 산소로 구성될 수 있다. 실리콘 산화물 층들은, 실시예들에 따라, 5개 초과, 10개 초과, 20개 초과, 또는 30개 초과에 달하는 정수 개의 사이클들(사이클은 일괄적인 동작들(102 내지 108)임)을 사용하여 형성될 수 있다.
[0024] 도 2에서, 방법(201)은, 패터닝된 기판을 포함하는 기판 프로세싱 구역 내로 산소-함유 전구체를 유동시키는 단계(동작(202))를 포함한다. 패터닝된 기판은, 하나 또는 그 초과의 노출된 재료들, 및 고 종횡비 갭을 가질 수 있다. 실시예들에서, 산소-함유 전구체는, 산소를 함유하거나, 산소로 구성되거나, 또는 다른 엘리먼트들을 함유할 수 있는 다양한 전구체들 중 하나일 수 있다. 산소-함유 전구체는, 방법(101)에 대해 나열된 전구체들을 포함할 수 있거나, 또는 그 전구체들로 구성될 수 있다.
[0025] 산소-함유 전구체는 기판 프로세싱 챔버의 기판 프로세싱 구역에 진입하고, 로컬 플라즈마("산소-함유" 플라즈마)에서 여기된다. 산소-함유 플라즈마는, 산소-함유 플라즈마 유출물들을 형성하기 위해, 산소-함유 전구체를 여기시키고, 산소-함유 플라즈마 유출물들은 이온화된 및/또는 여기된 전구체들 및 단편들을 포함한다. 동작(202)에서, 패터닝된 기판은 산소-함유 플라즈마 유출물들에 노출된다. 실시예들에서, 동작(202)은 단순히, 패터닝된 기판의 표면을 산소-종단(oxygen-terminating)시키는 것으로 설명될 수 있다. 실시예들에서, 산소-함유 전구체의 유동이 중단될 수 있고, 동작(204)에서, 기판 프로세싱 구역으로부터, 반응되지 않은 산소-함유 플라즈마 유출물들 및 다른 프로세스 유출물들이 제거된다. 프로세스 유출물들은, 도 1에 관하여 이전에 설명된 수단을 사용하여 제거될 수 있다.
[0026] 동작(206)에서, 방법(101)은, 기판 프로세싱 구역 내로 실리콘-함유 전구체를 유동시키는 단계를 더 포함한다. 실시예들에서, 실리콘-함유 전구체는 실리콘 및 산소를 포함하고, 수소 및 탄소와 같은 다른 엘리먼트들을 포함할 수 있다. 다시, 로컬 플라즈마가 기판 프로세싱 구역에서 형성되고, 이러한 로컬 플라즈마는, 이러한 로컬 플라즈마를 동작(202)의 로컬 플라즈마와 구별하기 위해, 실리콘-함유 플라즈마라고 지칭된다. 실리콘-함유 전구체는, 이전과 같이, 실리콘-함유 플라즈마 유출물들을 형성하기 위해, 실리콘-함유 플라즈마에서 변환된다. 동작(206)에서, 실리콘-함유 플라즈마 유출물들이, 패터닝된 기판과 반응하여, 예컨대 고 종횡비 갭 상에 부가적인 재료가 증착된다. 동작(206)에서, 성장되는 실리콘 산화물 층에 부가적인 재료가 공급된다. 실리콘-함유 전구체의 유동이 중단될 수 있고, 동작(208)에서, 이전에 설명된 방법들을 사용하여, 기판 프로세싱 구역으로부터, 반응되지 않은 실리콘-함유 플라즈마 유출물들 및 다른 프로세스 유출물들이 제거된다.
[0027] 동작들(202 내지 208)의 하나의 사이클 후에, 두께는 충분할 수 있지만, 더 많은 사이클들이 요구될 수 있다. 동작(209)은, 동작들(202 내지 208)이 반복되게 할 수 있거나, 또는 증착이 종료되게 할 수 있는 판정이고, 동작(210)에서, 패터닝된 기판이 기판 프로세싱 구역으로부터 제거되게 할 수 있다. 동작(209)은, 비-파괴적인 측정, 또는 미리 결정된 정수 개의 요구되는 증착 사이클들을 수반할 수 있다. 실시예들에서, 방법(201) 동안의 또는 후의 임의의 상태에서의 실리콘 산화물 층들은 실리콘 및 산소를 포함할 수 있거나, 또는 실리콘 및 산소로 구성될 수 있다. 실리콘 산화물 층들은, 실시예들에 따라, 5개 초과, 10개 초과, 20개 초과, 또는 30개 초과에 달하는 정수 개의 사이클들(예컨대, 202 내지 208)을 사용하여 형성될 수 있다.
[0028] 실시예들에 따르면, 막 형성의 사이클(4개의 순차적인 동작들(102 내지 108) 또는 4개의 순차적인 동작들(202 내지 208))은, 기판 상에 1 nm 내지 15 nm, 또는 2 nm 내지 10 nm의 두께를 갖는 실리콘 산화물 층을 형성할 수 있다. 실시예들에서, 고 종횡비 갭은, TSV(through-silicon via) 애플리케이션들에 대해, 1 μm 내지 15 μm의 폭을 가질 수 있거나, 또는 다른 애플리케이션들에 대해, 50 nm 미만, 또는 25 nm 미만일 수 있다. 실시예들에서, 기판 온도는, 실리콘-함유 전구체를 유동시키는 것과 산소-함유 전구체를 유동시키는 것의 동작들 중 임의의 동작 동안에, 200 ℃ 미만일 수 있다. 기판 온도는, 동작들(102 및 106) 동안에, 200 ℃ 미만일 수 있거나, 또는 포괄적으로 동작들(102 내지 108) 동안에, 200 ℃ 미만일 수 있다. 유사하게, 기판 온도는, 동작들(202 및 102) 동안에, 200 ℃ 미만일 수 있거나, 또는 포괄적으로 동작들(202 내지 208) 동안에, 200 ℃ 미만일 수 있다.
[0029] 동작들(102 및 206)은, 플라즈마 유출물들을 생성하기 위해, 기판 프로세싱 구역에서 실리콘-함유 전구체에 에너지를 인가하는 것을 포함한다. 동작들(106 및 202)은, 플라즈마 유출물들을 생성하기 위해, 기판 프로세싱 구역에서 산소-함유 전구체에 에너지를 인가하는 것을 포함한다. 플라즈마들은 알려진 기법들(예컨대, 무선 주파수 여기들, 용량성-결합된 전력, 또는 유도성 결합된 전력)을 사용하여 생성될 수 있다. 실시예에서, 에너지는, 용량성-결합된 플라즈마 유닛을 사용하여 인가된다. 실시예들에 따르면, 플라즈마 전력은, 150 와트 내지 5,000 와트, 300 와트 내지 3,000 와트, 또는 500 와트 내지 2,000 와트일 수 있다.
[0030] 동작들(102 및 206)에서, 실리콘-함유 전구체(예컨대, 테트라에틸오르토실리케이트)는, 전구체의 비등점에 따라 적절한 바와 같이, 100 mgm(milligrams per minute) 및 10,000 mgm, 200 mgm 내지 5,000 mgm, 또는 500 mgm 내지 3,000 mgm, 또는 5 sccm 내지 500 sccm, 10 sccm 내지 300 sccm, 25 sccm 내지 200 sccm, 또는 50 sccm 내지 150 sccm의 유량으로 공급된다. 동작들(106 및 202)에서, 산소-함유 전구체(예컨대, O2)는, 100 sccm 내지 30,000 sccm, 50 sccm 내지 20,000 sccm, 500 sccm 내지 10,000 sccm, 또는 1,000 sccm 내지 7,000 sccm의 유량으로 공급된다. 기판 프로세싱 구역 내의 압력은, 50 Torr 미만, 30 Torr 미만, 20 Torr 미만, 또는 15 Torr 미만일 수 있다. 실시예들에서, 압력은, 0.2 Torr 초과, 0.5 Torr 초과, 1.5 Torr 초과, 또는 3 Torr 초과일 수 있다. 온도 또는 압력에 대한 상한들 중 임의의 상한은, 부가적인 실시예들을 형성하기 위해, 하한들과 조합될 수 있다.
[0031] 본원에서 설명되는 프로세스들의 이점은, 갭의 개구 근처의 또는 갭의 바닥 근처의 갭의 코너들 근처에서도 실리콘 산화물이 형성되는 것에 있다. 실리콘 산화물 층 아래의 계면의 표면과 실리콘 산화물 층의 표면은 대체로 평행할 수 있다. 실시예들에서, 갭의 입구(mouth) 근처의 실리콘 산화물 층의 두께는, 갭의 바닥에서의 두께의 7 퍼센트, 5 퍼센트, 또는 3 퍼센트 내에 있을 수 있다.
[0032] 모든 실시예들에서의 패터닝된 기판 상의 갭들의 치수들이 이제 설명된다. 고 종횡비 갭의 깊이:폭 종횡비는, 적어도 4:1, 적어도 5:1, 적어도 6:1, 적어도 8:1, 또는 적어도 10:1일 수 있다. 실시예들에서, 고 종횡비 갭은, 1 μm 초과, 2 μm 초과, 3 μm 초과, 또는 5 μm 초과의 폭을 가질 수 있다. 실시예들에 따르면, 고 종횡비 갭은, 15 μm 미만, 10 μm 미만, 8 μm 미만, 또는 5 μm 미만의 폭을 가질 수 있다. 실시예들에서, 고 종횡비 갭은, 1 μm 초과, 5 μm 초과, 10 μm 초과, 20 μm 초과, 35 μm 초과, 50 μm 초과, 또는 100 μm 초과의 깊이를 가질 수 있다.
[0033] 본원에서 설명되는 각각의 플라즈마에서, 플라즈마 구역 내로의 전구체들의 유동들은, He, N2, Ar과 같은 하나 또는 그 초과의 비교적 비활성인 가스들을 더 포함할 수 있다. 비활성 가스는, 플라즈마 안정성을 개선하고, 플라즈마 개시를 용이하게 하고(ease), 프로세스 균일성을 개선하기 위해 사용될 수 있다. 아르곤은, 첨가제로서, 안정적인 플라즈마의 형성을 촉진하는데 유용하다. 프로세스 균일성은 일반적으로, 헬륨이 포함되는 경우에 증가된다. 이러한 첨가제들은, 본 명세서 전반에 걸쳐, 실시예들에 존재한다.
[0034] 플라즈마 전력은, 다양한 주파수들, 또는 다수의 주파수들의 조합으로 이루어질 수 있다. 플라즈마는, 패터닝된 기판 위에 위치된 플레이트와, 패터닝된 기판 아래에 위치된 플레이트(예컨대, 기판 페데스탈 컴포넌트) 사이에 용량성으로 전달되는 RF 전력에 의해 제공되는 무선 주파수(RF) 범위에서의 플라즈마 전력에 의해 발생될 수 있다. 실시예들에서, 예시적인 프로세싱 시스템에서 인가되는 RF 주파수는, 약 200 kHz 미만의 저 RF 주파수들, 약 10 MHz 내지 약 15 MHz의 고 RF 주파수들, 또는 약 1 GHz 또는 그 초과의 마이크로파 주파수들일 수 있다. 일반적으로 말하자면, 실시예들에서, 플라즈마 전력은, 기판 프로세싱 구역에 용량성-결합될(CCP) 수 있거나, 또는 유도성-결합될(ICP) 수 있다.
[0035] 전술된 설명에서, 설명의 목적들을 위하여, 본원에서 설명되는 내용의 실시예들의 이해를 제공하기 위해, 다수의 세부사항들이 제시되었다. 그러나, 특정한 실시예들이, 이러한 세부사항들 중 일부가 없이, 또는 부가적인 세부사항들과 함께, 실시될 수 있다는 것이 당업자에게 명백할 것이다.
[0036] 본원에서 사용되는 바와 같이, "기판"은, 층들이 위에 형성된, 또는 층들이 위에 형성되지 않은 지지 기판일 수 있다. 패터닝된 기판은, 다양한 도핑 농도들 및 프로파일들의 반도체 또는 절연체일 수 있고, 예컨대, 집적 회로들의 제조에서 사용되는 타입의 반도체 기판일 수 있다. 패터닝된 기판의 노출된 "실리콘" 또는 "폴리실리콘"은 주로 Si이지만, 질소, 산소, 수소, 및 탄소와 같은 다른 원소 성분들의 소수(minority) 농도들을 포함할 수 있다. 노출된 "실리콘" 또는 "폴리실리콘"은 실리콘으로 구성될 수 있거나, 또는 본질적으로 실리콘으로 구성될 수 있다. 패터닝된 기판의 노출된 "실리콘 산화물"은 주로 SiO2이지만, 질소, 수소, 및 탄소와 같은 다른 원소 성분들의 소수 농도들을 포함할 수 있다. 실시예들에서, 본원에서 교시되는 방법들을 사용하여 형성되는 실리콘 산화물 층들은 실리콘 및 산소로 구성되거나, 또는 실리콘 및 산소로 본질적으로 구성된다. 패터닝된 기판의 노출된 "실리콘 질화물"은 주로 실리콘 및 질소이지만, 산소, 수소, 및 탄소와 같은 다른 원소 성분들의 소수 농도들을 포함할 수 있다. "노출된 실리콘 질화물"은 실리콘 및 질소로 구성될 수 있거나, 또는 실리콘 및 질소로 본질적으로 구성될 수 있다.
[0037] "전구체"라는 용어는, 표면 상에 재료를 증착하거나 또는 표면으로부터 재료를 제거하기 위한 반응에 참여하는 임의의 프로세스 가스를 지칭하기 위해 사용된다. "플라즈마 유출물들"은, 플라즈마 구역에서 생성되고, 패터닝된 기판의 표면에서 반응하거나 또는 그 표면에서의 반응에 대해 이용가능한 가스를 설명한다. 플라즈마 유출물들은 "여기된 상태"에 있고, 여기된 상태에서, 가스 분자들 중 적어도 일부는 진동-여기된(vibrationally-excited), 해리된, 및/또는 이온화된 상태들에 있다. "라디칼 전구체"는, 표면 상에 재료를 증착하기 위한 반응에 참가하는(또는, 적어도 참가 가능한) 플라즈마 유출물들(플라즈마에서 빠져나가고 있는 여기된 상태의 가스)을 설명하기 위해 사용된다. "비활성 가스"라는 문구는, 층 내로 혼합되는(incorporated) 경우에, 케미컬 결합들을 형성하지 않는 임의의 가스를 지칭한다. 예시적인 비활성 가스들은 노블(noble) 가스들을 포함하지만, (전형적으로) 미량(trace amounts)이 층에 트래핑되는(trapped) 경우에 케미컬 결합들이 형성되지 않는 한 다른 가스들을 포함할 수 있다.
[0038] "갭"이라는 용어는, 기하형상이 큰 길이-대-폭 종횡비를 갖는다는 암시 없이 사용된다. 실시예들에서, 본원에서 설명되는 갭들은, 고 깊이-대-폭 종횡비를 갖는 고 종횡비 갭들일 수 있다. 표면 위에서부터 보면, 갭들은 원형, 타원형, 다각형, 직사각형, 또는 다양한 다른 형상들로 보일 수 있다. "갭"이라는 용어는 "트렌치(trench)" 또는 "비아(via)"를 지칭한다. 비아의 길이-대-폭 종횡비는, 위에서부터 보면, 약 1:1일 수 있고, 반면에, 트렌치의 길이-대-폭 종횡비는 10:1 초과일 수 있다. 트렌치는 재료의 아일랜드(island) 주위의 해자(moat)의 형상일 수 있고, 이러한 경우에, 길이-대-폭 종횡비는, 둘레(circumference) 주위에서 평균된 갭의 폭에 의해 제산된 둘레일 것이다. "비아"라는 용어는, 수직 전기 연결을 형성하기 위해 금속으로 충전될 수 있거나 또는 충전되지 않을 수 있는 낮은 길이-대-폭 종횡비 트렌치를 지칭하기 위해 사용된다.
[0039] 수개의 실시예들이 개시되었지만, 개시된 실시예들의 사상을 벗어나지 않고, 다양한 변형들, 대안적인 구성들, 및 등가물들이 사용될 수 있다는 것이 당업자에 의해 인지될 것이다. 부가적으로, 본원에서 설명되는 실시예들을 불필요하게 불명료히 하는 것을 방지하기 위해서, 다수의 잘 알려진 프로세스들 및 엘리먼트들은 설명되지 않았다. 따라서, 위의 설명은 청구항들의 범위를 제한하는 것으로 간주되지 않아야 한다.
[0040] 수치 범위가 주어진 경우, 그러한 수치 범위의 상한들과 하한들 사이에 존재하는 각각의 값은, 문맥상 달리 명백히 표시되어 있지 않는 한 하한의 단위의 소수점 이하 추가 한 자리까지 또한 구체적으로 기재된 것으로 해석된다. 명시된 범위 내의 임의의 명시된 값 또는 그 범위에 속하는 값과 그러한 명시된 범위내의 임의의 다른 명시된 값 또는 그 범위에 속하는 다른 값 사이에 존재하는 각각의 소범위가 포함된다. 이러한 소범위의 상한들과 하한들은 독립적으로 그러한 범위에 포함되거나 그러한 범위에서 제외될 수 있고, 각각의 범위는, 상한과 하한 중 하나 또는 둘 모두가 그러한 소범위에 포함되든지 그러한 소범위에서 제외되든지 간에, 임의의 한계값이 명시된 범위에서 구체적으로 제외된 것이 아닌 한, 또한, 설명된 실시예들에 포함된다. 명시된 범위가 한계값들 중 하나 또는 둘 모두를 포함하는 경우, 그렇게 포함된 한계값들 중 하나 또는 둘 모두를 제외한 범위들이 또한 포함된다.
[0041] 본원 및 첨부된 청구항들에서 사용되는 바와 같이, 단수 형태들("a", "an" 및 "the")은 문맥상 달리 명백히 표시되어 있지 않는 한 복수의 지시대상들을 포함한다. 따라서, 예컨대, "프로세스(a process)"라는 언급은 복수의 그러한 프로세스들을 포함하며, "상기 유전체 재료(the dielectric material)"라는 언급은 당업자에게 알려진 하나 또는 그 초과의 유전체 재료들 및 그 등가물들에 대한 언급을 포함하며, 기타의 경우도 유사하다.
[0042] 또한, 본 명세서 및 다음의 청구항들에서 사용되는 경우에, 포함("comprise," "comprising," "include," "including," 및 "includes")이라는 단어들은, 언급된 피처들, 정수들, 컴포넌트들, 또는 동작들의 존재를 특정하도록 의도되지만, 이들은 하나 또는 그 초과의 다른 피처들, 정수들, 컴포넌트들, 동작들, 행위들, 또는 그룹들의 존재 또는 부가를 배제하는 것은 아니다.

Claims (15)

  1. 실리콘 산화물 층을 형성하는 방법으로서,
    기판 프로세싱 챔버의 기판 프로세싱 구역에, 패터닝된 기판을 배치하는 단계 ― 상기 패터닝된 기판은 고 종횡비(aspect ratio) 갭을 포함함 ―;
    (i) 상기 기판 프로세싱 구역 내로 실리콘-함유 전구체를 유동시켜 상기 패터닝된 기판을 상기 실리콘-함유 전구체에 노출시키고, 그리고 상기 기판 프로세싱 구역에 실리콘-함유 플라즈마 전력(power)을 인가함으로써 실리콘-함유 플라즈마를 형성하는 단계 ― 상기 실리콘-함유 플라즈마는, 실리콘 산화물 층이 증착되도록 실리콘-함유 플라즈마 유출물(effluent)들을 형성하기 위해 상기 실리콘-함유 전구체를 여기시킴 ―;
    (ii) 상기 기판 프로세싱 구역으로부터, 반응되지 않은 실리콘-함유 전구체를 포함하는 프로세스 유출물들을 제거하는 단계;
    (iii) 상기 기판 프로세싱 구역 내로 산소-함유 전구체를 유동시켜 상기 패터닝된 기판을 상기 산소-함유 전구체에 노출시키고, 그리고 상기 기판 프로세싱 구역에 산소-함유 플라즈마 전력을 인가함으로써 산소-함유 플라즈마를 형성하는 단계 ― 상기 산소-함유 플라즈마는, 상기 실리콘 산화물 층에 부가적인 재료가 공급되도록 산소-함유 플라즈마 유출물들을 형성하기 위해 상기 산소-함유 전구체를 여기시킴 ―; 및
    (iv) 상기 기판 프로세싱 구역으로부터, 반응되지 않은 산소-함유 전구체를 포함하는 프로세스 유출물들을 제거하는 단계
    를 포함하는,
    실리콘 산화물 층을 형성하는 방법.
  2. 제 1 항에 있어서,
    상기 실리콘-함유 플라즈마 전력은 500 와트 내지 2,000 와트인,
    실리콘 산화물 층을 형성하는 방법.
  3. 제 1 항에 있어서,
    상기 실리콘-함유 전구체는, 디메틸실란, 트리메틸실란, 테트라메틸실란, 테트라메틸오르토실리케이트, 테트라에틸오르토실리케이트, 옥타메틸트리실록산, 옥타메틸시클로테트라실록산, 테트라메틸디메틸디메톡시디실란, 테트라메틸시클로테트라실록산, 디메틸디메톡시실란, 디에톡시메틸실란, 메틸트리에톡시실란, 트리에톡시실란, 페닐디메틸실란, 및 페닐실란 중 하나 또는 그 초과를 포함하는,
    실리콘 산화물 층을 형성하는 방법.
  4. 제 1 항에 있어서,
    상기 산소-함유 전구체는, 분자 산소(O2), 오존(O3), 일산화 질소(nitric oxide), 이산화 질소(nitrogen dioxide), 및 아산화 질소(nitrous oxide) 중 하나 또는 그 초과를 포함하는,
    실리콘 산화물 층을 형성하는 방법.
  5. 제 1 항에 있어서,
    상기 고 종횡비 갭의 깊이-대-폭 종횡비는 적어도 4:1인,
    실리콘 산화물 층을 형성하는 방법.
  6. 제 1 항에 있어서,
    상기 고 종횡비 갭의 깊이는 1 μm 초과인,
    실리콘 산화물 층을 형성하는 방법.
  7. 제 1 항에 있어서,
    상기 패터닝된 기판의 온도는, 상기 (i) 및 (iii)의 동작들 동안에, 200 ℃ 미만으로 유지되는,
    실리콘 산화물 층을 형성하는 방법.
  8. 제 1 항에 있어서,
    상기 (i), (ii), (iii), 및 (iv)의 동작들은, 기재된 순서(recited order)로 발생하는,
    실리콘 산화물 층을 형성하는 방법.
  9. 제 1 항에 있어서,
    상기 기판 프로세싱 구역 내의 압력은, 상기 (i)의 동작 동안에, 0.5 Torr 내지 20 Torr인,
    실리콘 산화물 층을 형성하는 방법.
  10. 제 1 항에 있어서,
    상기 산소-함유 플라즈마 전력은 500 와트 내지 2,000 와트인,
    실리콘 산화물 층을 형성하는 방법.
  11. 실리콘 산화물 층을 형성하는 방법으로서,
    기판 프로세싱 챔버의 기판 프로세싱 구역에, 패터닝된 기판을 배치하는 단계 ― 상기 패터닝된 기판은 고 종횡비 갭을 포함함 ―;
    (i) 상기 기판 프로세싱 구역 내로 산소-함유 전구체를 유동시켜 상기 패터닝된 기판을 상기 산소-함유 전구체에 노출시키고, 그리고 상기 기판 프로세싱 구역에 산소-함유 플라즈마 전력을 인가함으로써 산소-함유 플라즈마를 형성하는 단계 ― 상기 산소-함유 플라즈마는 산소-함유 플라즈마 유출물들을 형성하기 위해 상기 산소-함유 전구체를 여기시킴 ―;
    (ii) 상기 기판 프로세싱 구역으로부터, 반응되지 않은 산소-함유 전구체를 포함하는 프로세스 유출물들을 제거하는 단계;
    (iii) 상기 기판 프로세싱 구역 내로 실리콘-함유 전구체를 유동시켜 상기 패터닝된 기판을 상기 실리콘-함유 전구체에 노출시키고, 그리고 상기 기판 프로세싱 구역에 실리콘-함유 플라즈마 전력을 인가함으로써 실리콘-함유 플라즈마를 형성하는 단계 ― 상기 실리콘-함유 플라즈마는, 성장되는 실리콘 산화물 층에 부가적인 재료가 공급되도록 실리콘-함유 플라즈마 유출물들을 형성하기 위해 상기 실리콘-함유 전구체를 여기시킴 ―; 및
    (iv) 상기 기판 프로세싱 구역으로부터, 반응되지 않은 실리콘-함유 전구체를 포함하는 프로세스 유출물들을 제거하는 단계
    를 포함하는,
    실리콘 산화물 층을 형성하는 방법.
  12. 제 11 항에 있어서,
    상기 (i) 내지 (iv)의 동작들은, 상기 패터닝된 기판 상에 1 nm 내지 15 nm의 실리콘 산화물을 증착하는,
    실리콘 산화물 층을 형성하는 방법.
  13. 제 11 항에 있어서,
    상기 실리콘-함유 전구체는 4:1의 Si-O:Si 비율을 포함하는,
    실리콘 산화물 층을 형성하는 방법.
  14. 제 11 항에 있어서,
    상기 고 종횡비 갭은 1 μm 내지 15 μm의 폭을 갖는,
    실리콘 산화물 층을 형성하는 방법.
  15. 제 11 항에 있어서,
    상기 기판 프로세싱 구역 내의 압력은, 상기 (i)의 동작 동안에, 0.5 Torr 내지 20 Torr인,
    실리콘 산화물 층을 형성하는 방법.
KR1020160010939A 2015-01-30 2016-01-28 개선된 스텝 커버리지 유전체 KR102453724B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/610,863 US9472392B2 (en) 2015-01-30 2015-01-30 Step coverage dielectric
US14/610,863 2015-01-30

Publications (2)

Publication Number Publication Date
KR20160094320A KR20160094320A (ko) 2016-08-09
KR102453724B1 true KR102453724B1 (ko) 2022-10-11

Family

ID=56553334

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160010939A KR102453724B1 (ko) 2015-01-30 2016-01-28 개선된 스텝 커버리지 유전체

Country Status (3)

Country Link
US (1) US9472392B2 (ko)
JP (1) JP2016146474A (ko)
KR (1) KR102453724B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7203515B2 (ja) * 2017-06-06 2023-01-13 アプライド マテリアルズ インコーポレイテッド 連続した堆積－エッチング－処理方法を使用した酸化ケイ素及び窒化ケイ素のボトムアップ成長
KR102656701B1 (ko) 2018-10-04 2024-04-11 삼성전자주식회사 반도체 소자의 제조 방법
CN114606476A (zh) * 2020-12-03 2022-06-10 长鑫存储技术有限公司 薄膜的炉管沉积方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6090442A (en) 1997-04-14 2000-07-18 University Technology Corporation Method of growing films on substrates at room temperatures using catalyzed binary reaction sequence chemistry
FR2824062B1 (fr) 2001-04-27 2004-10-15 Atofina Procede de fabrication de solutions aqueuses de sels insatures d'ammonium quaternaire
KR100468729B1 (ko) 2002-04-25 2005-01-29 삼성전자주식회사 Ｈｃｄ 소스를 이용하여 실리콘 산화막을 원자층 증착하는방법
KR100459724B1 (ko) 2002-09-11 2004-12-03 삼성전자주식회사 저온 원자층증착에 의한 질화막을 식각저지층으로이용하는 반도체 소자 및 그 제조방법
US7540920B2 (en) 2002-10-18 2009-06-02 Applied Materials, Inc. Silicon-containing layer deposition with silicon compounds
US7084076B2 (en) 2003-02-27 2006-08-01 Samsung Electronics, Co., Ltd. Method for forming silicon dioxide film using siloxane
KR100511914B1 (ko) 2003-05-09 2005-09-02 주식회사 하이닉스반도체 피이사이클 시브이디법을 이용한 반도체소자의 제조방법
JP2006261434A (ja) 2005-03-17 2006-09-28 L'air Liquide Sa Pour L'etude & L'exploitation Des Procede S Georges Claude シリコン酸化膜の形成方法
JP5149273B2 (ja) 2006-04-03 2013-02-20 レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード 化学気相堆積による窒化珪素膜及び／又はシリコンオキシナイトライド膜の堆積方法
US7749574B2 (en) 2006-11-14 2010-07-06 Applied Materials, Inc. Low temperature ALD SiO2
US7803722B2 (en) * 2007-10-22 2010-09-28 Applied Materials, Inc Methods for forming a dielectric layer within trenches
US8501637B2 (en) 2007-12-21 2013-08-06 Asm International N.V. Silicon dioxide thin films by ALD
US8592294B2 (en) * 2010-02-22 2013-11-26 Asm International N.V. High temperature atomic layer deposition of dielectric oxides
US8524612B2 (en) 2010-09-23 2013-09-03 Novellus Systems, Inc. Plasma-activated deposition of conformal films

Also Published As

Publication number Publication date
KR20160094320A (ko) 2016-08-09
US9472392B2 (en) 2016-10-18
JP2016146474A (ja) 2016-08-12
US20160225614A1 (en) 2016-08-04

Similar Documents

Publication Publication Date Title
KR101161098B1 (ko) 낮은 에칭 레이트 유전체 라이너들을 이용한 갭충진 향상
KR101528832B1 (ko) 유동성 유전체 층의 형성 방법
US8466073B2 (en) Capping layer for reduced outgassing
US7718553B2 (en) Method for forming insulation film having high density
TWI535882B (zh) 使用非碳可流動ｃｖｄ製程形成氧化矽的方法
US7482247B1 (en) Conformal nanolaminate dielectric deposition and etch bag gap fill process
US8445078B2 (en) Low temperature silicon oxide conversion
US9404178B2 (en) Surface treatment and deposition for reduced outgassing
US9343293B2 (en) Flowable silicon—carbon—oxygen layers for semiconductor processing
US20120238108A1 (en) Two-stage ozone cure for dielectric films
US20130217239A1 (en) Flowable silicon-and-carbon-containing layers for semiconductor processing
KR20130135301A (ko) 라디칼 증기 화학 기상 증착
JP2016510507A (ja) 低収縮性誘電膜
SG182333A1 (en) In-situ ozone cure for radical-component cvd
JP2013533639A (ja) 流動性ｃｖｄによる間隙充填用の酸化物を多く含むライナ層
WO2013036667A2 (en) Flowable silicon-carbon-nitrogen layers for semiconductor processing
JP2015521375A (ja) 流動性膜のための改善された緻密化
KR20140010434A (ko) 평탄화-후 치밀화
SG189151A1 (en) Amine curing silicon-nitride-hydride films
SG183873A1 (en) Conformal layers by radical-component cvd
SG181103A1 (en) Oxygen-doping for non-carbon radical-component cvd films
KR102453724B1 (ko) 개선된 스텝 커버리지 유전체
US20150140833A1 (en) Method of depositing a low-temperature, no-damage hdp sic-like film with high wet etch resistance
US9947576B2 (en) UV-assisted material injection into porous films
JP4356747B2 (ja) 高密度プラズマ化学蒸着を用いた間隙充填方法及び材料蒸着方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant