JP2016146474A - 改良されたステップカバレッジ誘電体 - Google Patents

改良されたステップカバレッジ誘電体 Download PDF

Info

Publication number
JP2016146474A
JP2016146474A JP2016012897A JP2016012897A JP2016146474A JP 2016146474 A JP2016146474 A JP 2016146474A JP 2016012897 A JP2016012897 A JP 2016012897A JP 2016012897 A JP2016012897 A JP 2016012897A JP 2016146474 A JP2016146474 A JP 2016146474A
Authority
JP
Japan
Prior art keywords
silicon
substrate processing
oxygen
processing region
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016012897A
Other languages
English (en)
Inventor
アービン スンダラジャン，
Sundarrajan Arvind
アービン スンダラジャン，
ローク ユエン ウォン，
Loke Yuen Wong
ローク ユエン ウォン，
シャリナ サドヒーラン，
Sudheeran Shalina
シャリナ サドヒーラン，
ツォンビン ワン，
Zongbin Wang
ツォンビン ワン，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2016146474A publication Critical patent/JP2016146474A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD

Abstract

【課題】低い基板温度で優れたステップカバレッジを有する誘電体の堆積方法を提供する。
【解決手段】パターン基板を最初にケイ素含有前駆体に曝し、次に酸素含有前駆体に曝すことによって、又は順番を逆にして、酸化ケイ素が改良されたステップカバレッジと堆積される。プラズマ励起は、両方の前駆体に使用される。一度に１つずつ前駆体を曝すことによって、パターン基板上の高アスペクト比の間隙の開口付近での酸化ケイ素の不均衡な堆積が回避される。プラズマ励起前駆体は、既に吸収された領域で低い付着係数及び／又は高い表面拡散速度を示し、それゆえにステップカバレッジにおける改良を実現するために、最後には高アスペクト比の間隙深部に酸化ケイ素を堆積させることになる。
【選択図】図１

Description

本明細書の主題は、酸化ケイ素の堆積に関する。
酸化ケイ素誘電体層は、ケイ素を含む弾力性のあるインターフェースを形成し、高い誘電体強度及びかなり低い誘電率を提供する。これらの特性によって、互いの電気的に活性の特徴を絶縁するために、酸化ケイ素が多用される。酸化ケイ素層を堆積させるための２つの従来の方法は：（１）ケイ素がかなり高温（例えば、１０００℃を上回ることもある）で酸化される酸化処理と；（２）ケイ素源及び酸素源がチャンバ内に導入され、エネルギー（例えば、熱）に曝露され、酸化ケイ素層を形成する、化学気相堆積（ＣＶＤ）処理とを含む。酸化ケイ素ＣＶＤ処理は、通常、用途次第で、６００℃から８００℃までの範囲の温度、又は４５０℃未満の温度で発生する。大きな集積回路のライン幅を満たしている一方で、これらの方法は、高い堆積温度のためにインターフェースで拡散を引き起こし、これにより小型の電気デバイスの電気的特性を低下させる可能性がある。
低い基板温度に加え、半導体デバイスで使用される薄い層には、ライン幅縮小のため、堆積中に原子層制御がますます必要となるだろう。これらの薄い層膜にはまた、優れたステップカバレッジを有することが必要とされるだろう。酸化ケイ素を堆積させるために、ケイ素前駆体は酸素前駆体と交互に配置されてきたが、主に高い基板温度における又は前駆体にハロゲンを含むことによるものであった。
酸化ケイ素が原子層制御で堆積され得る処理空間を広げるための方法が必要とされる。
パターン基板を最初にケイ素含有前駆体に曝し、次に酸素含有前駆体に曝すことによって、又は順番を逆にして、酸化ケイ素が改良されたステップカバレッジと堆積される。プラズマ励起は、両方の前駆体に使用される。一度に１つずつ（ｏｎｅ−ａｔ−ａ−ｔｉｍｅ）前駆体を曝すことによって、パターン基板上の高アスペクト比の間隙の開口付近での酸化ケイ素の不均衡な堆積が回避される。プラズマ励起前駆体は、既に吸収された領域で低い付着係数及び／又は高い表面拡散速度を示し、それゆえにステップカバレッジにおける改良を実現するために、最後には高アスペクト比の間隙深部に酸化ケイ素を堆積させることになる。
実施形態は、酸化ケイ素層を形成する方法を含む。方法は、パターン基板を基板処理チャンバの基板処理領域の中に置くことを含む。パターン基板は、高アスペクト比の間隙を含む。方法は、（ｉ）ケイ素含有前駆体を基板処理領域に流し込み、高周波プラズ出力と、オプションで低周波プラズマ出力とを基板処理領域に加えることによって、ケイ素含有プラズマを形成することと、（ｉｉ）オプションで、基板処理領域からの未反応のケイ素含有前駆体を含む処理廃水を除去することと、（ｉｉｉ）酸素含有前駆体を基板処理領域に流し込み、高周波プラズマ出力と、オプションで低周波プラズマ出力とを基板処理領域に加えることによって、酸素含有プラズマを形成することと、（ｉｖ）オプションで、基板処理領域からの未反応の酸素含有前駆体を含む処理廃水を除去することとを更に含む。
ケイ素含有プラズマ出力は、５００ワットから２０００ワットまでであり得る。ケイ素含有前駆体は、ジメチルシラン、トリメチルシラン、テトラメチルシラン、テトラメチルオルトシリケート、テトラエチルオルトシリケート、オクタメチルトリシロキサン（ｏｃｔａｍｅｔｈｙｌｔｒｉｓｉｌｏｘａｎｅ）、オクタメチルシクロテトラシロキサン、テトラメチルジメチルジメトキシジシラン（ｔｅｔｒａｍｅｔｈｙｌｄｉｍｅｔｈｙｌｄｉｍｅｔｈｏｘｙｄｉｓｉｌａｎｅ）、テトラメチルシクロテトラシロキサン（ｔｅｔｒａｍｅｔｈｙｌｃｙｃｌｏｔｅｔｒａｓｉｌｏｘａｎｅ）、ジメチルジメトキシシラン（ｄｉｍｅｔｈｙｌｄｉｍｅｔｈｏｘｙｓｉｌａｎｅ）、ジエトキシメチルシラン（ｄｉｅｔｈｏｘｙｍｅｔｈｙｌｓｉｌａｎｅ）、メチルトリエトキシシラン、トリエトキシシラン、フェニルジメチルシラン（ｐｈｅｎｙｌｄｉｍｅｔｈｙｌｓｉｌａｎｅ）及びフェニルシランのうちの一又は複数を含み得る。酸素含有前駆体は、分子状酸素（Ｏ２）、オゾン（Ｏ３）、一酸化窒素、二酸化窒素及び一酸化二窒素のうちの一又は複数を含み得る。工程（ｉ）−（ｉｖ）は、酸化ケイ素のターゲット厚を実現するために、整数回（例えば１０回より多く）繰り返され得る。高アスペクト比の間隙の深さは、１ミクロンを上回り得る。パターン基板の温度は、工程ｉ）及びｉｉｉ）中には、又は工程ｉ−ｉｖ中には、２００℃未満で維持され得る。工程ｉ、ｉｉ、ｉｉｉ、及びｉｖは、列挙された順に発生し得る。基板処理領域内部の圧力は、工程ｉ中には０．５トルから２０トルまでであり得る。
実施形態は、酸化ケイ素層を形成する方法を含む。方法は、パターン基板を基板処理チャンバの基板処理領域の中に置くことを含む。パターン基板は、高アスペクト比の間隙を含む。方法は、（ｉ）酸素含有前駆体を基板処理領域に流し込み、酸素含有プラズ出力を基板処理領域に加えることによって、酸素含有プラズマを形成することと、（ｉｉ）基板処理領域からの未反応の酸素含有前駆体を含む処理廃水を除去することと、（ｉｉｉ）ケイ素含有前駆体を基板処理領域に流し込み、ケイ素含有プラズマ出力を基板処理領域に加えることによって、ケイ素含有プラズマを形成することと、（ｉｖ）基板処理領域からの未反応のケイ素含有前駆体を含む処理廃水を除去することとを更に含む。
工程ｉ−ｉｖの各反復によって、酸化ケイ素の非常に薄い層がパターン基板上に堆積され得る。実施形態において、高アスペクト比の間隙は、Ｓｉ貫通電極（ＴＳＶ）適用に対して１μｍから１５μｍまでの幅を有し得、又は他の適用に対して５０ｎｍ未満若しくは２５ｎｍ未満であり得る。基板処理領域内部の圧力は、工程ｉ中には０．５トルから２０トルまでであり得る。酸素含有プラズマ出力は、５００ワットから２０００ワットまでである。
追加の実施形態及び特徴が、一部は以下の記述の中で述べられ、一部は、明細書の検討により当業者に明らかとなるであろうし、又は開示される実施形態の実行により分かるかもしれない。開示される実施形態の特徴と利点は、本明細書に記載される手段、組み合わせ、及び方法を用いて実現及び獲得され得る。
実施形態の性質及び利点のさらなる理解は、本明細書の残りの部分及び図面を参照することにより理解され得る。
実施形態による酸化ケイ素堆積処理のフローチャートである。 実施形態による酸化ケイ素堆積処理のフローチャートである。 実施形態による酸化ケイ素堆積処理中のパターン基板の断面図である。 実施形態による酸化ケイ素堆積処理中のパターン基板の断面図である。
添付の図面において、類似の構成要素及び／又は特徴は、同一の参照符号を有することがある。更に、同種の様々な構成要素は、ダッシュと、類似の構成要素間で区別を行う第２の符号により、参照符号に従って区別され得る。第１の参照符号のみが本明細書において使用されている場合、この記述は、第２の参照符号に関わらず、同一の第１の参照符号を有する類似の構成要素のうちの任意の１つに適用可能である。
パターン基板を最初にケイ素含有前駆体に曝し、次に酸素含有前駆体に曝すことによって、又は順番を逆にして、酸化ケイ素が改良されたステップカバレッジと堆積される。プラズマ励起は、両方の前駆体に使用される。一度に１つずつ前駆体を曝すことによって、パターン基板上の高アスペクト比の間隙の開口近くへの酸化ケイ素の不均衡な堆積が回避される。プラズマ励起前駆体は、既に吸収された領域で低い付着係数及び／又は高い表面拡散速度を示し、それゆえにステップカバレッジにおける改良を実現するために、最後には高アスペクト比の間隙深部に酸化ケイ素を堆積させることになる。
本明細書に記載される方法に従って形成される誘電体層は、改良されたステップカバレッジを有し得る。これらの誘電体層の利点は、特に高アスペクト比の間隙における漏洩電流の低減である。漏電の利点は、記載される方法に従って層を形成する際のステップカバレッジの改良から生じる。本明細書で提示される方法の別の利点は、堆積中のパターン基板温度の低下を含む。テトラエチルオルトシリケートは、通常、堆積中に高い（例えば、＞３５０℃）パターン基板温度を必要とするが、この高い基板温度は、通常の酸化ケイ素堆積方法を熱収支基準からも好ましくない状態にし得る。
本明細書に記載される主題をよりよく理解するために、ここで図１及び図２を参照するが、それらの図は、実施形態に従って酸化ケイ素層を形成する際に例示的に選択される工程を示すフローチャートである。同時に図３Ａ及び図３Ｂを参照することになるが、これらの図は、実施形態による酸化ケイ素堆積処理中のパターン基板の断面図である。方法１０１は、ケイ素含有前駆体３０５を、パターン基板を含む基板処理領域に流し込むこと（工程１０２）を含む。パターン基板３０１は、一又は複数の露出された材料（例えば、結晶シリコン）を有し得、図３Ａ及び図３Ｂに表示されるように高アスペクト比の間隙を有する。実施形態において、ケイ素含有前駆体３０５は、ケイ素と酸素の両方を含むが、他の元素を含み得る様々な前駆体の１つであり得る。ケイ素含有前駆体３０５は、ジメチルシラン、トリメチルシラン、テトラメチルシラン、テトラメチルオルトシリケート、テトラエチルオルトシリケート、オクタメチルトリシロキサン（ｏｃｔａｍｅｔｈｙｌｔｒｉｓｉｌｏｘａｎｅ）、オクタメチルシクロテトラシロキサン、テトラメチルジメチルジメトキシジシラン（ｔｅｔｒａｍｅｔｈｙｌｄｉｍｅｔｈｙｌｄｉｍｅｔｈｏｘｙｄｉｓｉｌａｎｅ）、テトラメチルシクロテトラシロキサン（ｔｅｔｒａｍｅｔｈｙｌｃｙｃｌｏｔｅｔｒａｓｉｌｏｘａｎｅ）、ジメチルジメトキシシラン（ｄｉｍｅｔｈｙｌｄｉｍｅｔｈｏｘｙｓｉｌａｎｅ）、ジエトキシメチルシラン（ｄｉｅｔｈｏｘｙｍｅｔｈｙｌｓｉｌａｎｅ）、メチルトリエトキシシラン、トリエトキシシラン、フェニルジメチルシラン（ｐｈｅｎｙｌｄｉｍｅｔｈｙｌｓｉｌａｎｅ）及びフェニルシランのうちの一又は複数を含み得る。
ケイ素含有前駆体３０５は、基板処理チャンバの基板処理領域に侵入し、局所プラズマ（ケイ素含有プラズマ３１０）で励起する。ケイ素含有プラズマ３１０は、いくつかの前駆体、前駆体フラグメント、イオン化フラグメントを含むケイ素含有プラズマ廃水３０６を形成するために、ケイ素含有前駆体３０５を励起する。パターン基板３０１は、工程１０２でシリコン含有プラズマ廃水に曝露される。基板をケイ素含有プラズマ廃水３０６に曝露すると、結果的に高ステップカバレッジの酸化ケイ素層３１５−１が堆積される。ケイ素含有プラズマ廃水３０６は、高ステップカバレッジの酸化ケイ素層３１５−１を形成することができる高移動性吸着質構造を形成すると考えられる。
実施形態において、ケイ素含有前駆体３０５の流れは、停止されてもよく、工程１０４において、未反応のケイ素含有プラズマ廃水３０６及び他の処理廃水が基板処理領域から除去される。処理廃水を処理領域から流し去るために、不活性核種を基板処理領域に流し込むことによって、処理廃水が除去されてもよい。代替的に又は組み合わせて、処理廃水が、ポンピングポートを通してポンピングシステムに排出されてもよい。
方法１０１は、工程１０６において、酸素含有前駆体３０７を基板処理領域に流し込むことを更に含む。実施形態において、酸素含有前駆体３０７は、酸素を含み、酸素から成り得、又は酸素及び窒素から成り得る。酸素含有前駆体３０７は、分子状酸素（Ｏ２）、オゾン（Ｏ３）、一酸化窒素、二酸化窒素及び一酸化二窒素のうちの一又は複数を含み得、又はそれららのうちの一又は複数から成り得る。局所プラズマが、基板処理領域で再び形成され、その局所プラズマは、工程１０２の局所プラズマと区別されるように、酸素含有プラズマ３１１と呼ばれる。酸素含有プラズマ前駆体３０７は、前述同様に、励起した化学フラグメント及び化合物（いくつかの中性のもの及びいくつかのイオン化したもの）を含むように、酸素含有プラズマ３１１中で変換される。酸素含有プラズマ廃水３０８が、プラズマ（形成されるすべての励起した核種を表す）中に形成され、パターン基板３０１と反応し、工程１０６で、例えば、高アスペクト比の間隙などの上に追加の材料を堆積させる。工程１０６では、酸化ケイ素層３１５−２を形成するために、追加の材料が酸化ケイ素層３１５−１に供給され、化学結合が、処理中に破壊又は再配列され得る。
酸素含有前駆体３０７の流れは、停止されてもよく、工程１０８において、未反応の酸素含有プラズマ廃水３０８及び他の処理廃水が、基板処理領域から除去される。先述のように、処理廃水を処理領域から流し去るために、不活性核種を基板処理領域に流し込むことによって、処理廃水が除去されてもよい。代替的に又は組み合わせて、処理廃水が、ポンピングポートを通してポンピングシステムに排出されてもよい。
厚さは、工程１０２−１０８の１サイクル後に十分であり得るが、それ以上のサイクルが望ましいこともある。工程１０９は、結果として工程１０２−１０８が繰り返されるのか、堆積が終了されるのかの決定であり、次に、工程１１０で、パターン基板３０１が基板処理領域から除去され得る。工程１０９は、単に、既に完了したサイクル（１０２−１０８）の数と、所望される所定の堆積サイクル数との事実上の比較であり得る。他方で、工程１０９は、酸化ケイ素層３１５−２の厚さの非破壊的測定、並びに追加の堆積が所望されるかどうかに関する比較及び決定を含み得る。サイクルがどれほど少ないか又はどれほど多いかに関わらず、本明細書に提示されるすべての方法に従って生成される酸化ケイ素層は、結合配列（ｂｏｎｄｉｎｇ ａｒｒａｎｇｅｍｅｎｔ）が、特に非常に薄い層に対して通常のＳｉＯ２結合配列から逸脱しているにも関わらず、本明細書では、「酸化ケイ素」を含むものとして言及されるだろう。実施形態において、酸化ケイ素層３１５（３１５−１か３１５−２かのどちらか）は、ケイ素及び酸素を含み得、又はケイ素及び酸素から成り得る。酸化ケイ素層は、実施形態によれば、５を上回る、１０を上回る、２０を上回る、又は３０を上回る数に達する整数のサイクル（サイクルとは、集合的に工程１０２−１０８である）を使用して形成され得る。
図２では、方法２０１は、酸素含有前駆体を、パターン基板を含む基板処理領域に流し込むこと（工程２０２）を含む。パターン基板は、一又は複数の露出された材料及び高アスペクト比の間隙を有し得る。実施形態において、酸素含有前駆体は、酸素を含む、酸素から成る、又は他の元素を含み得る様々な前駆体のうちの１つであり得る。酸素含有前駆体は、方法１０１に対して挙げられた前駆体を含み得る、又はそれらの前駆体から成り得る。
酸素含有前駆体は、基板処理チャンバの基板処理領域に侵入し、局所プラズマ（「酸素含有」プラズマ）で励起する。酸素含有プラズマは、イオン化及び／又は励起前駆体並びにフラグメントを含む酸素含有プラズマ廃水を形成するために、酸素含有前駆体を励起する。パターン基板は、工程２０２で、酸素含有プラズマ廃水に曝露される。実施形態において、工程２０２は、単にパターン基板の表面を酸素終端するものと記述され得る。実施形態において、酸素含有前駆体の流れは停止されてもよく、工程２０４において、未反応の酸素含有プラズマ廃水及び他の処理廃水が基板処理領域から除去される。処理廃水は、図１を参照して先ほど述べられた手段を使用して除去されてもよい。
方法１０１は、工程２０６において、ケイ素含有前駆体を基板処理領域に流し込むことを更に含む。実施形態において、ケイ素含有前駆体は、ケイ素及び酸素を含み、水素及び炭素などの他の元素を含み得る。局所プラズマが、基板処理領域で再び形成され、その局所プラズマは、工程２０２の局所プラズマと区別されるように、ケイ素含有プラズマと呼ばれる。ケイ素含有前駆体は、先ほど述べられたように、ケイ素含有プラズマ廃水を形成するために、ケイ素含有プラズマ中で変換される。ケイ素含有プラズマ廃水は、パターン基板と反応し、工程２０６で、例えば、高アスペクト比の間隙上に追加の材料を堆積させる。工程２０６では、成長している酸化ケイ素層に追加の材料が供給される。ケイ素含有前駆体の流れは停止されてもよく、先述の方法を使用して、工程２０８において、未反応のケイ素含有プラズマ廃水及び他の処理廃水が、基板処理領域から除去される。
厚さは、工程２０２−２０８の１サイクル後に十分であり得るが、それ以上のサイクルが望ましいこともある。工程２０９は、結果として工程２０２−２０８が繰り返されるのか、堆積が終了されるのかの決定であり、工程２１０で、パターン基板が基板処理領域から除去され得る。工程２０９は、非破壊的測定又は所定の整数の所望の堆積サイクルを含み得る。実施形態において、方法２０１中又は後の任意の状態での酸化ケイ素層は、ケイ素及び酸素を含み得、又はケイ素及び酸素から成り得る。酸化ケイ素層は、実施形態によれば、５を上回る、１０を上回る、２０を上回る、又は３０を上回る数に達する整数のサイクル（例えば、２０２−２０８）を使用して形成され得る。
実施形態によれば、膜形成のサイクル（４つの連続工程１０２−１０８、又は４つの連続工程２０２−２０８）は、基板上に１ｎｍから１５ｎｍまで又は２ｎｍから１０ｎｍまでの厚さを有する酸化ケイ素層を形成し得る。実施形態において、高アスペクト比の間隙は、Ｓｉ貫通電極（ＴＳＶ）適用に対して１μｍから１５μｍまでの幅を有し得、又は他の適用に対して５０ｎｍ未満若しくは２５ｎｍ未満であり得る。実施形態において、基板温度は、ケイ素含有前駆体を流す工程及び酸素含有前駆体を流す工程の任意の工程中には２００℃未満であり得る。基板温度は、工程１０２及び１０６中に２００℃未満であり得、又は１０２−１０８全てを含んだ工程中に２００℃未満であり得る。類似して、基板温度は、工程２０２及び１０２中に２００℃未満であり得、又は２０２−２０８全てを含んだ工程中に２００℃未満であり得る。
工程１０２及び２０６は、プラズマ廃水を生成するために、基板処理領域でケイ素含有前駆体にエネルギーを加えることを含む。工程１０６及び２０２は、プラズマ廃水を生成するために、基板処理領域で酸素含有前駆体にエネルギーを加えることを含む。プラズマは、既知の技術（例えば、高周波励起、容量性結合電力又は誘導性結合電力）を使用して生成され得る。実施形態では、エネルギーは、容量性結合プラズマユニットを使用して加えられる。実施形態によれば、プラズマ出力は、１５０ワットから５０００ワットまで、３００ワットから３０００ワットまで、又は５００ワットから２０００ワットまでであり得る。
工程１０２及び２０６では、ケイ素含有前駆体（例えば、テトラエチルオルトシリケート）は、前駆体の沸点次第で適切なものとして、１００ｍｇｍ（毎分ミリグラム）及び１００００ｍｇｍ、２００ｍｇｍから５０００ｍｇｍまで、若しくは５００ｍｇｍから３０００ｍｇｍまで又は５ｓｃｃｍから５００ｓｃｃｍまで、１０ｓｃｃｍから３００ｓｃｃｍまで、２５ｓｃｃｍから２００ｓｃｃｍまで若しくは５０ｓｃｃｍから１５０ｓｃｃｍまでの流量で供給される。工程１０６及び２０２では、酸素含有前駆体（例えば、Ｏ２）は、１００ｓｃｃｍから３００００ｓｃｃｍまで、５０ｓｃｃｍから２００００ｓｃｃｍまで、５００ｓｃｃｍから１００００ｓｃｃｍまで又は１０００ｓｃｃｍから７０００ｓｃｃｍまでの流量で供給される。基板処理領域内部の圧力は、５０トル未満、３０トル未満、２０トル未満又は１５トル未満であり得る。実施形態では、圧力は、０．２トル超過、０．５トル超過、１．５トル超過又は３トル超過であり得る。温度又は圧力についての任意の上限が下限と組み合わされて、追加の実施形態を形成し得る。
本明細書に記載される処理の利点は、間隙の角付近、間隙の底付近、又は間隙の開口付近にさえ、酸化ケイ素が形成されることにある。酸化ケイ素層下のインターフェースの表面及び酸化ケイ素層の表面は、概して平行であり得る。実施形態において、間隙の口付近の酸化ケイ素層の厚さは、間隙の底部における厚さの７％、５％又は３％以内であり得る。
すべての実施形態におけるパターン基板上のギャップの寸法が、ここに記載される。高アスペクト比の間隙の深さ：幅のアスペクト比は、少なくとも４：１、少なくとも５：１、少なくとも６：１、少なくとも８：１、又は少なくとも１０：１であり得る。実施形態において、高アスペクト比の間隙は、１μｍを上回る、２μｍを上回る、３μｍを上回る、又は５μｍを上回る幅を有し得る。実施形態において、高アスペクト比の間隙は、１５μｍ未満、１０μｍ未満、８μｍ未満、又は５μｍ未満の幅を有し得る。実施形態において、高アスペクト比の間隙は、１μｍを上回る、５μｍを上回る、１０μｍを上回る、２０μｍを上回る、３５μｍを上回る、５０μｍを上回る、又は１００μｍを上回る深さを有し得る。
本明細書に記載される各プラズマでは、前駆体をプラズマ領域に流し込むことは、Ｈｅ、Ｎ２、Ａｒなどの一又は複数の比較的不活性なガスを更に含み得る。プラズマの安定性を改善し、プラズマ開始を容易にし、処理の均一性を改善するために、不活性ガスを使用することができる。安定したプラズマの形成を促進するために、添加物としてアルゴンが役に立つ。処理の均一性は、概して、ヘリウムが含まれると増加する。これらの添加物は、本明細書全体を通して実施形態に存在する。
プラズマ出力は、種々の周波数又は複数の周波数の組合せとすることができる。プラズマは、パターン基板の下（例えば、基板ペデスタル構成要素）に位置付けられた板と、パターン基板の上に位置付けられた板との間に容量的に供給される高周波（ＲＦ）電力により提供されるＲＦ範囲のプラズマ電力によって達成され得る。実施形態において、例示の処理システムで適用されるＲＦ周波数は、約２００ｋＨｚ未満の低いＲＦ周波数、約１０ＭＨｚから１５ＭＨｚまでの高いＲＦ周波数、又は約１ＧＨｚ又はこれよりも大きいマイクロ波周波数であり得る。概して、実施形態において、プラズマ出力は、基板処理領域内へと容量性結合（ＣＣＰ）又は誘導性結合（ＩＣＰ）され得る。
上述の説明では、説明目的で、本明細書に記載される主題の実施形態の理解を与えるために、多数の詳細が記載されてきた。しかしながら、これらの詳細の幾つかを含まずに又は更なる詳細と共に、特定の実施形態を実施し得ることが、当業者には明らかであろう。
本明細書で使用されているように、「基板」は、その上に形成される層を含む又は含まない支持基板であり得る。パターン基板は、種々のドーピング濃度及びプロファイルの絶縁体又は半導体であり得、例えば、集積回路の製造で使用される種類の半導体基板であり得る。パターン基板の露出された「ケイ素」又は「ポリシリコン」は、主にＳｉであるが、窒素、酸素、水素、炭素などの他の元素成分の少数濃度（ｍｉｎｏｒｉｔｙ ｃｏｎｃｅｎｔｒａｔｉｏｎｓ）を含み得る。露出された「ケイ素」又は「ポリシリコン」は、ケイ素から成り得、又は基本的にケイ素から成り得る。パターン基板の露出された「ケイ素」は、主にＳｉＯ２であるが、窒素、水素、炭素などの他の元素成分の少数濃度を含み得る。実施形態において、本明細書で教示される方法を用いて形成される酸化ケイ素層は、基本的にケイ素及び酸素からなる、又はケイ素及び酸素からなる。パターン基板の露出された「窒化ケイ素」は、主にケイ素及び窒素であるが、酸素、水素、炭素などの他の元素成分の少数濃度を含み得る。「露出された窒化ケイ素」は、基本的にケイ素及び窒素から成り得る、又はケイ素及び窒素から成り得る。
「前駆体」という用語は、材料を表面から除去するか又は材料を表面上に堆積させるための反応に関与する任意のプロセスガスを指すために用いられる。「プラズマ廃水」は、プラズマ領域で生成され、反応し又はパターン基板の表面における反応に利用できるガスを言い表す。プラズマ廃水は、ガス分子の少なくとも一部が、振動励起状態、解離状態及び／又はイオン化状態にある「励起状態」である。「ラジカル前駆体」は、材料を表面上に堆積させるための反応に関与する（又は関与するために少なくとも利用できる）プラズマ廃水（プラズマを終了しつつある励起状態にあるガス）を言い表すために使用される。「不活性ガス」という語句は、層の中に組み入れられるときに、化学結合を形成しない任意のガスを指す。例示的な不活性ガスは、希ガスを含むが、（典型的には）痕跡量が層の中に捕えられるときに、いかなる化学結合も形成されない限り、他のガスを含んでもよい。
「間隙」という用語は、形状寸法が大きな長さ対幅のアスペクト比を有するという含意なく使用される。本明細書に記載される間隙は、実施形態において、高い深さ対幅のアスペクト比を有する高アスペクト比の間隙であり得る。表面上方から見ると、間隙は、円形、楕円形、多角形、長方形又は様々な他の形状に見えることがある。用語「間隙」は、「トレンチ」又は「ビア」を指す。ビアの長さ対幅のアスペクト比は、上記から分かるように、約１：１であり得るのに対し、トレンチの長さ対幅のアスペクト比は、１０：１を上回ることもある。トレンチは、材料の島周囲の堀の形であり得、この場合、長さ対幅のアスペクト比は、環境周囲で平均される間隙の幅によって分割される環境であろう。用語「ビア」は、垂直な電気的接続を形成するために金属を充填しても充填しなくてもよい、低い長さ対幅のアスペクト比のトレンチを指すために用いられる。
幾つかの実施形態を開示したが、当然ながら当業者には、本発明の実施形態の主旨から逸脱することなく、様々な変更例、代替構造物、及び同等物を使用し得ることが理解されるだろう。加えて、任意の数の周知の処理及び要素は、本明細書に記載される実施形態が不必要に曖昧にならないよう、記載していない。従って、特許請求の範囲を限定して解釈すべきでない。
ある範囲の値が与えられる場合、その範囲の上限と下限との間の各介在値は、文脈上別途明示しない限り、下限の単位の１０分の１まで明確に開示されていることを理解されたい。規定範囲における任意の規定値又は介在値と、その規定範囲における任意の他の規定値又は介在値との間のより小さい各々の範囲が包含される。これらの狭い方の範囲の上限と下限は、その範囲内に独立して含まれる場合も、除外される場合もあり、規定された範囲における任意の具体的に除外される限界値に応じて、限界値のいずれかが狭い方の範囲内に含まれる場合、限界値のいずれも狭い方の範囲内に含まれない場合、又は両方の限界値が狭い方の範囲内に含まれる場合の各範囲も記載された実施形態に包含される。記載された範囲に一又は両方の限界値が含まれる場合、これらの含有値のいずれか又は両方を除外する範囲も含まれる。
本明細書及び添付の特許請求の範囲で使用されるように、単数形「１つの（ａ、ａｎ）」、及び「その（ｔｈｅ）」は、文脈上別途明示しない限り複数の指示物を含む。したがって、例えば、「１つのプロセス（ａ ｐｒｏｃｅｓｓ）」への言及は、複数のそのようなプロセスを含み、「その誘電体材料（ｔｈｅ ｄｉｅｌｅｃｔｒｉｃ ｍａｔｅｒｉａｌ）」への言及は、１つ又は複数の誘電体材料及び当業者に既知のその同等物への言及を含む、等々である。
更に、「含む（ｃｏｍｐｒｉｓｅ、ｃｏｍｐｒｉｓｉｎｇ、ｉｎｃｌｕｄｅ、ｉｎｃｌｕｄｉｎｇ、ｉｎｃｌｕｄｅｓ）」という語は、本明細書及び添付の特許請求の範囲で使用されるとき、提示した特徴、完全体、構成要素、又は工程の存在を特定することを意図するが、一又は複数の他の特徴、完全体、構成要素、工程、作用、又は群の存在又は追加を排除しない。

Claims (15)

  1. 酸化ケイ素層を形成する方法であって、前記方法は、
    パターン基板を基板処理チャンバの基板処理領域の中に置くことであって、前記パターン基板は、高アスペクト比の間隙を含む、置くことと；
    （ｉ）ケイ素含有前駆体を前記基板処理領域に流し込み、ケイ素含有プラズマ出力を前記基板処理領域に加えることによって、ケイ素含有プラズマを形成することと；
    （ｉｉ）前記基板処理領域からの未反応のケイ素含有前駆体を含む処理廃水を除去することと；
    （ｉｉｉ）酸素含有前駆体を前記基板処理領域に流し込み、酸素含有プラズマ出力を前記基板処理領域に加えることによって、酸素含有プラズマを形成することと；
    （ｉｖ）前記基板処理領域からの未反応の酸素含有前駆体を含む処理廃水を除去することと
    を含む方法。
  2. 前記ケイ素含有プラズマ出力は、５００ワットから２０００ワットまでである、請求項１に記載の方法。
  3. 前記ケイ素含有前駆体は、ジメチルシラン、トリメチルシラン、テトラメチルシラン、テトラメチルオルトシリケート、テトラエチルオルトシリケート、オクタメチルトリシロキサン、オクタメチルシクロテトラシロキサン、テトラメチルジメチルジメトキシジシラン、テトラメチルシクロテトラシロキサン、ジメチルジメトキシシラン、ジエトキシメチルシラン、メチルトリエトキシシラン、トリエトキシシラン、フェニルジメチルシラン及びフェニルシランのうちの一又は複数を含む、請求項１に記載の方法。
  4. 前記酸素含有前駆体は、分子状酸素（Ｏ２）、オゾン（Ｏ３）、一酸化窒素、二酸化窒素及び一酸化二窒素のうちの一又は複数を含む、請求項１に記載の方法。
  5. 前記高アスペクト比の間隙の深さ対幅のアスペクト比は、少なくとも４：１である、請求項１に記載の方法。
  6. 前記高アスペクト比の間隙の深さは、１μｍを上回る、請求項１に記載の方法。
  7. 前記パターン基板の温度は、工程ｉ）及びｉｉｉ）中には２００℃未満で維持される、請求項１に記載の方法。
  8. 工程ｉ、ｉｉ、ｉｉｉ、及びｉｖは、列挙された順に発生する、請求項１に記載の方法。
  9. 前記基板処理領域内部の圧力は、工程ｉ中には０．５トルから２０トルまでである、請求項１に記載の方法。
  10. 前記酸素含有プラズマ出力は、５００ワットから２０００ワットまでである、請求項１に記載の方法。
  11. 酸化ケイ素層を形成する方法であって、前記方法は、
    パターン基板を基板処理チャンバの基板処理領域の中に置くことであって、前記パターン基板は、高アスペクト比の間隙を含む、置くことと；
    （ｉ）酸素含有前駆体を前記基板処理領域に流し込み、酸素含有プラズマ出力を前記基板処理領域に加えることによって、酸素含有プラズマを形成することと、
    （ｉｉ）前記基板処理領域からの未反応の酸素含有前駆体を含む処理廃水を除去することと、
    （ｉｉｉ）ケイ素含有前駆体を前記基板処理領域に流し込み、ケイ素含有プラズマ出力を前記基板処理領域に加えることによって、ケイ素含有プラズマを形成することと、
    （ｉｖ）前記基板処理領域からの未反応のケイ素含有前駆体を含む処理廃水を除去することと
    を含む方法。
  12. 工程ｉ−ｉｖは、１ｎｍから１５ｎｍまでの酸化ケイ素を前記パターン基板上に堆積させる、請求項１１に記載の方法。
  13. 前記ケイ素含有前駆体は、４：１のＳｉ−Ｏ：Ｓｉ比を含む、請求項１１に記載の方法。
  14. 前記高アスペクト比の間隙は、１μｍから１５μｍまでの幅を有する、請求項１１に記載の方法。
  15. 前記基板処理領域内部の圧力は、工程ｉ中には０．５トルから２０トルまでである、請求項１１に記載の方法。
JP2016012897A 2015-01-30 2016-01-27 改良されたステップカバレッジ誘電体 Pending JP2016146474A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/610,863 US9472392B2 (en) 2015-01-30 2015-01-30 Step coverage dielectric
US14/610,863 2015-01-30

Publications (1)

Publication Number Publication Date
JP2016146474A true JP2016146474A (ja) 2016-08-12

Family

ID=56553334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016012897A Pending JP2016146474A (ja) 2015-01-30 2016-01-27 改良されたステップカバレッジ誘電体

Country Status (3)

Country Link
US (1) US9472392B2 (ja)
JP (1) JP2016146474A (ja)
KR (1) KR102453724B1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7203515B2 (ja) * 2017-06-06 2023-01-13 アプライド マテリアルズ インコーポレイテッド 連続した堆積－エッチング－処理方法を使用した酸化ケイ素及び窒化ケイ素のボトムアップ成長
KR102656701B1 (ko) 2018-10-04 2024-04-11 삼성전자주식회사 반도체 소자의 제조 방법
CN114606476A (zh) * 2020-12-03 2022-06-10 长鑫存储技术有限公司 薄膜的炉管沉积方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6090442A (en) 1997-04-14 2000-07-18 University Technology Corporation Method of growing films on substrates at room temperatures using catalyzed binary reaction sequence chemistry
FR2824062B1 (fr) 2001-04-27 2004-10-15 Atofina Procede de fabrication de solutions aqueuses de sels insatures d'ammonium quaternaire
KR100468729B1 (ko) 2002-04-25 2005-01-29 삼성전자주식회사 Ｈｃｄ 소스를 이용하여 실리콘 산화막을 원자층 증착하는방법
KR100459724B1 (ko) 2002-09-11 2004-12-03 삼성전자주식회사 저온 원자층증착에 의한 질화막을 식각저지층으로이용하는 반도체 소자 및 그 제조방법
US7540920B2 (en) 2002-10-18 2009-06-02 Applied Materials, Inc. Silicon-containing layer deposition with silicon compounds
US7084076B2 (en) 2003-02-27 2006-08-01 Samsung Electronics, Co., Ltd. Method for forming silicon dioxide film using siloxane
KR100511914B1 (ko) 2003-05-09 2005-09-02 주식회사 하이닉스반도체 피이사이클 시브이디법을 이용한 반도체소자의 제조방법
JP2006261434A (ja) 2005-03-17 2006-09-28 L'air Liquide Sa Pour L'etude & L'exploitation Des Procede S Georges Claude シリコン酸化膜の形成方法
KR101304726B1 (ko) 2006-04-03 2013-09-05 레르 리키드 쏘시에떼 아노님 뿌르 레？드 에렉스뿔라따시옹 데 프로세데 조르즈 클로드 화학적 증착에 의한 질화규소 필름 및/또는 산화질화규소 필름의 침착 방법
US7749574B2 (en) 2006-11-14 2010-07-06 Applied Materials, Inc. Low temperature ALD SiO2
US7803722B2 (en) * 2007-10-22 2010-09-28 Applied Materials, Inc Methods for forming a dielectric layer within trenches
KR20090068179A (ko) 2007-12-21 2009-06-25 에이에스엠 인터내셔널 엔.브이. 실리콘 이산화물을 포함하는 박막의 제조 방법
US8592294B2 (en) * 2010-02-22 2013-11-26 Asm International N.V. High temperature atomic layer deposition of dielectric oxides
US8524612B2 (en) * 2010-09-23 2013-09-03 Novellus Systems, Inc. Plasma-activated deposition of conformal films

Also Published As

Publication number Publication date
KR102453724B1 (ko) 2022-10-11
US20160225614A1 (en) 2016-08-04
KR20160094320A (ko) 2016-08-09
US9472392B2 (en) 2016-10-18

Similar Documents

Publication Publication Date Title
KR101528832B1 (ko) 유동성 유전체 층의 형성 방법
KR101161098B1 (ko) 낮은 에칭 레이트 유전체 라이너들을 이용한 갭충진 향상
US9018108B2 (en) Low shrinkage dielectric films
KR20200143254A (ko) 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
TWI523103B (zh) 在高開口率圖案上形成具有Ｓｉ－Ｎ鍵之共形膜的方法
US7989365B2 (en) Remote plasma source seasoning
US20120309205A1 (en) Capping layer for reduced outgassing
KR20130135301A (ko) 라디칼 증기 화학 기상 증착
US20120238108A1 (en) Two-stage ozone cure for dielectric films
TWI692008B (zh) 用於形成高品質薄膜的循環連續製程
JP2015521375A (ja) 流動性膜のための改善された緻密化
JP2014509081A (ja) 平坦化後の高密度化
JP2013513235A (ja) 非炭素ラジカル成分ｃｖｄ膜向けの酸素ドーピング
JP2013501384A (ja) 非炭素流動性ｃｖｄプロセスを使用する酸化ケイ素の形成
JP2012531045A (ja) ホウ素膜界面技術
WO2013036667A2 (en) Flowable silicon-carbon-nitrogen layers for semiconductor processing
JP2013521650A (ja) ラジカル成分ｃｖｄによる共形層
KR20080027138A (ko) 고밀도의 절연막을 형성하는 방법
JP2013533639A (ja) 流動性ｃｖｄによる間隙充填用の酸化物を多く含むライナ層
JP2013515355A (ja) 流動性ｃｖｄ処理から形成された誘電体材料上で実行される湿式酸化処理
KR102453724B1 (ko) 개선된 스텝 커버리지 유전체
US20150140833A1 (en) Method of depositing a low-temperature, no-damage hdp sic-like film with high wet etch resistance
JP2007273873A (ja) 半導体装置及び半導体装置の製造方法
TWI706438B (zh) 以uv輔助方式將材料注入多孔膜
KR20120059557A (ko) 성막 방법, 반도체 소자의 제조 방법, 절연막 및 반도체 소자