KR100759649B1 - 고 밀도 화학 기상 증착법을 이용하여 재료를 증착하는방법 및 갭을 충진시키는 방법 - Google Patents

고 밀도 화학 기상 증착법을 이용하여 재료를 증착하는방법 및 갭을 충진시키는 방법 Download PDF

Info

Publication number
KR100759649B1
KR100759649B1 KR1020067005493A KR20067005493A KR100759649B1 KR 100759649 B1 KR100759649 B1 KR 100759649B1 KR 1020067005493 A KR1020067005493 A KR 1020067005493A KR 20067005493 A KR20067005493 A KR 20067005493A KR 100759649 B1 KR100759649 B1 KR 100759649B1
Authority
KR
South Korea
Prior art keywords
deposition
substrate
deuterium
gap
layer
Prior art date
Application number
KR1020067005493A
Other languages
English (en)
Other versions
KR20060095972A (ko
Inventor
닐 알. 루거
윌리암 버지
웨이민 리
거테즈 에스. 샌듀
Original Assignee
미크론 테크놀로지,인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미크론 테크놀로지,인코포레이티드 filed Critical 미크론 테크놀로지,인코포레이티드
Publication of KR20060095972A publication Critical patent/KR20060095972A/ko
Application granted granted Critical
Publication of KR100759649B1 publication Critical patent/KR100759649B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31625—Deposition of boron or phosphorus doped silicon oxide, e.g. BSG, PSG, BPSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체 기판 내부의 갭을 충진하는 방법을 포함한다. 기판 및 적어도 하나의 중-수소 화합물을 포함하는 가스 혼합물은 반응 챔버 내부에 제공되어진다. 가스 혼합물은 층의 에칭과 동시 증착에 의하여 기판 위로 재료의 층을 형성하기 위하여 반응한다. 재료의 층은 갭 내부의 재료가 본질적으로 공극이 없는 것과 같이 갭을 충진한다. 본 발명은 개선된 증착률의 균일성을 제공하는 방법을 포함한다. 재료는 D2, HD, DT, T2 및 TH로 구성되는 그룹으로부터 선택된 하나 이상의 가스의 존재 하에 표면 위로 증착되어 진다. 증착을 하는 동안 제트 증착률은 증착을 하는 동안 H2를 이용하는 것을 제외한 동일한 상태 하에 발생되는 대응하는 변화도에 대하여 눈에 띄게 개선되어 지는 표면 전체의 변화도를 가진다.

Description

고 밀도 화학 기상 증착법을 이용하여 재료를 증착하는 방법 및 갭을 충진시키는 방법{METHODS OF FILLING GAPS AND METHODS OF DEPOSITING MATERIALS USING HIGH DENSITY PLASMA CHEMICAL VAPOR DEPOSITION}
본 발명은 기판 위에 층을 형성시키는 방법에 관한 것이며, 특히 갭을 충진시키는 방법에 관한 것이다.
절연 재료 및 절연 재료의 층은 회로도와 구조적 특징을 전기적으로 절연시키기 위하여 다양한 반도체 분야에서 광범위하게 사용되어 진다. 이러한 재료와 층의 절연 특성은 절연성 재료가 증착되는 동안 발생되는 공극 영역의 생성을 방지하거나 최소화하는 효과를 가진다. 증착되는 동안 증착된 층의 증착 비율의 균일도는 공극의 함유를 효과적으로 최소화시키고, 필름의 품질에 영향을 미친다. 장치 외관의 크기를 감소시킴에 따라, 충진되어지는 갭의 크기 또한 감소되며, 이러한 갭의 종횡비가 매우 증가 될 수 있다. 따라서 갭-충진부 내의 공극 영역을 최소화시키는 것은 어려워질 것이며, 효과적으로 절연시키는 것이 점점 중요하게 작용한다. 표면 위의 증착률을 변화시킴에 따라 불가능하진 않지만 어려운 공극을 방지하기위한 매 개변수와 증착 상태를 최적화시킬 수 있다.
정확한 갭-충진을 하기 위한 필요성으로 인하여 고밀도 플라스마 화학 기상 증착 방법(HDP-CVD)이 이용되어져 왔다. 종래 방법에 대한 부가적인 개선점은 H2와 같은 대안의 스퍼터링 가스와 HDP-CVD 시스템에서 이용되는 종래의 아르곤과 같은 스퍼터링 가스를 대체시키는 것으로 논의되어져 왔다. H2와의 대체는 특정의 증착 상태의 갭-충진 범위에서 공극의 발생을 감소시킨다.
개선된 증착률의 균일성을 제공하기 위하여 개선된 갭-충진 기술과 방법을 개발하는 것이 요구되어 진다.
본 발명의 특징에 있어서, 본 발명은 기판 위에 층을 증착시키는 방법을 포함한다. 기판은 고밀도 플라스마 반응 챔버의 내부로 제공되어 진다. 중-수소 동위원소 치환기를 가지는 하나 이상의 화합물이 반응 챔버의 내부로 제공되고, 챔버 내에서 고밀도 플라스마가 발생된다. 중-수소 화합물의 적어도 일부분과 결합되는 층은 기판 위에서 화학 기상 증착이 되어진다.
본 발명의 특징에 있어서, 본 발명은 반도체 기판의 갭을 충진시키는 방법을 포함한다. 기판은 반응 챔버의 내부로 제공되고, 가스 혼합물은 반응 챔버의 내부로 제공되어 진다. 가스 혼합물은 하나 이상의 중-수소가 함유된 화합물을 포함한다. 가스 혼합물은 층을 에칭하고 동시에 증착시킴에 의하여 기판 위에 재료의 층이 형성되도록 반응한다. 재료의 층은 갭 내부의 재료가 본질적으로 공극(void)이 존재하지 않도록 갭을 충진시킨다.
본 발명의 특징에 있어서, 본 발명은 개선된 증착률의 균일성을 제공하는 방법을 포함한다. 재료는 D2, HD, DT, T2 및 TH로 구성되는 그룹으로부터 선택된 하나 이상의 가스의 존재 하에 기판 위에서 증착되어 진다. 증착을 하는 동안 전체 증착률은 재료를 에칭하는 동시 비율에 대한 재료를 증착시키는 비율에 의하여 정해진다. 전체 증착률은 H2를 이용하는 것은 제외한 동일한 증착 상태하에 증착을 하는 동안 발생되는 대응하는 변화도에 대하여 눈에 띄게 개선되어 지는 표면 전체에서 변화도를 가진다.
발명의 선호되는 실시예는 첨부된 도면에 따라서 하기에 기술되어 진다.
도 1은 본 발명의 방법을 실시하기 위하여 이용된 리액터의 횡단면도.
도 2는 본 발명의 방법의 예비 단계에서 반도체 기판의 웨이퍼를 도시한 횡 단면도.
도 3은 도 2에 연속하는 처리 단계를 도시한 도 2의 기판 웨이퍼의 도.
도 4는 H2를 이용하여 처리하기 위하여 바이어스 전력의 함수로서 측정된 에칭/증착 비율을 나타내는 에칭/증착 균일도를 나타낸 도면.
도 5는 본 발명의 특징에 따라서, D2를 이용하는 처리 단계에서 바이어스 전력의 함수로 측정된 에칭/증착 비율을 나타내는 에칭/증착 균일도의 도면.
도 6은 본 발명의 선호되는 방법에 따르는 예비 단계에서 기판 웨이퍼 조각의 횡단면도.
도 7은 도 6에 연속하는 처리 단계를 보여주는 도 6의 웨이퍼 조각의 도.
도 8은 본 발명의 방법에 따라서 방법의 예비 단계에서의 기판 웨이퍼 조각의 횡단면도.
도 9는 도 8에 연속하는 처리 단계를 도시한 도 8의 기판 조각의 도면.
본 발명은 기판 위에 층이 증착되는 개선된 방법을 포함한다. 상기 층은 하나 또는 그 이상의 중수소 화합물을 이용하는 화학 기상 증착법에 의하여 증착되어 질 수 있다. 본 기술의 목적에 따라서, 용어 중-수소는 중수소(D) 또는 3중 수소(T)를 나타내며, 용어 중-수소 화합물은 해당 중 동위원소가 자연 존재비의 수준 이상으로 D 및/또는 T와 대체된 하나 또는 몇몇 또는 전체의 수소 원자를 가진 화 합물을 나타낸다. 특히 중-수소 스퍼터링 가스 또는 중-수소를 함유하는 선구 화합물 또는 중-수소 선구 화합물과 중-수소 스퍼터링 가스(sputtering gas)가 모두 존재 하에 실리콘을 포함하는 층은 고 밀도 플라스마 화학 기상 증착법(HDP-CVD)에 의하여 제조되어 질 수 있다.
전형적으로 HDP-CVD는 증착되어지는 재료의 스퍼터-에칭과 동시 화학 증착(simultaneous chemical deposition)을 포함한다. 동시 증착과 에칭으로 인하여 전체 증착률로서 언급되어 질 수 있는 네트 증착률(net deposition rate)이 야기된다. 본 발명의 방법은 표면 전체에서 개선된 네트 증착률의 균일성(감소된 분산)을 제공하는데 이용되어 질 수 있다. 본 발명의 방법에 따르는 특징은 갭을 충진하는 공정(gap-filled process)에서 특히 유용하며, 충진 된 갭 내의 공극을 최소화하거나 제거시킬 수 있다.
본 발명의 방법은 도 1 내지 도 9에 관하여 기술되어 진다. 먼저 도 1에 관하여 언급하면, 리액터(reactor, 10)는 본 발명의 방법을 수행하는데 이용되어 지도록 기술된다. 예를 들어 리액터(10)는 HDP-CVD 리액터와 같은 화학 기상 증착 리액터로 구성될 수 있다. 도 1에 도시된 바와 같이, 리액터(10)는 반응 챔버(12)를 가지며, 하나 또는 그 이상의 고주파(RF) 코일(14)이 구비된 돔(13)을 포함할 수 있다. 리액터(10)는 하나 또는 그 이상의 입구(18)를 포함할 수 있으며, 하나 또는 그 이상의 출구(20)를 포함할 수 있다. 예를 들어 입구(18)는 가스 인젝터로 구성 될 수 있다.
리액터(10)는 기판(90)을 지탱하고 보유하기 위한 기판 플랫폼(22)을 포함할 수 있다. 리액터(10)가 HDP 리액터로 구성되면 기판 플랫폼(22)은 정전척(electrostatic chuck)(ESC)으로 구성될 수 있다. 본 발명에 따르는 방법을 실시하기 위하여, 비록 본 발명이 전자 싸이크로트론 공명(ECR) 리액터 또는 용량성 결합 리액터의 이용이 예상되더라도 일반적으로 리액터(10)는 유도 결합 리액터로 구성된다.
전형적인 유도 결합(HDP-CVD) 리액터가 본 발명의 방법을 실시하는데 이용될 수 있으며, 상기 리액터는 캘리포니아에서 샌 조스씨의 노벨러스 시스템의 스탠다드 노벨러스 HDP 챔버(SPEEDR)로 구성된다. 이러한 리액터를 이용할 때, 저주파수(LF)의 전력은 챔버(12) 내에서 고주파수 전기장을 유도하는 돔 코일(14)로 가해질 수 있다. 고주파수 전기장은 고밀도 플라스마(16)를 생성하기 위하여 이용되어 질 수 있다. 본 발명의 목적에 있어서, 용어“고밀도 플라스마”는 대략 1011이온/cm3과 동일하거나 그 이상의 밀도를 가진 플라스마를 일컫는다. 정전 척(22)에 고주파수의 전력을 공급함으로써 RF 바이어스가 웨이퍼(90)에 공급될 수 있다. 이에 따라, 스퍼터링을 위해 플라스마(16)로부터의 이온화된 플라스마 분자가 웨이퍼(90)를 향해 끌려가게 된다.
상기 기술된 내용을 단순화하면, 상태 및 매개변수는 SPEEDR HDP 시스템의 이용에 기초하는 것으로 보고되어 진다. 그러나 본 발명은 상기 기술된 내용으로부터 다양하게 바뀔 수 있는 상태 및 파라미터를 위한 대안의 리액터의 이용을 포함한다는 것을 이해할 수 있을 것이다.
본 발명의 개별적인 특징은 도 1 내지 도 4에 관하여 기술되어 진다. 도 2에 관하여 언급하면, 반도체 웨이퍼 또는 웨이퍼 조각(90)은 본 발명에 따르는 방법의 예비 단계에서 도시되어 진다. 웨이퍼 조각(90)은 반도체 기판(100)을 포함할 수 있다. 청구항의 이해를 돕기 위하여, 용어“반전도성 기판(semiconductive substrate)" 및 ”반도체 기판(semiconductor substrate)"은 반도체 웨이퍼(웨이퍼 상의 다른 재료를 포함하는 단일 또는 조립체)와 반전도성 재료의 층(다른 재료를 포함하는 단독 또는 조립체)과 같은 벌크 반전도성 재료로 제한되지 않는 반전도성 재료를 포함하는 구조물을 의미하도록 정의된다. 용어“기판”은 상기 기술된 반도체 기판에 제한되지 않는 지지 구조물을 나타낸다. 기판(100)은 도 2에 도시된 평면으로 구성될 수 있는 표면(102)을 포함할 수 있고 또는 대안으로 하나 또는 그 이상의 토포그래프의 특징을 포함할 수 있다.
도 3에 관하여 언급하면, 재료(104)의 층은 예를 들어 화합물이 구비된 하나 또는 그 이상의 중-수소가 존재하는 HDP-CVD를 이용하여 표면(102) 위에 증착되어 질 수 있다. 층(104)은 예를 들어 도 1에 도시된 바와 같이 고 밀도 플라스마 반응 챔버 내에서 형성되어 질 수 있다. 중-수소 동위원소 치환기를 포함하는 적어도 하나의 화합물이 하나 또는 그 이상의 입구(18)를 통하여 반응 챔버(12)의 내부로 제공되어 질 수 있다. 층(104)은 예를 들어 실리콘 산화물과 같은 절연성 재료로 구성될 수 있으며, 특히 외관은 실리콘 이산화물 또는 도핑된 실리콘 이산화물로 구성될 수 있다.
HDP-CVD를 이용하여 산화물 층(14)을 생성하는 종래의 방법은 예를 들어 하나 또는 그 이상의 O2, O3 및 NO3를 포함하는 옥시던트 가스와 아르곤(Ar)과 같은 하나 또는 그 이상의 삽입 가스와 하나 또는 그 이상의 선구 화합물로 구성될 수 있는 가스 혼합물을 이용하는 증착 방법을 포함한다. HDP 증착을 하는 동안, 몇몇 가스 혼합물은 증착된 재료의 스퍼터링에 영향을 미칠 수 있으며, 혼합물의 스퍼터링 요소로 언급되어 질 수 있다. 예를 들어, 종래의 방법에 있어서, 몇몇 또는 전체의 삽입 가스 요소는 증착된 재료의 스퍼터링에 영향을 미칠 수 있는 예를 들어 H2 또는 He와 같은 것으로 대체된다. 그러나 HDP-CVD 시스템에서 표면상의 증착률은 H2를 이용하여 변화될 수 있으며, 이로 인하여 예측 불가능하고 비-정형적인 증착이 야기된다.
종래의 실리콘 산화물 증착 과정에 이용된 전형적인 선구 화합물은 실란(SiH4), 디실안(Si2H6), 디클로로-실란(SiCl2H2) 및 Si(OC2H5)4(“TEOS")를 포함한다. 종래의 도핑된 산화물층의 형성은 하나 또는 그 이상의 포스핀(PH3), 디보란(B2H6), 알신(AsH4), 트리메틸 포스페이트(C3H9O3P3) 및 트리메틸 보레이트(C3H9O3B3)의 존재하에 증착을 포함할 수 있다.
본 발명의 방법은 하나 또는 그 이상의 중수소화 및/또는 3 중수소화된 선구 화합물, 중수소화 및/또는 3 중수소화된 도펀트 화합물(dopant compound), 이원자의 중 수소 가스 또는 이들의 조합물을 이용하는 단계를 포함한다. 본 발명의 목적에 따라, 이원자 중 수소 가스 또는 중-수소 가스는 DH, DT, D2, T2, Th 및 이들의 혼합물로 언급될 수 있다.
각각의 특징에 있어서, 본 발명의 발명은 하나 또는 그 이상의 선구 분자, 산소-함유 가스와 중수소화 및/또는 수소 가스의 3 중수소화된 형태를 반응 챔버(12)로 제공하는 단계를 포함한다.(도 1) 고 밀도 플라스마(16)는 화학적 증기를 기판(90) 위의 층(104)으로 증착시키기 위하여 반응 챔버(12) 내에서 발생되어질 수 있다. 층(104)의 증착은 이용된 특정의 바이어스 전력에서 발생된 동시 에칭의 비율과 동시 에칭(즉, 바이어스 전력의 부재)이 존재하지 않을 때 발생되는 증착의 비율에 의존하는 전체(net) 증착 비율을 포함할 수 있다. 네트 증착 비율은 바이어 스 전력, 흐름률, 압력, 온도 및 다른 매개변수와 같은 인자에 의하여 영향을 받을 수 있다. 따라서 증착의 네트 비율은 증착을 하는 동안 하나 또는 그 이상의 매개변수를 변화시킴에 의하여 층(104)을 증착을 하는 동안 변경되거나 조절되어 질 수 있다.
기판(90)의 표면 위에 전체 증착 비율의 균일성을 높이기 위하여 챔버(12)(도 1) 내부에 제공된 몇몇 또는 모든 H2 또는 그 외의 스퍼터링 가스 성분을 교체하는 것이 선호된다. 다시 말하면, 중수소화 스퍼터링 작용물의 존재로 인하여 예를 들어 그 외의 동일한 상태에서 H2를 이용함으로써 발생 되는 해당 비율의 변화도에 대하여 층(104)(도 3)을 HDP-CVD 증착을 하는 동안 표면(102) 위의 네트 증착 비율의 변화도가 감소 될 수 있다.
도 4 및 도 5는 개선된 네트 증착의 균일성을 도시하며, D2(도 5)는 HDP-CVD를 이용하여 실리콘 이산화물 증착을 하는 동안 H2(도 4)와 대체되어 진다. 도 4 및 도 5에 도시된 데이터는 증착되어진 실리콘 이산화물 층(4)상에 평면 표면(102)을 가진 200 mm 웨이퍼(90)(도 3)를 이용하는 HDP-CVD에 의하여 Novellus SPEEDR 리액터로부터 얻어진 것이다. 측정된 에칭-대-깊이 비율(E/D 비율)은 웨이퍼(90) 상의 중심점(108), 점(110)으로 표시된 웨이퍼(90)의 변부 링, 점(112)으로 표시된 중심 점(108)으로부터 제 1 거리에 위치한 제 1 링 및 점(114)으로 표시된 중심점(108)으로부터 제 2 거리에 위치한 제 2 링에 대하여 도 4 및 도 5에 도시된다.
도 4 및 도 5에 따라, 산화물층을 HCP-CVD 증착을 하는 동안 D2가 H2의 위치에서 사용되어 질 때 생성된 측정 가능하고 개선된 에칭/증착의 균일성이 도시된다. 도 4 및 도 5에 도시된 바에 있어서, H2 및 D2는 낮은 바이어스 전력에서 E/D 비율의 증착 부분에 기여하여 음의 E/D 비율의 원인이 되고, 보강된 네트 증착이 이 야기된다. 그러나 D2는 상기 낮은 바이어스 전력에서 전체 에칭/증착 균일성을 개선시킨다. 중수소 스퍼터링 성분을 이용함에 따라, 그 외의 스퍼터링 성분에 대하여 웨이퍼(90)의 전체 평면 표면 위에서 네트 증착 비율의 변화가 감소되고, 이로 인하여 평면 웨이퍼에 대한 모든 점에서 본질적으로 균일한 층의 두께로 형성된다. 상기 기술된 발명에 따라, 종래의 비-중-수소 방법에 대하여 18% 또는 그 이상까지 표면 위에서 네트 증착 비율의 변화를 감소시킴에 의하여 개선된 증착 균일성 및/또는 층 두께의 균일성이 제공된다.
도 3에 관하여 언급하면, 층(104)을 위한 전형적인 재료는 실리콘 산화물, 실리콘 이산화물, 인-도핑된 실리콘 이산화물(PSG), 붕소-도핑된 실리콘 산화물(BSG), 붕소 인-도핑된 산화물(BPSG) 또는 F, AS Ge 또는 이의 조합물과 같은 대안의 도펀트를 가지는 도핑된 산화물로 구성될 수 있다. 본 발명의 실시예에 있어서, 층(104)이 도핑된 산화물층으로 구성될 때, 중-수소(D 또는 T)는 PH3 - XRX, B2H6- yRy , AsH4-q, C3H9 - zRzO3P3 및 C3H9 - zRzO3B3와 같은 하나 또는 그 이상의 중수소화되거나 3 중수소화된 도펀트가 제공됨에 의하여 도 1에 도시된 플라스마(16)로 제공될 수 있으며, 여기서 R은 T, D 또는 이의 조합물이며, x= 1~3, y=1~6, z=1~9 및 q=1~4이다. 특히, 하나 또는 그 이상의 중수소화 및/또는 3 중수소화된 도펀트 화합물은 상기 언급된 하나 또는 그 이상의 이원자 중-수소 가스에 부합되도록 제공되어 질 수 있다.
본 발명의 발명에 따르는 층(104)의 HDP-CVD 증착은 하나 또는 그 이상의 중수소화 및/또는 3 중수소화된 선구 화합물을 제공함에 의하여 고밀도 플라스마 내에 하나 또는 중수소 및 3 중수소 모두를 제공함으로써 이용되어 질 수 있다. 선구 물질을 포함하는 이러한 중-수소는 SiRXH4 -x, Si2RyH6 -y,SiCl2RH, SiCl2R2, SiO4C8RqH20 -q 중 하나 또는 그 이상을 포함할 수 있으며, 여기서 R은 중수소, 3 중수소 또는 이들의 조합물이며, x=1~4, y=1~6 및 q=1~20이다. 상기 언급된 바와 같이, 선구 물질을 포함하는 하나 또는 그 이상의 중-수소는 하나 또는 그 이상의 중수소화 및/또는 3 중수소화된 도펀트 및/또는 플라스마(16) 내에 제공된 중수소화 및/또는 3 중수소화된 스퍼터링 가스와 공동으로 또는 각각 이용되어 질 수 있다.
도 3에 도시된 바에 있어서, 고 밀도 플라스마에 중수소 또는 3 중수소의 존 재하에 HDP-CVD에 의하여 평면의 표면(102)으로 층(104)의 적층은 수소에 비해 중-수소의 존재에 의하여 제공된 개선된 네트 증착 비율의 균일성으로 인하여 실질적으로 평면의 표면(106)을 가지는 층(104)을 생산하도록 이용되어 질 수 있다. 본 발명의 발명은 비-평면 표면, 하나 또는 그 이상의 오목부, 개구부 또는 트렌치를 가진 기판, 기판 위에 하나 또는 그 이상의 오목부를 가지는 기판 또는 다양한 조성물 위에 층을 형성하는데 이용되어 질 수 있는 것이 선호된다.
실시예에 있어서, 특히 선호되는 본 발명의 방법은 갭을 충진시키는데 목적을 가진다. HDP-CVD를 하는 동안 제공되는 중수소 및/또는 3 중수소로 인하여 수소가 중-수소의 위치에서 이용되어 질 때 발생 되는 것보다 더 소수의 공극 및/또는 더 작은 공극 영역을 가지는 충진된 영역을 제공하기 위하여 바람직하게 오목부, 개구부 및/또는 갭이 충진될 수 있다. 본 발명의 방법은 본질적으로 공극이 없는 갭-충진부(gap-fill)를 제조할 수 있으며, 여기서 용어“공극이 없는(void-free)"는 탐지 가능한 공극 영역이 없는 충진된 영역을 일컫는다.
본 발명에 따르는 방법의 실시예는 도 6 및 도 7에 언급된다. 도 6에 관하여 언급하면, 갭 또는 개구부(120)를 가지는 기판 물질(100)로 구성되는 웨이퍼 또는 웨이퍼 조각이 제공되어 진다. 개구부(120)는 갭-특징부(gap-feature) 또는 갭-구조물(gap-structure)로 기술되어 질 수 있으며, 예를 들어 트렌치 격리 영역과 같은 격리 영역으로 기술되어 질 수 있다. 개구부(120)는 종래의 처리 방법을 이용하 여 형성되어 질 수 있다.
개구부(120)는 하부 표면(126)과 개방된 측벽(122, 124)을 가지는 것으로 기술되어 질 수 있다. 도 6에 도시된 바에 있어서, 개구부(120)는 평면의 하부 표면(126)에 본질적으로 수직을 형성하는 측벽(122, 124)을 가질 수 있다. 도 6에 도시된 바에 있어서, 개구부(120)는 개구부의 폭에 대한 개구부의 높이로 형성된 종횡비를 가지는 것으로 부가적으로 기술되어 질 수 있으며, 종횡비는 기저 표면(126)의 길이에 대한 측벽(122, 124)의 길이로 구성될 수 있다. 대안으로 개구부(120)는 비-평면 기저 표면, 직각이 아닌 형태 및/또는 기저 표면(도시되지 않음)에 본질적으로 수직을 형성하지 않는 측벽을 포함할 수 있다.
도 7에 관하여 언급하면, 재료(104)의 층은 개구부(120)를 충진시키도록 표면(102)과 기판(100) 위에 증착되어 질 수 있다. 대안으로 갭-충진부(104)는 표면(102)(도시되진 않음) 위의 본질적인 네트 증착 없이 재료(104)의 네트 증착이 개구부(120) 내에서 형성되는 것과 같이 형성되어 질 수 있다. 재료(104)의 증착은 중수소 및/또는 3 중수소를 포함하는 스퍼터링 요소를 가지는 고 밀도 플라스마를 이용하는 HDP-CVD를 포함할 수 있다. 본 출원서에 있어서, 중수소 및/또는 3 중수소는 상기 논의된 바와 같이 D2, T2 또는 H와 T와 D의 이원자 화합물을 제공함에 의하여 고 밀도 플라스마의 스퍼터링 요소가 제공되어 질 수 있다.
본 발명의 방법은 상기 언급된 중수소화 또는 3 중수소화 선구 조합물을 이용하여 층(104)을 형성하는 단계를 포함한다. 이러한 선구 물질은 제공된 중-수소 가스와 결합 될 수 있으며, 그 외의 선구 물질과 결합 될 수도 있고 각각 이용되어 질 수 있다. 본 출원서에서 층(104)은 고 밀도 플라스마에 제공되어 질 수 있는 도핑된 산화물, 중수소화 및/또는 3 중수소화된 도펀트와 같은 도핑된 재료를 포함한다. 갭-충진의 범위에 있어서, 층(104)을 고 밀도 플라스마 증착을 하기 위한 하나 또는 그 이상의 중수소화 및/또는 3 중수소화된 화합물의 이용으로 인하여 종래의 갭-충진 기술에 대하여 개선된 갭-충진 특징을 제공할 수 있다. 본 발명의 방법을 이용함으로써 개구부(120)는 본질적으로 동일한 증착 상태 하에서 오직 비-중수소화된 화합물을 이용하는 방법에 대하여 상대적으로 적은 공극 및/또는 감소된 공극의 영역을 함유하도록 충진되어질 수 있으며, 여기서 용어“본질적으로 동일한”은 처리 제어의 공차 내에서 동일한 것을 의미한다. 본 발명의 방법은 큰 종횡비(대략 3:1보다 큰 종횡비) 또는 매우 큰 종횡비(대략 5:1보다 큰 종횡비)로 구성되는 갭 충진에 이용하는데 특히 유용하다. 대략 8:1과 같은 높은 종횡비를 가지는 갭은 본 방법을 이용하여 본질적으로 공극이 없이 충진되어질 수 있다. 부가하여, 방법은 미크론보다 작은 폭을 가진 개구부를 충진하는데 특히 유용하다. 소수의 나노미터를 같은 좁은 폭을 가진 개구부는 본 발명의 방법을 이용하여 본질적으로 공극이 없이 충진되어질 수 있다. 그러나 본 발명은 낮은 종횡비의 개구부와 오목부를 충진하기 위하여 기술된 방법의 이용이 예상됨을 알 수 있을 것이다.
본 발명의 방법이 이용되는 그 외의 이용 방법은 도 8 및 도 9에 기술되어 진다. 도 8에 관하여 언급하면, 웨이퍼 조각(90)은 기판(100) 위의 요소(132)와 요소(134) 사이에 개구부(130)를 가지도록 제공되어 질 수 있다. 요소(132) 및 요소(134)는 예를 들어 전도성 라인으로 형성될 수 있는 특정의 구조적 특징에 제한되지 않는다. 요소(132) 및 요소(134)는 종래의 처리 방법을 이용하여 형성되어 질 수 있다. 개구부(130)는 하부 표면(140)과 측벽(136, 138)을 포함할 수 있으며, 개구부(120) 관하여 상기 언급된 값을 가진 종횡비를 포함할 수 있다.
도 9에 도시된 바와 같이, 재료(104)의 층은 본질적으로 개구부(130)를 충진시키도록 증착되어질 수 있다. 이용 방법에 있어서, HDP-CVD를 하는 동안 층(104)이 웨이퍼 위의 바이어스 전력을 적절히 조절함에 의하여 본질적으로 평면의 표면(106)을 가지도록 형성되어 질 수 있는 것을 종래 기술의 당업자들은 알 수 있을 것이다. 본 발명의 방법을 이용함에 따라, 재료(104)는 CVD를 하는 동안 고 밀도 플라스마에서 하나 또는 그 이상의 중수소 및/또는 3 중수소를 제공함에 의하여 본질적으로 공극이 없이 갭(130)을 충진하도록 증착되어질 수 있다. 중수소 및/또는 3 중수소는 중-수소 선구 물질, 중-수소 도펀트, 이원자의 중수소 화합물 또는 상기 기술된 혼합물을 이용하는 고 밀도 플라스마 내에서 제공되어 질 수 있다.
Novellus SPEEDR HDP-CVD 리액터는 본 발명의 발명을 실시하는데 이용되고, 알맞은 증착 상태에 따르면 대략 100 sccm(단위 분당 큐빅 센티미터, standard cubic centimeters per minute) 내지 2000 sccm로 형성되는 이원자 수소 및/또는 중-수소를 제공하는 단계를 포함할 수 있다. O2 및/또는 O3를 포함하는 산소 함유 성분은 대략 200sccm 내지 20sccm에서 리액터가 제공되어 질 수 있다. 선구 화합물이 치환된 하나 또는 그 이상의 선구 화합물 또는 중-수소는 100sccm 내지 10sccm의 전체로 제공되어 질 수 있다. 알맞은 증착 온도는 대략 2m 토르 내지 50m 토르의 압력에서 대략 400℃ 내지 대략 800℃로 형성될 수 있다.
본 발명은 대체적인 유도 리액터, ECR 리액터 또는 용량성의 리액터를 이용한다는 것을 이해할 것이다. 이러한 대안의 리액터의 이용은 증착을 하는 동안 이용된 특정의 화합물과 개별적인 리액터에 기초한 매개변수와 대안의 상태를 이용하는 것을 포함할 수 있다.

Claims (44)

  1. 기판 위에 층을 증착시키는 방법에 있어서, 상기 방법은
    -고밀도 플라스마 반응 챔버의 내부로 기판을 제공하는 단계,
    -반응 챔버의 내부로 D2 및 DH 중 하나 또는 모두를 제공하는 단계,
    -중-수소 동위원소 치환기를 가진 하나 이상의 화합물들을 반응 챔버의 내부로 제공하는 단계,
    -반응 챔버의 내부에서 고밀도 플라스마를 발생시키는 단계, 및
    -기판위에 층을 화학 기체 증착시키는 단계를 포함하고, 상기 층은 상기 화합물들 중 일부 또는 전부를 포함하는 것을 특징으로 하는 방법.
  2. 제 1 항에 있어서, 중-수소 동위원소는 중수소(deuterium)인 것을 특징으로 하는 방법.
  3. 제 1 항에 있어서, 하나 이상의 화합물은 SiDxH4-x, Si2DyH6-y, PDzH3-z, SiC12DH, SiC12D2, SiO4C8DqH20-q로 구성되는 그룹으로부터 선택되고, x=1~4, y=1~6, z=1~3 및 q=1~20인 것을 특징으로 하는 방법.
  4. 제 1 항에 있어서, 층은 산화물 재료를 포함하는 것을 특징으로 하는 방법.
  5. 제 1 항에 있어서, 층은 증착되는 동안 에칭되고, 동시에 증착되는 것을 특징으로 하는 방법.
  6. 제 1 항에 있어서, 증착으로 평면의 표면이 형성되는 것을 특징으로 하는 방법.
  7. 제 1 항에 있어서, 하나 이상의 화합물은 혼합물로 구성되고, 상기 혼합물은 O2 및 O3가스 중 하나이상을 포함하는 것을 특징으로 하는 방법.
  8. 갭을 충진하는 방법에 있어서, 상기 방법은
    갭 구조물을 포함하는 기판을 제공하는 단계, 및
    하나 이상의 중-수소 동위원소 치환기를 가진 하나 이상의 선구 물질을 이용하여 기판 위에 재료를 증착시키는 단계를 포함하고, 증착이 된 후 재료는 중-수소의 위치에 1H를 이용하는 것보다 더 적은 공극을 가지는 것을 특징으로 하는 방법.
  9. 제 8 항에 있어서, 갭 구조물은 기판 내부에 트렌치(trench)를 포함하는 것을 특징으로 하는 방법.
  10. 제 8 항에 있어서, 갭 구조물은 근접한 요소(element)들 사이에 갭을 포함하는 것을 특징으로 하는 방법.
  11. 제 8 항에 있어서, 갭 구조물은 제 1 갭 구조물로 구성되며, 기판은 제 2 갭 구조물을 부가적으로 포함하고, 제 1 갭 구조물은 트렌치가 위치되고, 제 2 갭 구조물은 요소들 사이에 갭이 위치되며, 재료를 증착함에 따라 요소들 사이의 갭과 트렌치가 충진되는 것을 특징으로 하는 방법.
  12. 제 8 항에 있어서, 하나 이상의 선구 물질은 SiRxH4 -x, Si2RyH6 -y, PRzH3 -z, SiC12RH, SiC12R2, SiO4C8RqH20 -q로 구성되는 그룹으로부터 선택되고, R은 중수소, 3 중수소 또는 이의 화합물이며, x=1~4, y=1~6, z=1~3 및 q=1~20인 것을 특징으로 하는 방법.
  13. 기판의 충진된 영역을 제조하는 방법에 있어서, 상기 방법은 D2 및 HD 중 하나 이상 및 중-수소 화합물을 포함하는 가스의 존재 하에 기판 위에 재료를 에칭하고 동시에 증착하는 단계를 포함하는 것을 특징으로 하는 방법.
  14. 삭제
  15. 제 13 항에 있어서, 중-수소 화합물은 제 1 중-수소 화합물로 구성되고, 가스는 제 2 중-수소 화합물을 포함하는 것을 특징으로 하는 방법.
  16. 삭제
  17. 제 13 항에 있어서, 가스는 DT, T2 및 TH 중 하나 이상을 포함하는 것을 특징으로 하는 방법.
  18. 제 17 항에 있어서, 가스는 H2를 부가하여 포함하는 것을 특징으로 하는 방법.
  19. 제 13 항에 있어서, 충진된 영역은 요소들 사이의 공간과 트렌치로 구성되는 그룹으로부터 선택된 하나 이상의 특징부(feature)를 가지는 것을 특징으로 하는 방법.
  20. 제 19 항에 있어서, 하나 이상의 특징부는 1:1보다 큰 종횡비를 가지는 것을 특징으로 하는 방법.
  21. 제 19 항에 있어서, 하나 이상의 특징부는 2:1보다 큰 종횡비를 가지는 것을 특징으로 하는 방법.
  22. 제 19 항에 있어서, 하나 이상의 특징부는 3:1보다 큰 종횡비를 가지는 것을 특징으로 하는 방법.
  23. 제 19 항에 있어서, 하나 이상의 특징부는 4:1보다 큰 종횡비를 가지는 것을 특징으로 하는 방법.
  24. 제 19 항에 있어서, 하나 이상의 특징부는 5:1보다 큰 종횡비를 가지는 것을 특징으로 하는 방법.
  25. 제 19 항에 있어서, 하나 이상의 특징부는 10nm 미만의 폭을 가지는 것을 특징으로 하는 방법.
  26. 제 19 항에 있어서, 증착은 거친 터포그러피(rugged topography) 위에서 형성되고, 거친 터포그러피에 대해 상대적으로 평평한 표면을 제조하는 것을 특징으로 하는 방법.
  27. 제 19 항에 있어서, 재료는 붕소 또는 인이 도핑된 실리콘 산화물, 불소가 도핑된 실리콘 산화물, 인이 도핑된 실리콘 산화물, 붕소가 도핑된 실리콘 산화물 및 도핑되지 않은 실리콘 산화물로 구성되는 그룹으로부터 선택되는 것을 특징으로 하는 방법.
  28. 고밀도 플라스마 화학 기상 증착을 하는 동안 네트 증착률의 변화도를 감소시키는 방법에 있어서, 상기 방법은 증착을 하는 동안 중-수소 동위 원소를 포함하는 하나 이상의 부가적인 화합물과 DH 및 D2 중 하나 또는 모두를 제공하는 단계를 포함하고, 전체 증착률은 재료의 동시 에칭 비율에 대한 재료의 증착률의 비율로 정해지는 것을 특징으로 하는 방법.
  29. 삭제
  30. 삭제
  31. 제 28 항에 있어서, 증착은 웨이퍼의 표면 전체에서 형성되고, 웨이퍼 표면의 중앙 위치에서 전체 증착률은 웨이퍼 표면의 변부 위치에서 전체 증착률과 동일한 것을 특징으로 하는 방법.
  32. 제 31 항에 있어서, 중앙 위치에서 전체 증착률은 웨이퍼 표면의 변부에서의 위치와 중앙 위치 사이의 라인을 따르는 모든 위치에서 형성되는 전체 증착률과 동일한 것을 특징으로 하는 방법.
  33. 제 28 항에 있어서, 증착은 웨이퍼 표면 전체에서 형성되고, 웨이퍼 표면 전체에서 특정 위치에서의 전체 증착률은 웨이퍼 표면 전체에서 그 외의 모든 점에서의 전체 증착률과 동일한 것을 특징으로 하는 방법.
  34. 제 28 항에 있어서, 증착은 하나 또는 그 이상의 갭을 가진 기판 위에 절연성 재료를 증착하는 것을 포함하고, 증착은 공극이 없는 충진된 갭을 형성하기 위한 절연성 재료로 구성되는 하나 또는 그 이상의 갭을 충진하는 것을 특징으로 하는 방법.
  35. 삭제
  36. 반도체 기판에서 갭을 충진하는 방법에 있어서, 상기 방법은
    -반응 챔버의 내부로 기판을 제공하는 단계,
    -반응 챔버의 내부로 적어도 하나 이상의 중-수소를 함유하는 화합물을 포함하는 가스 혼합물을 제공하는 단계, 및
    -층을 에칭하고 동시에 증착함에 의하여 기판 위에 재료의 층이 생성되도록 가스 혼합물에 반응을 일으키는 단계를 포함하고, 재료의 층은 갭을 충진하고, 갭 내부의 재료는 공극이 없는 것을 특징으로 하는 방법.
  37. 제 36 항에 있어서, 반응 챔버는 고 밀도 플라스마 화학 기상 증착 챔버로 구성되는 것을 특징으로 하는 방법.
  38. 제 36 항에 있어서, 하나 이상의 중-수소를 함유한 화합물은 SiRxH4 -x, Si2RyH6-y, PRzH3 -z, SiC12RH, SiC12R2, SiO4C8RqH20 -q, HR 및 R2로 구성되는 그룹으로부터 선택되어지고, R은 중수소, 3 중수소 또는 이의 조합물이며, x=1~4, y=1~6, z=1~3 및 q=1~20인 것을 특징으로 하는 방법.
  39. 개선된 증착률의 균일성을 제공하는 방법에 있어서, 상기 방법은 D2, HD, DT, T2 및 TH로 구성되는 그룹으로부터 선택된 하나 이상의 가스의 존재 하에 표면 위로 재료를 증착하는 단계를 포함하고, 상기 증착은 재료를 에칭하는 동시 비율에 대한 재료를 증착하는 비율에 의하여 형성된 전체 증착률로 형성되고, 상기 전체 표면에 걸쳐서 전체 증착률은 상기 가스대신에 H2를 이용하는 것을 제외한 동일한 상태하에서 증착하는 동안 발생된 대응하는 변화도에 대해 개선된 변화도를 가지는 것을 특징으로 하는 방법.
  40. 제 39 항에 있어서, 증착 단계는 고 밀도 플라스마 증착을 포함하는 것을 특징으로 하는 방법.
  41. 제 39 항에 있어서, 하나 이상의 가스를 이용하는 변화도는 하나의 H2를 이용하여 야기되는 해당 변화도에 대하여 18% 이상 개선되어 지는 것을 특징으로 하는 방법.
  42. 제 39 항에 있어서, 증착 단계는 5kW 미만의 고 주파수 바이어스 전력을 이용하여 기판 위로 고 밀도 플라스마 증착을 하는 것을 포함하는 것을 특징으로 하는 방법.
  43. 제 39 항에 있어서, 표면은 200mm 직경의 웨이퍼로 구성되는 것을 특징으로 하는 방법.
  44. 제 39 항에 있어서, 표면은 300mm 직경의 웨이퍼로 구성되는 것을 특징으로 하는 방법.
KR1020067005493A 2003-09-23 2004-09-20 고 밀도 화학 기상 증착법을 이용하여 재료를 증착하는방법 및 갭을 충진시키는 방법 KR100759649B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/669,671 2003-09-23
US10/669,671 US7056833B2 (en) 2003-09-23 2003-09-23 Methods of filling gaps and methods of depositing materials using high density plasma chemical vapor deposition
PCT/US2004/030875 WO2005031841A2 (en) 2003-09-23 2004-09-20 Methods of filling gaps and methods of depositing materials using high density plasma chemical vapor deposition

Publications (2)

Publication Number Publication Date
KR20060095972A KR20060095972A (ko) 2006-09-05
KR100759649B1 true KR100759649B1 (ko) 2007-09-17

Family

ID=34313738

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067005493A KR100759649B1 (ko) 2003-09-23 2004-09-20 고 밀도 화학 기상 증착법을 이용하여 재료를 증착하는방법 및 갭을 충진시키는 방법

Country Status (8)

Country Link
US (3) US7056833B2 (ko)
EP (1) EP1665354B1 (ko)
JP (1) JP4356747B2 (ko)
KR (1) KR100759649B1 (ko)
CN (1) CN100454497C (ko)
AT (1) ATE537556T1 (ko)
TW (1) TWI248638B (ko)
WO (1) WO2005031841A2 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7279770B2 (en) * 2004-08-26 2007-10-09 Micron Technology, Inc. Isolation techniques for reducing dark current in CMOS image sensors
US8021992B2 (en) * 2005-09-01 2011-09-20 Taiwan Semiconductor Manufacturing Co., Ltd. High aspect ratio gap fill application using high density plasma chemical vapor deposition
US20130288485A1 (en) * 2012-04-30 2013-10-31 Applied Materials, Inc. Densification for flowable films
US20140070225A1 (en) * 2012-09-07 2014-03-13 Apple Inc. Hydrogenation and Crystallization of Polycrystalline Silicon
US9401423B2 (en) * 2013-07-16 2016-07-26 Globalfoundries Inc. Enhancing transistor performance and reliability by incorporating deuterium into a strained capping layer
CN105825906B (zh) * 2016-03-30 2017-12-08 中国科学院上海应用物理研究所 一种放射性含氟废液水泥固化方法
US11508584B2 (en) 2019-06-17 2022-11-22 Applied Materials, Inc. Deuterium-containing films
CN114761612A (zh) * 2019-12-02 2022-07-15 朗姆研究公司 原位pecvd覆盖层
US20240087882A1 (en) * 2022-09-09 2024-03-14 Applied Materials, Inc. Fluorine-doped silicon-containing materials

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10200115A (ja) 1996-12-27 1998-07-31 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよびその製造方法
KR19990013424A (ko) * 1997-07-16 1999-02-25 포만제프리엘 반도체 디바이스용 중수소 함유 막 형성 방법, 금속 산화막 반도체전계 효과 트랜지스터 디바이스 제조 방법과 반도체 디바이스형성 방법
KR20010036046A (ko) * 1999-10-05 2001-05-07 윤종용 중수소 가스를 포함하는 분위기를 사용하는 반도체 소자의 절연막 형성방법
US6255197B1 (en) 1998-06-10 2001-07-03 Jim Mitzel Hydrogen annealing method and apparatus
US6614977B2 (en) 2001-07-12 2003-09-02 Little Optics, Inc. Use of deuterated gases for the vapor deposition of thin films for low-loss optical devices and waveguides

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2933177B2 (ja) * 1991-02-25 1999-08-09 キヤノン株式会社 非単結晶炭化珪素半導体、及びその製造方法、及びそれを用いた半導体装置
US6106678A (en) * 1996-03-29 2000-08-22 Lam Research Corporation Method of high density plasma CVD gap-filling
US6232216B1 (en) * 1996-04-16 2001-05-15 Nippon Telegraph And Telephone Corporation Thin film forming method
US6077791A (en) 1996-12-16 2000-06-20 Motorola Inc. Method of forming passivation layers using deuterium containing reaction gases
US6025280A (en) 1997-04-28 2000-02-15 Lucent Technologies Inc. Use of SiD4 for deposition of ultra thin and controllable oxides
US6023093A (en) * 1997-04-28 2000-02-08 Lucent Technologies Inc. Deuterated direlectric and polysilicon film-based semiconductor devices and method of manufacture thereof
US5872058A (en) 1997-06-17 1999-02-16 Novellus Systems, Inc. High aspect ratio gapfill process by using HDP
US6156653A (en) 1997-11-03 2000-12-05 Zilog, Inc. Method of fabricating a MOS device
US6395150B1 (en) 1998-04-01 2002-05-28 Novellus Systems, Inc. Very high aspect ratio gapfill using HDP
US6200911B1 (en) * 1998-04-21 2001-03-13 Applied Materials, Inc. Method and apparatus for modifying the profile of narrow, high-aspect-ratio gaps using differential plasma power
US6030881A (en) 1998-05-05 2000-02-29 Novellus Systems, Inc. High throughput chemical vapor deposition process capable of filling high aspect ratio structures
US6129819A (en) * 1998-11-25 2000-10-10 Wafertech, Llc Method for depositing high density plasma chemical vapor deposition oxide in high aspect ratio gaps
KR20000057747A (ko) * 1999-01-14 2000-09-25 루센트 테크놀러지스 인크 실리콘 집적 회로의 제조 방법
JP2000315791A (ja) * 1999-05-06 2000-11-14 Nec Corp 半導体装置およびその製造方法
US6368988B1 (en) 1999-07-16 2002-04-09 Micron Technology, Inc. Combined gate cap or digit line and spacer deposition using HDP
US6331494B1 (en) 1999-12-30 2001-12-18 Novellus Systems, Inc. Deposition of low dielectric constant thin film without use of an oxidizer
JP3723085B2 (ja) * 2001-03-15 2005-12-07 株式会社東芝 半導体装置の製造方法及び製造装置
US6670241B1 (en) 2002-04-22 2003-12-30 Advanced Micro Devices, Inc. Semiconductor memory with deuterated materials
US6768828B2 (en) * 2002-11-04 2004-07-27 Little Optics Inc. Integrated optical circuit with dense planarized cladding layer
US6982207B2 (en) * 2003-07-11 2006-01-03 Micron Technology, Inc. Methods for filling high aspect ratio trenches in semiconductor layers

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10200115A (ja) 1996-12-27 1998-07-31 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよびその製造方法
KR19990013424A (ko) * 1997-07-16 1999-02-25 포만제프리엘 반도체 디바이스용 중수소 함유 막 형성 방법, 금속 산화막 반도체전계 효과 트랜지스터 디바이스 제조 방법과 반도체 디바이스형성 방법
US6255197B1 (en) 1998-06-10 2001-07-03 Jim Mitzel Hydrogen annealing method and apparatus
KR20010036046A (ko) * 1999-10-05 2001-05-07 윤종용 중수소 가스를 포함하는 분위기를 사용하는 반도체 소자의 절연막 형성방법
US6614977B2 (en) 2001-07-12 2003-09-02 Little Optics, Inc. Use of deuterated gases for the vapor deposition of thin films for low-loss optical devices and waveguides

Also Published As

Publication number Publication date
JP2007507111A (ja) 2007-03-22
TWI248638B (en) 2006-02-01
EP1665354B1 (en) 2011-12-14
KR20060095972A (ko) 2006-09-05
US7202183B2 (en) 2007-04-10
TW200524008A (en) 2005-07-16
WO2005031841A2 (en) 2005-04-07
US7056833B2 (en) 2006-06-06
US20060134924A1 (en) 2006-06-22
US20050196976A1 (en) 2005-09-08
US20050064729A1 (en) 2005-03-24
CN1856870A (zh) 2006-11-01
EP1665354A2 (en) 2006-06-07
US7273793B2 (en) 2007-09-25
CN100454497C (zh) 2009-01-21
WO2005031841A3 (en) 2005-09-01
JP4356747B2 (ja) 2009-11-04
ATE537556T1 (de) 2011-12-15

Similar Documents

Publication Publication Date Title
US6030881A (en) High throughput chemical vapor deposition process capable of filling high aspect ratio structures
US6794290B1 (en) Method of chemical modification of structure topography
EP0584252B1 (en) A PROCESS FOR DEPOSITING A SIOx FILM HAVING REDUCED INTRINSIC STRESS AND/OR REDUCED HYDROGEN CONTENT
US7273793B2 (en) Methods of filling gaps using high density plasma chemical vapor deposition
US9012302B2 (en) Intrench profile
US6846745B1 (en) High-density plasma process for filling high aspect ratio structures
JP3123061B2 (ja) バイアスｅｃｒ―ｃｖｄ法による埋め込み平坦化方法
US6967405B1 (en) Film for copper diffusion barrier
KR100497778B1 (ko) 유도결합 플라즈마 화학증착법
US5985770A (en) Method of depositing silicon oxides
WO2013049223A2 (en) Insensitive dry removal process for semiconductor integration
JPH04213829A (ja) 半導体ウエハの段状表面にボイドを含まない酸化物層を形成する二段階法
KR20020085487A (ko) 헥사 클로로 디실란 및 암모니아를 사용한 원자층의적층을 이용하여 실리콘을 함유하는 박막을 형성하는 방법
KR100558999B1 (ko) 기판 함몰부 충진 방법
KR20090016403A (ko) 실리콘 산화막 증착 방법
US7001854B1 (en) Hydrogen-based phosphosilicate glass process for gap fill of high aspect ratio structures
US7235856B1 (en) Trench isolation for semiconductor devices
US5281557A (en) Soluble oxides for integrated circuit fabrication formed by the incomplete dissociation of the precursor gas
KR100342294B1 (ko) 저열수지 간극 충전을 위한 불소 혼입된 보로포스포실리케이트 유리
US7026172B2 (en) Reduced thickness variation in a material layer deposited in narrow and wide integrated circuit trenches
US11495454B2 (en) Deposition of low-stress boron-containing layers
WO2021067092A1 (en) Mask encapsulation to prevent degradation during fabrication of high aspect ratio features
CN114664651A (zh) 半导体表面缺陷的处理方法和半导体器件的制备方法
KR20050000217A (ko) 고밀도 화학기상증착 장치의 갭 필링 방법
KR20080013269A (ko) 반도체 소자 제조를 위한 박막형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130822

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150819

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160818

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170822

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180903

Year of fee payment: 12