KR20050000217A - 고밀도 화학기상증착 장치의 갭 필링 방법 - Google Patents

고밀도 화학기상증착 장치의 갭 필링 방법 Download PDF

Info

Publication number
KR20050000217A
KR20050000217A KR1020030040819A KR20030040819A KR20050000217A KR 20050000217 A KR20050000217 A KR 20050000217A KR 1020030040819 A KR1020030040819 A KR 1020030040819A KR 20030040819 A KR20030040819 A KR 20030040819A KR 20050000217 A KR20050000217 A KR 20050000217A
Authority
KR
South Korea
Prior art keywords
gap
high density
gas
gap filling
density plasma
Prior art date
Application number
KR1020030040819A
Other languages
English (en)
Inventor
한정훈
황철주
Original Assignee
주성엔지니어링(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주성엔지니어링(주) filed Critical 주성엔지니어링(주)
Priority to KR1020030040819A priority Critical patent/KR20050000217A/ko
Publication of KR20050000217A publication Critical patent/KR20050000217A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 갭 필링 방법에 관한 것으로, 본 발명에서는 증착 공정과 스퍼터링 공정이 동시에 진행되는 고밀도 플라즈마(High Density Plasma, HDP) 증착 장치내의 반도체 소자에 형성된 갭(gap)에 절연막을 증착하는 공정과, 증착된 상기 절연막을 부분적으로 식각하는 공정이 동시에 진행되는 반도체 소자의 갭 필링 방법에 있어서, 상기 식각 공정에 플루오르화 탄소 가스를 사용하는 갭 필링 방법에 관하여 개시한다.
본 발명에 사용된 플루오르화 탄소 가스는 종래 사용되던 가스에 비하여 식각(Etching) 속도가 우수하여, 적은 양을 사용하여 동일한 효과를 거둘 수 있고, 낮은 RF 전원에서도 분해가 잘 이루어지므로 공정 시스템의 안정성을 증가시킬 수 있다.

Description

고밀도 화학기상증착 장치의 갭 필링 방법{Method for Gap Filling in High Density Plasma Chemical Vapor Deposition Apparatus}
본 발명은 플라즈마 화학기상증착 방법에 관한 것으로, 보다 상세하게는 고밀도 화학기상증착 방법에 있어서 반도체 소자 사이의 갭 필링 방법에 관한 것이다.
최근, 반도체 기술이 급속도로 발전함에 따라, 반도체 소자의 초고밀도화, 초집적화 경향이 가속화되고 있다. 반도체 소자의 초고밀도화 , 초집적화에 따라 반도체 기판 상에 박막을 증착하기 위한 다양한 방법이 개발되었는데, 대표적인 것이 화학기상증착(Chemical Vapor Deposition, CVD) 방법이다. CVD는 증착에 사용되는 소스 물질과 반응물질 등의 공정가스사이의 화학적 반응에 의하여 반도체 기판 상에 박막을 형성하는 기술이다.
특히, 상기 CVD 방법 중에 PECVD(Plasma Enhanced CVD)법은 RF 에너지를 기판 표면 근처의 반응 영역에 인가함으로써, 반응가스의 여기 또는 해리에 따라 플라즈마가 발생한 상태에서 공정물질의 증착이 이루어진다. 플라즈마화로 인하여 공정가스 사이에 필요한 에너지를 감소시킬 수 있어, CVD 공정에 필요한 온도를 낮출 수 있는 이점을 가지고 있다.
그러나, PECVD에서 층간절연막을 형성하는 경우 실리콘 산화막이 증착된 웨이퍼를 850℃이상의 고온으로 열처리하여 미세한 갭을 보이드 없이 필링(filling)하게 되는데, 이로 인하여 실리콘 산화막에 열을 가하는 공정이 필요하고 이로 인하여 반도체 소자가 열화되는 문제점이 있다. 특히, 최근 반도체 소자의 집적도가 증가함에 따라 개별소자 또는 금속배선 사이의 간격이나 STI(Shallow Trench Isolation)의 폭이 점차 좁아지고 있다. 이에 따라 실리콘 산화막 두께를 포함한 트렌치(Trench, 갭)의 깊이와 패턴간극의 비율인 종횡비(aspect ratio)가 증가하여 산화막을 트렌치에 매립하는 산화막 갭필 공정이 어렵게 된다.
이를 위하여 최근 고밀도 플라즈마(High Density Plasma, HDP)를 이용하여 높은 종횡비를 가지는 갭을 공극없이 절연물질로 채우는 HDP를 이용한 HDP-CVD 법이 개발되었다. HDP 공정에서는 그 증착 과정 중에 스퍼터링에 의한 식각이 동시에 발생하기 때문에 높은 종횡비를 가지는 갭을 공극없이 채우는 것이 가능하다.
HDP-CVD장치는 주로 STI(Shallow Trench Isolation)와 알루미늄배선간의 갭을 채우는 데 주로 사용되는 데, HDP-CVD 장치를 통한 실리콘 산화막의 형성을 간략히 설명한다.
웨이퍼 상에 알루미늄 패턴을 형성시킨 뒤 SiH4기체, 산소 및 Ar 기체를 포함하는 혼합기체를 HDP 상태로 만들어 알루미늄 패턴이 형성된 반도체 소자에 절연막인 실리콘 산화막을 형성한다. HDP는 에너지가 매우 높아 실리콘 산화막이 증착됨과 동시에 증착된 실리콘 산화막이 플라즈마에 존재하는 이온들에 의해 스퍼터링되는 현상이 동시에 발생한다. 즉, 상기 Ar 가스 또는 다른 스퍼터링 촉매가 HDP-CVD 증착 공정 중에 SiH4와 산소가스와 같은 증착 가스의 혼합물 내에 유입되는데, 증착 가스와 스퍼터링 촉매의 혼합으로 기판 상에 박막을 증착함과 동시에 성장박막을 스퍼터링하는 공정이 진행되어 양호한 갭-필링(Gap filling)이 가능하게 된다.
그러나, 종래 사용되는 HDP-CVD 공정 역시 반도체 소자의 디자인 룰이 좁아지면서 갭-필링 능력의 한계가 노출되었다. 즉, 트렌치 입구에 스퍼터링된 물질들이 재증착되어 반대편 측벽과 붙어버려, 트렌치 입구를 막게되는 공극이 발생하게 된다. 일반적으로 갭-필링 능력이란 트렌치(trench)로 알려진 금속배선 사이의 영역을 공극 없이 채우는 능력으로서, 트렌치를 매립하는 산화막은 갭-필링 특성이 우수해야 하는데, 공극이 발생할 경우 누설전류가 증가하여 소자의 전기적 특성이 나빠진다.
따라서, 최근에는 증착된 절연막 등을 등방성(isotropic) 식각 물질에 의하여 부분적으로 식각시키는 방법이 모색되고 있다. 증착된 절연막을 등방 식각하면 트렌치 측벽에 형성된 실리콘 산화막은 거의 제거되고 트렌치 하부에만 실리콘 산화막이 잔류하여 실리콘 산화막을 증착할 때 종횡비가 감소하게 된다. 다음에 HDP장비에서 CVD공정과 스퍼터링 공정을 동시에 진행하여 실리콘 산화막을 증착하고다시 식각을 통하여 부분적인 실리콘 산화막이 잔류시키게 되면 종횡비가 감소하게 되어, 공극없이 트렌치를 메울 수 있어 갭-필링 능력이 향상되게 된다.
종래, 이와 같이 HDP-CVD 증착 공정에서 증착과 동시에 사용되는 등방성 식각 물질로는 NF3또는 SF6와 같은 물질이 사용되었다. 그러나, 상기 NF3또는 SF6의 경우 등방 식각을 위해서는 높은 유량을 필요로 하게 된다. 식각을 위해서 필요로 하는 높은 유량은 추가적인 가스 사용을 필요로 하게 되어 장치의 제조비용을 증가시키게 된다.
또한, NF3의 경우 RF 전원의 인가에 따른 해리가 제대로 이루어지지 않아 통상적인 HDP-CVD에 비하여 더 높은 전원을 사용하여야 하는데, 이는 전압의 상승을 야기함으로써, 공정챔버 내벽과 챔버의 부품을 손상시킬 수 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 제안된 것으로, 본 발명의 목적은 HDP-CVD 장치를 이용하여 트렌치를 메우는 공정에서 식각 속도가 뛰어난 식각 가스를 사용하는 반도체 소자의 갭 필링 방법을 제공하고자 하는 것이다.
또한, 본 발명의 목적은 RF 전원의 공급에 따른 식각 가스의 분해능력을 재고시킴으로써, 시스템의 안정성이 향상된 반도체 소자의 갭 필링 방법을 제공하고자 하는 것이다.
상기한 목적을 위하여 본 발명은 증착 공정과 스퍼터링 공정이 동시에 진행되는 고밀도 플라즈마 증착 장치내의 반도체 소자에 형성된 갭에 절연막을 증착하는 공정과 증착된 상기 절연막의 식각 공정을 동시에 하는 고밀도 플라즈마 공정의 반도체 소자의 갭 필링 방법에 있어서, 추가로 플루오르화 탄소 가스를 사용하는 반도체 소자의 갭 필링방법을 제공한다.
상기 플루오르화 탄소는 C3F8인 것을 특징으로 하며, 상기 절연막은 실리콘 산화막일 수 있다.
이하, 본 발명을 보다 상세히 설명한다.
반도체 소자의 디자인 룰(Design rule)이 엄격해짐에 따라, 단순히 자기장과 전기장에 의하여 플라즈마 밀도를 고밀도화 함으로써, 증착 공정과 스퍼터링 공정을 동시에 수행하는 HDP 방법만으로는 미세하게 패터닝되는 금속 배선사이의 좁은 트렌치를 메우는 것이 불가능해졌다.
따라서, 상기 증착 공정과 스퍼터링 공정이 동시에 이루어지는 HDP CVD 방법에 있어서, 상기 증착된 절연막 등을 등방성(isotropic) 식각할 수 있는 공정이 포함되는데, 본 발명에서는 그와 같은 등방성 식각을 위한 물질로서 플루오르화 탄소가스를 사용하였다. 상기 플루오르화 탄소가스는 종래 NF3나 SF6에 비하여 식각능력이 뛰어나 낮은 유량으로 공급하여도 원하는 식각을 얻을 수 있어, 진공챔버 내의고진공을 유지하기 위하여 배기관과 연결되는 펌프의 용량을 증대시킬 필요가 없다.
특히, 본 발명에서 사용되는 등방성 식각 물질로서 RF 전원의 인가에 따른 해리 능력이 뛰어난 플루오르화 탄소가스, 예를 들어 C3F8과 같은 플루오르화 탄소가스를 사용하는 것이 바람직하다. RF 전원의 인가에 따른 해리 능력이 우수한 식각 가스를 사용함으로써, 식각가스를 플라즈마 상태로 만들기 위하여 보다 높은 고주파 전원(RF 전원)을 인가할 필요성이 없다. 따라서, 종래 식각가스를 해리하기 위하여 높은 고주판 전원을 인가함으로써 야기되는 공정챔버 내측의 손상과 같은 시스템 불안과 같은 문제점을 본 발명에서는 해결할 수 있게 된다.
본 발명의 HDP-CVD 공정에서 스퍼터링 공정을 위해서 스퍼터링 촉매, 바람직하게는 Ar이 증착 가스와 동시에 사용된다. 본 발명에서 사용되는 HDP-CVD 장치에는 플라즈마를 발생시키는 소스 전원과 함께 웨이퍼 상에 증착된 박막을 스퍼터링 에칭시키는 바이어스 전원을 박막이 증착되는 중에 인가함으로써, 막의 증착과 막의 스퍼터링을 동시에 진행될 수 있다. 즉, 상기 Ar 또는 다른 스퍼터링 촉매는 증착 가스 혼합물에 유입되고, RF 바이어스의 작용으로 인하여 증착 가스와 스퍼터링 촉매는 혼합되어 기판 상에 박막을 증착하고 동시에 성장박막을 스퍼터링하는 공정이 일어날 수 있다. 이 과정에서 공정챔버 내의 플라즈마는 1011이온/㎤ 이상의 고밀도가 가능하게 된다.
상기 증착 가스는 제조공정의 목적을 위하여 다양한 소스물질이 혼합될 수 있다. 예를 들어, 실리콘 산화막을 증착하고자 하는 경우에는 SiH4와 산소가스의 혼합가스가 사용될 수 있고, BPSG(Boron Phopsphorous Silicate Glass)막을 증착하고자 하는 경우에는 SiH4, B2H6, PH3의 혼합기체를 사용할 수 있다.
본 발명에서 사용되는 갭 필링 방법은 STI(Shallow Trench Isolation)와 같은 격리 영역이나 층간 절연막이나 금속층간 절연막 등에 형성된 갭을 채우는 공정에 모두 사용될 수 있다. 또한, 본 발명의 갭 필링 방법을 통하여 트렌치를 매립한 후에 화학적 기계적 연마(Chemical mechanical polishing, CMP) 공정을 추가함으로써 보다 양질의 소자 분리막을 얻을 수 있다.
상기에서는 본 발명의 바람직한 실시예에 대하여 기술하였으나, 다양한 변형과 변경이 가능하며, 그와 같은 변형과 변경은 본 발명의 권리범위에 속한다 할 것이다.
HDP-CVD에 의하여 증착된 막을 부분적으로 식각하기 위하여 플루오르화 탄소가스를 사용하는 본 발명은 식각 속도가 뛰어나 적은 양으로도 원하는 부분적 식각이 가능하다.
따라서, 종래 사용되던 식각 가스에 비하여 적은 유량을 유입시킬 수 있고,낮은 RF 전원의 인가에 의한 분해속도가 우수하여 시스템의 안정성을 향상시킬 수 있다.

Claims (3)

  1. 증착 공정과 스퍼터링 공정이 동시에 진행되는 고밀도 플라즈마 증착 장치내의 반도체 소자에 형성된 갭에 절연막을 증착하는 공정과 증착된 상기 절연막의 식각 공정을 동시에 하는 고밀도 플라즈마 공정의 반도체 소자의 갭 필링 방법에 있어서,
    추가로 플루오르화 탄소 가스를 사용하는 반도체 소자의 갭 필링방법.
  2. 제 1항에 있어서,
    상기 플루오르화 탄소는 C3F8인 것을 특징으로 하는 반도체 소자의 갭 필링 방법.
  3. 제 1항에 있어서,
    상기 절연막은 실리콘 산화막인 것을 특징으로 하는 반도체 소자의 갭 필링 방법.
KR1020030040819A 2003-06-23 2003-06-23 고밀도 화학기상증착 장치의 갭 필링 방법 KR20050000217A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030040819A KR20050000217A (ko) 2003-06-23 2003-06-23 고밀도 화학기상증착 장치의 갭 필링 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030040819A KR20050000217A (ko) 2003-06-23 2003-06-23 고밀도 화학기상증착 장치의 갭 필링 방법

Publications (1)

Publication Number Publication Date
KR20050000217A true KR20050000217A (ko) 2005-01-03

Family

ID=37216369

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030040819A KR20050000217A (ko) 2003-06-23 2003-06-23 고밀도 화학기상증착 장치의 갭 필링 방법

Country Status (1)

Country Link
KR (1) KR20050000217A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200058766A (ko) 2018-11-20 2020-05-28 주성엔지니어링(주) 디스플레이 소자의 층간 절연막 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200058766A (ko) 2018-11-20 2020-05-28 주성엔지니어링(주) 디스플레이 소자의 층간 절연막 형성 방법

Similar Documents

Publication Publication Date Title
KR101161098B1 (ko) 낮은 에칭 레이트 유전체 라이너들을 이용한 갭충진 향상
US6030881A (en) High throughput chemical vapor deposition process capable of filling high aspect ratio structures
US20130260564A1 (en) Insensitive dry removal process for semiconductor integration
US6794290B1 (en) Method of chemical modification of structure topography
KR100817357B1 (ko) Ｈｄｐ­ｃｖｄ 프로세스를 이용하는 트렌치 매립
US7972968B2 (en) High density plasma gapfill deposition-etch-deposition process etchant
KR101289795B1 (ko) 개선된 갭필 애플리케이션들을 위한 고-수율 hdp-cvd 프로세스들
KR100420753B1 (ko) 반도체 웨이퍼 상의 갭 충진 방법
US6949447B2 (en) Method for fabricating isolation layer in semiconductor device
KR20050017585A (ko) 고밀도 플라즈마 증착법을 이용한 갭필 방법
KR20090060768A (ko) 에스아이오씨 박막 제조용 프리커서를 이용한 박막 형성방법
KR20090007773A (ko) 성막 방법, 성막 장치 및 기억 매체, 및 반도체 장치
KR20010075566A (ko) 반도체 장치 및 그 제조 방법
US7875549B2 (en) Fluorine doped carbon films produced by modification by radicals
KR102453724B1 (ko) 개선된 스텝 커버리지 유전체
KR100759649B1 (ko) 고 밀도 화학 기상 증착법을 이용하여 재료를 증착하는방법 및 갭을 충진시키는 방법
KR20050000217A (ko) 고밀도 화학기상증착 장치의 갭 필링 방법
KR100772275B1 (ko) 반도체 소자 및 그 제조 방법
KR100448232B1 (ko) 반도체 장치의 소자 분리막 형성방법
KR100888186B1 (ko) 절연막 형성 방법
JPH11220024A (ja) 半導体集積回路の製造方法及びその製造装置
KR100547243B1 (ko) 반도체 소자의 층간절연막 형성 방법
CN100527365C (zh) 等离子成膜方法以及等离子成膜装置
KR100619395B1 (ko) 반도체 소자 제조 방법
KR101487762B1 (ko) 절연막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20101224

Effective date: 20111014