CN1856870A - 使用高密度等离子体化学气相沉积填充缝隙的方法和沉积材料的方法 - Google Patents

使用高密度等离子体化学气相沉积填充缝隙的方法和沉积材料的方法 Download PDF

Info

Publication number
CN1856870A
CN1856870A CNA2004800275649A CN200480027564A CN1856870A CN 1856870 A CN1856870 A CN 1856870A CN A2004800275649 A CNA2004800275649 A CN A2004800275649A CN 200480027564 A CN200480027564 A CN 200480027564A CN 1856870 A CN1856870 A CN 1856870A
Authority
CN
China
Prior art keywords
deposition
substrate
deposition rate
compound
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800275649A
Other languages
English (en)
Other versions
CN100454497C (zh
Inventor
N·R·吕格尔
W·布奇
李卫民
G·S·桑胡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN1856870A publication Critical patent/CN1856870A/zh
Application granted granted Critical
Publication of CN100454497C publication Critical patent/CN100454497C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31625—Deposition of boron or phosphorus doped silicon oxide, e.g. BSG, PSG, BPSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics

Abstract

本发明涉及在半导体基底中填充缝隙的方法。在反应室中提供基底和含有至少一种重氢化合物的气体混合物。使该气体混合物反应而通过同时进行的层沉积和蚀刻在基底上形成材料层。该材料层填充缝隙，使得缝隙内的材料是基本上没有间隙的。本发明包括提供改善沉积速率均匀性的方法。材料在至少一种选自D2、HD、DT、T2和TH的气体的存在条件下沉积在表面上。在沉积期间净沉积速率横跨表面具有的偏差程度在其他方面基本上相同的条件下相对于使用H2沉积发生的偏差程度获得了可测得的改善。

Description

使用高密度等离子体化学气相沉积填充缝隙的方法 和沉积材料的方法
技术领域
本发明涉及在基底上形成层的方法，和特别在实施方案中涉及填充缝隙的方法。
发明背景
绝缘材料和绝缘材料层在各种半导体应用中广泛使用，从而使得结构零件和电路元件绝缘或者电绝缘。这些材料和层的绝缘性质常常受最小化或者排除在绝缘材料沉积期间形成的间隙区域的能力的影响。在沉积期间横跨沉积层的沉积速率的均匀性能够影响薄膜品质和有效最小化间隙夹带的能力。当设备的特征尺寸降低时，待填充缝隙的宽度同样下降和这种缝隙的展弦比可能变得非常高。因此，在缝隙填充中的间隙区域的最小化变得更加困难但是对于有效绝缘更为重要。横跨表面上沉积速率的偏差可能使得对于排除间隙来说最优化沉积条件和参数很困难，如果说不是不可能的话。
一种已经用来满足精确缝隙填充的需要的方法是高密度等离子体化学气相沉积(HDP-CVD)。对于其他常规方法的进一步改进通过使用可供选择的溅射气体例如H2来取代在HDP-CVD体系中通常采用的溅射气体例如氩气而获得。而使用H2替换可以在某些沉积条件下减少在缝隙填充应用中的间隙形成。
理想地是开发出经改善的缝隙填充技术和方法以提供改善的沉积速率均匀性。
发明概述
在一个方面，本发明包括在基底上沉积层的方法。在具有高密度等离子体反应室中提供基底。将至少一种具有重氢同位素成分的化合物供给到反应室中并在该室中产生高密度等离子体。在该基底上化学气相沉积至少引入一部分重氢化合物的层。
在本发明的一个方面中包括在半导体基底中填充缝隙的方法。将基底提供到反应室中并将气体混合物进给到该反应室中。该气体混合物含有至少一种含重氢化合物。使该气体混合物反应以通过同时进行层的沉积和蚀刻在基底上形成材料层。该材料层填充缝隙使得在缝隙中的材料基本上没有间隙。
在一个方面中，本发明包括提供改进沉积速率均匀性的方法。材料在至少一种选自D2、HD、DT、T2和TH的气体存在的条件下沉积在表面上。在沉积期间总沉积速率通过材料沉积和同时的材料蚀刻速率的比率进行定义。总沉积速率在横跨表面上具有在其他方面基本上相同的条件下相对于使用H2时在沉积期间发生的偏差程度获得了可测得的改善的偏差程度。
附图简述
本发明的优选实施方案参照下面的附图进行说明如下：
图1是可以用于实施本发明方法的反应器的横截面图。
图2是在本发明方法的准备步骤的半导体基底晶片的横截面图。
图3是显示在图2的处理步骤后的处理步骤的图2的基底晶片的图。
图4是蚀刻/沉积均匀性的图形表述，显示了对于采用H2的工艺的经测得的蚀刻/沉积比率随偏置功率的变化。
图5是蚀刻/沉积均匀性的图示，显示了在根据本发明的一个方面采用D2的工艺中的经测得的蚀刻/沉积比率随偏置功率的变化。
图6是在本发明的实施方法的准备步骤时基底晶片片段的横截面图。
图7是在图6的步骤后续的处理步骤时图6的晶片片段的横截面图。
图8是在根据本发明的一个方面的方法的准备步骤时基底晶片片段的横截面图。
图9是在图8的步骤后续的处理步骤时图8的晶片片段的横截面图。
优选实施方式的详细描述
本发明包括在基底上沉积层的经改进的方法。该层可使用一种或多种重氢化合物通过化学气相沉积而沉积。对于本说明书目的，术语重氢可指氘(D)或氚(T)，术语重氢化合物可指具有一个、多个或者全部氢原子被D和/或T取代程度高于相应重同位素的自然丰度水平的化合物。更具体地，含硅层可通过高密度等离子体化学气相沉积(HDP-CVD)在重氢溅射气体、含有重氢的前体化合物或者重氢前体和重氢溅射气体两者都存在的条件下形成。
HDP-CVD通常涉及同时的化学沉积和被沉积材料的溅射蚀刻。同时的沉积和蚀刻产生了净沉积速率，其也可以称为总沉积速率。本发明的方法论可以用于提供横跨表面的净沉积速率的改善的均匀性(低偏差)。本发明的方法论的方面可以特别用于缝隙填充工艺和使得所得填充缝隙的间隙最小化或者消除。
本发明的方法论参照图1-9进行描述。首先来看图1，其中展示了可以用来实施本发明方法的反应器10。反应器10可以例如是化学气相沉积反应器例如HDP-CVD反应器。如图1中所描绘，反应器10具有反应室12并可以包括具有一个或多个射频(RF)线圈14的拱顶13。反应器10可以包括一个或多个入口18并可以包括一个或多个出口20。入口18可以例如是气体喷射器。
反应器10可以包括基底平台22，以固定或夹持基底90。如果反应器10是HDP反应器，基底平台22可以是静电夹盘(electrostaticchuck(ESC))。为了实施本发明的方法论，反应器10通常可以是感应耦合反应器，尽管本发明认为利用电容耦合反应器或者电子回旋共振(ECR)反应器也是可能的。
可以用以实施本发明的方法论的示例性感应耦合HDP-CVD反应器是Novellus Systems，Inc.of San Jose，Califonia的标准Novellus HDP室(SPEED)。当使用这种反应器时，可以对拱顶线圈14施加低频(LF)功率来感生室12内的RF电场。该RF电场可以用于产生高密度等离子体16。对于本发明目的，术语“高密度等离子体”是指密度大于或等于约1011离子/cm3的等离子体。可以通过对静电夹盘22施加高频(HF)功率引起离子化的等离子体分子从等离子体16被吸引到晶片90向晶片90施加RF偏置，从而进行溅射。
为了简化下面的描述，将报导的条件和参数基于SPEEDHDP系统的使用。然而，应当理解的是，本发明包括可供替换反应器的使用，对于这些反应器可以使用与这些具体记载不同的条件和参数。
本发明的一个具体方面参照图1-4进行描述。对照图2，展示了处于本发明方法的准备步骤的晶片片段90的半导体晶片。晶片片段90可以包括半导体基底100。为了有助于理解后面所附的权利要求，定义了术语“半导体的基底”和“半导体基底”来表示包括半导体材料的任何结构，包括但不限于：块状半导体材料例如半导体晶片(单独的或者在其上包含其他材料的组合件中)和半导体材料层(单独的或者在包含其他材料的组合件中)。术语“基底”是指任何支撑结构，包括但不限于，上述的半导体基底。基底100可以包括表面102，该表面可以是如图2所示的平板状或者可替换地包括一种或多种局部形貌特征。
对照图3，材料层104可以利用例如HDP-CVD在一种或者多种含重氢化合物存在的条件下沉积在表面102上。层104可以在例如示于图1的高密度等离子体室内形成。所述至少一种包含重氢同位素成分的化合物可以经一个或多个入口18供给到反应室12中。层104(图3)可以包括例如绝缘材料如氧化硅和在具体方面中可以为二氧化硅或者掺杂二氧化硅。
利用HDP-CVD来形成氧化物层14的传统方法通常包括利用气体混合物沉积，该气体混合物包括一种或多种前体化合物，一种或多种惰性气体例如氩气(Ar)和在某些情况下包括一种或多种O2、O3和NO3的氧化剂气体。通过HDP沉积，一些气体混合物可以被引入到沉积材料的溅射中并可称为混合物的溅射组分。在某些情况下，传统方法用例如可以影响沉积材料的溅射的H2或者He来取代部分或者全部的惰性气体。然而，在HDP-CVD系统中使用H2沉积的速率可能在横跨表面变化，导致不可预知和不均匀的沉积。
在常规二氧化硅沉积工艺中使用的示例性前体化合物包括硅烷(SiH4)、二硅烷(Si2H6)、二氯硅烷(SiCl2H2)和Si(OC2H5)4(“TEOS”)。常规的掺杂氧化物层形成可以包括在一种或多种膦(PH3)、二硼烷(B2H6)、砷烷(AsH4)、磷酸三甲酯(C3H9O3P3)和硼酸三甲酯(C3H9O3B3)的存在下掺杂。
本发明的方法论包括使用一种或多种氘化的和/或氚化的前体化合物，氘化和/或氚化的掺杂化合物，双原子重氢气体或者这些的任意组合。对于本发明目的，双原子重氢气体或者重氢气体可以指DH、DT、D2、T2、TH及其混合物。
在特定方面中，本发明的方法论可以包括将一种或多种前体分子，含氧气体和氘化和/或氚化形式的氢气供给到反应室12(图1)中。在反应室12中可以产生高密度等离子体16以在基底90上进行层104的化学气相沉积。层104的沉积可以包括总(净)沉积速率，其将取决于在同时不存在蚀刻时(即不存在偏置功率时)将产生的沉积速率和在使用特定偏置功率时的同时的蚀刻速率。净沉积速率可以受到诸如偏置功率、流动速率、压力、温度或者其他参数的因素的影响。因此，在层104沉积期间，可以通过在沉积期间改变一个或多个参数改变或者调节净沉积速率。
有利地替换一部分或者全部供给到室12(图1)的H2或者其他溅射气体组分，以加强横跨基底90表面上的总沉积速率的均匀性。换而言之，在层104(图3)的HDP-CVD沉积期间氘溅射剂的存在，在其他条件相同时，相对于使用例如H2时产生的相应沉积速率偏差程度，可以降低横跨表面10的净沉积速率偏差的程度。
图4和5阐述了使用HDP-CVD在二氧化硅沉积期间当用D2(图5)取代H2(图4)时能产生经改善的净沉积均匀性。在图4和5中展示的HDP-CVD数据是在Novellus SPEED反应器使用200mm晶片90(图3)获得，该晶片具有平坦表面102，在其上沉积有二氧化硅层104。对于晶片90上中心点108(图3)，在晶片90的边缘环用点110代表，处于距离中心点108第一距离处的第一环用点112代表，位于距离中心点108第二距离处的第二环用点114代表，测得的蚀刻对深度比率(E/D比率)示于图4和图5中的每一个中。
由图4和5的比较显示，当在HDP-CVD形成氧化物层期间使用D2代替H2时，获得了可测得的改善的蚀刻/沉积均匀性形成。如图4和5所示，H2和D2都有助于在低偏置功率下E/D比率的沉积部分，引起增强的净沉积并解释了负E/D比率。然而，即使在这些偏置功率下，D2改善了总蚀刻/沉积均匀性。相对于其他溅射组分，使用氘溅射组分可以降低横跨晶片90的整个平坦表面的净沉积速率的偏差，导致横跨平板状晶片上所有点的基本上均匀的层厚。相对于常规的无重氢的方法论，所描述的发明可以通过横跨表面的净沉积速率偏差降低18％或者更高，从而改善沉积均匀性和/或层厚均匀性。
再来看图3，对于层104的示意性实施例可以包括氧化硅、二氧化硅、磷掺杂的二氧化硅(PSG)、硼掺杂的氧化硅(BSG)、硼磷掺杂的氧化物(BPSG)或者用可供选择的掺杂剂例如F、As、Ge或其组合掺杂的氧化物。在本发明的一些实施方案中，当层104是掺杂氧化物层时，重氢(D或T)可以通过提供一种或多种氘化或者氚化的掺杂剂例如PH3-xRx、B2H6-yRy、AsH4-q、C3H9-zRzO3P3和C3H9-zRzO3B3有助于示于图1的等离子体16；其中R是T、D或其组合；其中x＝1～3，y＝1～6，z＝1～9，和q＝1～4。在特定应用中，一种或多种氘化和/或氚化的掺杂剂化合物可以结合上述一种或多种双原子重氢气体而提供。
根据本发明的方法论的层104的HDP-CVD沉积可以通过提供一种或多种氘化和/或氚化的前体化合物用于提供在高密度等离子体中的氘和氚中的一种或者两种。这种含重氢前体可以包括SiRxH4-x、Si2RyH6-y、SiCl2RH、SiCl2R2、SiO4C8RqH20-q的一种或多种，其中R是氘、氚或其组合，其中x＝1～4、y＝1～6和q＝1～20。一种或多种含重氢前体可以单独使用或者与在等离子体16中提供氘化和/或氚化溅射气体和/或如上所述的一种或多种氘化和/或氚化的掺杂剂结合使用。
如图3所示，在平板表面102上通过在氘和/或氚存在的条件下在高密度等离子体中利用HDP-CVD的层104的沉积可以用于产生层104，以获得基本上平坦的表面106，这是因为相对于氢，重氢的存在提供了改善的净沉积速率均匀性。本发明的方法论也可以有利地用于在非平坦表面上、在具有凹凸不平的形貌的表面上、在具有一个或者多个凹坑、开口或者沟槽的基底上、在具有一个或多个凸出基底表面的零件的基底上或其各种组合上形成层。
本发明方法论可以特别有利的一个示例性应用是用于填充缝隙。在HDP-CVD期间提供氘和或氚可以有利地填充凹坑、开口和/或缝隙，从而提供与如果用氢取代重氢时将产生的间隙和或间隙区域相比，具有较少间隙和或较少间隙区域的填充区域。本发明的方法论可以提供基本上无间隙的填缝，其中术语“无间隙”是指其中不存在可检测的间隙区域的填充区域。
本发明方法论的一个示例性应用参照图6和7进行记载。对照图6，准备了其中包括有在基底中有缝隙或者开口120的基底材料100的晶片或者晶片片段90。开口120可以被描述为缝隙特征或者缝隙结构和可以例如是绝缘区域例如沟槽绝缘区域。开口120可以通过利用常规处理方法形成。
开口120可以被描述为具有底面126和具有开口侧壁122和124。如图6中所示，开口120可以具有基本上垂直于平板底面126的侧壁122和124。开口120可以进一步描述为具有展弦比，该展弦比通过该开口的高度相对于开口的宽度定义，或者在图6中所示的特定实施例中，展弦比可以是侧壁122、124的长度与底表面126的长度的比。或者，开口120可以具有非平板状底面，可以具有非长方形形状和/或可以包括不是基本上垂直于基底表面(未示出)的侧壁。
对照图7，材料层104可以沉积在基底100和基底102上以填充开口120。或者，可以实施缝隙填充104的形成，使得材料104的净沉积在开口120内进行，而在表面102(未示出)上无显著净沉积。材料104的沉积可以包括利用高密度等离子体的HDP-CVD，其中高密度等离子体含有含氘和/或氚的溅射组分。在特定应用中，氘和/或氚可以被提供到高密度等离子体的溅射组分中，其可以通过提供D2、T2或者如上所述的H、T和D的任何双分子组合。
本发明的方法论还包括利用上述的任何氘化或者氚化的前体化合物形成层104。这些前体可以单独使用，可以与其他前体组合使用，也可以与提供重氢气体结合进行。在其中层104包括掺杂的材料例如掺杂氧化物的应用中，可以向高密度等离子体提供氘化和或氚化的掺杂剂。对于形成层104合适的氚化和/或氘化掺杂剂如上所述。
一种或多种氘化和/或氚化的化合物的使用对于在缝隙填充应用中进行层104的高密度等离子体沉积相对于常规缝隙填充技术来说可以提供改善的填隙品质。利用本发明的方法论，可以填充开口120，从而相对于仅利用无氘化化合物在其他方面基本相同的沉积条件下含有较少的间隙和/或降低间隙面积，其中术语“基本上相同”是指在工艺控制的公差之内。因此，本发明的方法论可以特别用于高展弦比(大于约3∶1)或者非常高展弦比(大于约5∶1)的缝隙填充应用。具有展弦比高达约8∶1的缝隙可以利用本发明的方法论基本上无间隙地填充。此外，该方法论特别可以用于填充具有次微米宽度的开口。具有宽度窄到几纳米的开口也可以利用本发明的方法论有效地填充到基本上没有间隙。然而，应当理解的是，本发明也可以考虑利用所述方法论来填充凹坑和低展弦比开口。
另一使用本发明方法论的应用参照图8-9进行描述。对照图8，晶片片段90可以在基底100上配备而具有元件132和134之间的开口130。开口130可以描述为缝隙特征或者缝隙结构。元件132和134不限于任何特定结构特征和可以例如是导线。元件132和134可以使用常规处理方法形成。开口130可以包括底面140和侧壁136、138，并可以包括具有如上述参照开口120(图6)所示的值的展弦比。
如图9所示，材料层104可以沉积在基底100上以基本上填充开口130。如本领域技术人员所知，在特定应用中层104可以通过在HDP-CVD期间合适地调节偏置功率横跨晶片构造成具有基本上平坦的表面106。利用本发明的方法论，材料104可以通过在CVD期间的高密度等离子体提供一种或多种氘和/或氚来沉积，从而基本上填充缝隙130达基本上没有间隙。使用重氢前体、重氢掺杂剂、双原子重氢化合物或上述物质的混合物中的任何物质来将氘和/或氚提供到高密度等离子体中。
当使用Novellus SPEEDHDP-CVD反应器来实施本发明的方法论时，合适的沉积条件可以包括以约100标准立方厘米每分钟(sccm)至2000sccm提供双原子氢和/或它们的重氢形式。包括O2和/或O3的含氧化合物可以约200sccm-20sccm供给到反应器中。一种或多种前体化合物或者重氢替代的前体化合物可以100sccm-10sccm的总量提供。在约2mTorr-约50mTorr的压力下合适的沉积温度为约400℃-约800℃。
应当理解的是，本发明包括可供选择的感应反应器、ECR反应器或者电容反应器的使用。这些可供选择的反应器的使用可以包括使用取决于在沉积期间利用的各反应器和特定化合物的可供选择的条件和参数。

Claims (44)

1.一种用于在基底上沉积层的方法，包括：
在高密度等离子体反应室中提供基底；
向该反应室中供给至少一种具有重氢同位素成分的化合物；
在该反应室中产生高密度等离子体；和
在基底上化学气相沉积层，该层引入了至少一种所述化合物的至少一部分。
2.权利要求1的方法，其中所述重氢同位素是氘。
3.权利要求1的方法，其中至少一种化合物选自SiDxH4-x、Si2DyH6-y、PDzH3-z、SiCl2DH、SiCl2D2、SiO4C8DqH20-q、DH、D2，其中x＝1～4，y＝1～6，z＝1～3和q＝1～20。
4.权利要求1的方法，其中所述层包括氧化物材料。
5.权利要求1的方法，其中所述层在沉积期间同时进行沉积和蚀刻。
6.权利要求1的方法，其中所述沉积产生了基本上平坦的表面。
7.权利要求1的方法，其中所述至少一种化合物由混合物构成，所述混合物进一步包括O2和O3的至少一种。
8.一种填充缝隙的方法，包括：
提供包括缝隙结构的基底，和
在该基底上利用至少一种具有至少一种重氢同位素组分的前体来沉积材料；该材料在沉积后与用1H替代重氢所得的间隙相比，具有较少的间隙。
9.权利要求8的方法，其中所述缝隙结构包括在基底内的沟槽。
10.权利要求8的方法，其中所述缝隙结构包括在相邻元件之间的缝隙。
11.权利要求8的方法，其中所述缝隙结构是第一缝隙结构，和在其中基底还包括第二缝隙结构，第一缝隙结构为沟槽而第二缝隙结构为元件之间的缝隙，其中所述材料的沉积基本上填充了沟槽和在元件之间的缝隙。
12.权利要求8的方法，其中至少一种前体选自SiRxH4-x、Si2RyH6-y、PRzH3-z、SiCl2RH、SiCl2R2、SiO4C8RqH20-q，其中R是氘、氚或其组合，和其中x＝1～4，y＝1～6，z＝1～3和q＝1～20。
13.一种产生基底的填充区域的方法，包括在包括重氢化合物的气体存在的条件下在基底上同时进行材料的沉积和蚀刻。
14.权利要求13的方法，其中所述气体包括前体组分和溅射组分，所述溅射组分包括重氢化合物。
15.权利要求14的方法，其中所述重氢化合物是第一重氢化合物，和其中所述前体化合物包括第二重氢化合物。
16.权利要求13的方法，其中所述气体包括前体组分和溅射组分，所述前体组分包括重氢化合物。
17.权利要求13的方法，其中所述气体包括D2、HD、DT、T2和TH的至少一种。
18.权利要求17的方法，其中所述气体还包括H2。
19.权利要求13的方法，其中所示填充区域包括至少一个选自沟槽和元件间的空隙的特征。
20.权利要求19的方法，其中至少一个特征的一个或多个具有大于约1∶1的展弦比。
21.权利要求19的方法，其中至少一个特征的一个或多个具有大于约2∶1的展弦比。
22.权利要求19的方法，其中至少一个特征的一个或多个具有大于约3∶1的展弦比。
23.权利要求19的方法，其中至少一个特征的一个或多个具有大于约4∶1的展弦比。
24.权利要求19的方法，其中至少一个特征的一个或多个具有大于约5∶1的展弦比。
25.权利要求19的方法，其中所述至少一个特征的一个或多个具有小于约10nm的宽度。
26.权利要求13的方法，其中所述沉积发生在凹凸不平的形貌上并产生相对于该凹凸不平的形貌更平坦的表面。
27.权利要求13的方法，其中所述材料选自硼/磷掺杂的氧化硅、氟掺杂的氧化硅、磷掺杂的氧化硅、硼掺杂的氧化硅和未经掺杂的氧化硅。
28.一种在高密度等离子体化学气相沉积期间控制总沉积速率的方法，包括在沉积期间提供至少一种包括重氢同位素的至少一种化合物，总沉积速率通过材料的沉积速率对同时的材料蚀刻的速率的比来定义。
29.权利要求28的方法，其中将至少一种化合物提供到溅射气体中。
30.权利要求29的方法，其中所述至少一种化合物选自含有至少一个选自D和T的原子的双原子氢。
31.权利要求29的方法，其中所述沉积在横跨晶片表面发生，在晶片表面中心点的总沉积速率基本上等于在晶片表面边缘的点的总沉积速率。
32.权利要求31的方法，其中在中心点的总沉积速率基本上等于在沿着该中心点和晶片表面边缘的点之间的线上所有点发生的总沉积速率。
33.权利要求29的方法，其中横跨晶片表面发生沉积，和其中横跨该晶片表面任何点的总沉积速率基本上等于横跨该晶片表面的每个其他点的总沉积速率。
34.权利要求17的方法，其中所述沉积包括在具有一个或多个缝隙的基底上绝缘材料的沉积，所述沉积用该绝缘材料填充一个或多个缝隙，从而形成基本上不存在间隙的填充缝隙。
35.权利要求17的方法，其中沉积的总速率相对于在其他方面相同的沉积条件下利用所述至少一种化合物的1H形式发生的总沉积速率降低了。
36.一种在半导体基底中填充高展弦比缝隙的方法，包括：
在反应室内提供基底；
在反应室内供给含有至少一种含有重氢的化合物的气体混合物；
使该气体混合物反应以通过同时进行层的沉积和蚀刻在基底上形成材料层，该材料层填充高展弦比的缝隙，在该缝隙内的材料基本上是没有间隙的。
37.权利要求36的方法，其中所述反应室是高密度等离子体化学气相沉积室。
38.权利要求36的方法，其中所述至少一种含有重氢的化合物选自SiRxH4-x、Si2RyH6-y、PRzH3-z、SiCl2RH、SiCl2R2、SiO4C8RqH20-q、HR和R2，其中R是氘、氚或其组合，其中x＝1～4、y＝1～6、z＝1～3和q＝1～20。
39.一种提供改善沉积速率均匀性的方法，包括在至少一种选自D2、HD、DT、T2和TH存在的条件下在表面上沉积材料，该沉积以通过材料的沉积相对于同时的该材料的蚀刻速率的比率来定义的总沉积速率进行，相对于在其他方面基本上相同条件下使用H2沉积期间产生的相应偏差程度，该总沉积速率经测得具有改善的横跨表面的偏差程度。
40.权利要求39的方法，其中所述沉积包括高密度等离子体沉积。
41.权利要求39的方法，其中使用至少一种气体的偏差程度与全使用H2一种获得的相应偏差程度相比提高了至少约18％。
42.权利要求39的方法，其中所述沉积包括利用低于约5kW的高频偏置功率在基底上沉积高密度等离子体。
43.权利要求39的方法，其中所述表面由200mm直径晶片构成。
44.权利要求39的方法，其中所述表面由300mm直径晶片构成。
CNB2004800275649A 2003-09-23 2004-09-20 使用高密度等离子体化学气相沉积填充缝隙的方法和沉积材料的方法 Active CN100454497C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/669,671 US7056833B2 (en) 2003-09-23 2003-09-23 Methods of filling gaps and methods of depositing materials using high density plasma chemical vapor deposition
US10/669,671 2003-09-23
PCT/US2004/030875 WO2005031841A2 (en) 2003-09-23 2004-09-20 Methods of filling gaps and methods of depositing materials using high density plasma chemical vapor deposition

Publications (2)

Publication Number Publication Date
CN1856870A true CN1856870A (zh) 2006-11-01
CN100454497C CN100454497C (zh) 2009-01-21

Family

ID=34313738

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800275649A Active CN100454497C (zh) 2003-09-23 2004-09-20 使用高密度等离子体化学气相沉积填充缝隙的方法和沉积材料的方法

Country Status (8)

Country Link
US (3) US7056833B2 (zh)
EP (1) EP1665354B1 (zh)
JP (1) JP4356747B2 (zh)
KR (1) KR100759649B1 (zh)
CN (1) CN100454497C (zh)
AT (1) ATE537556T1 (zh)
TW (1) TWI248638B (zh)
WO (1) WO2005031841A2 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7279770B2 (en) * 2004-08-26 2007-10-09 Micron Technology, Inc. Isolation techniques for reducing dark current in CMOS image sensors
US8021992B2 (en) * 2005-09-01 2011-09-20 Taiwan Semiconductor Manufacturing Co., Ltd. High aspect ratio gap fill application using high density plasma chemical vapor deposition
US20130288485A1 (en) * 2012-04-30 2013-10-31 Applied Materials, Inc. Densification for flowable films
US20140070225A1 (en) * 2012-09-07 2014-03-13 Apple Inc. Hydrogenation and Crystallization of Polycrystalline Silicon
US9401423B2 (en) * 2013-07-16 2016-07-26 Globalfoundries Inc. Enhancing transistor performance and reliability by incorporating deuterium into a strained capping layer
CN105825906B (zh) * 2016-03-30 2017-12-08 中国科学院上海应用物理研究所 一种放射性含氟废液水泥固化方法
TW202104644A (zh) 2019-06-17 2021-02-01 美商應用材料股份有限公司 含重氫之膜
US20240087882A1 (en) * 2022-09-09 2024-03-14 Applied Materials, Inc. Fluorine-doped silicon-containing materials

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2933177B2 (ja) * 1991-02-25 1999-08-09 キヤノン株式会社 非単結晶炭化珪素半導体、及びその製造方法、及びそれを用いた半導体装置
US6106678A (en) * 1996-03-29 2000-08-22 Lam Research Corporation Method of high density plasma CVD gap-filling
US6232216B1 (en) * 1996-04-16 2001-05-15 Nippon Telegraph And Telephone Corporation Thin film forming method
US6077791A (en) * 1996-12-16 2000-06-20 Motorola Inc. Method of forming passivation layers using deuterium containing reaction gases
JP3599513B2 (ja) * 1996-12-27 2004-12-08 松下電器産業株式会社 薄膜トランジスタの製造方法
US6025280A (en) * 1997-04-28 2000-02-15 Lucent Technologies Inc. Use of SiD4 for deposition of ultra thin and controllable oxides
US6023093A (en) * 1997-04-28 2000-02-08 Lucent Technologies Inc. Deuterated direlectric and polysilicon film-based semiconductor devices and method of manufacture thereof
US5872058A (en) * 1997-06-17 1999-02-16 Novellus Systems, Inc. High aspect ratio gapfill process by using HDP
US5972765A (en) * 1997-07-16 1999-10-26 International Business Machines Corporation Use of deuterated materials in semiconductor processing
US6156653A (en) * 1997-11-03 2000-12-05 Zilog, Inc. Method of fabricating a MOS device
US6395150B1 (en) * 1998-04-01 2002-05-28 Novellus Systems, Inc. Very high aspect ratio gapfill using HDP
US6200911B1 (en) * 1998-04-21 2001-03-13 Applied Materials, Inc. Method and apparatus for modifying the profile of narrow, high-aspect-ratio gaps using differential plasma power
US6030881A (en) * 1998-05-05 2000-02-29 Novellus Systems, Inc. High throughput chemical vapor deposition process capable of filling high aspect ratio structures
US6255197B1 (en) * 1998-06-10 2001-07-03 Jim Mitzel Hydrogen annealing method and apparatus
US6129819A (en) * 1998-11-25 2000-10-10 Wafertech, Llc Method for depositing high density plasma chemical vapor deposition oxide in high aspect ratio gaps
KR20000057747A (ko) * 1999-01-14 2000-09-25 루센트 테크놀러지스 인크 실리콘 집적 회로의 제조 방법
JP2000315791A (ja) * 1999-05-06 2000-11-14 Nec Corp 半導体装置およびその製造方法
US6368988B1 (en) * 1999-07-16 2002-04-09 Micron Technology, Inc. Combined gate cap or digit line and spacer deposition using HDP
KR20010036046A (ko) * 1999-10-05 2001-05-07 윤종용 중수소 가스를 포함하는 분위기를 사용하는 반도체 소자의 절연막 형성방법
US6331494B1 (en) * 1999-12-30 2001-12-18 Novellus Systems, Inc. Deposition of low dielectric constant thin film without use of an oxidizer
JP3723085B2 (ja) * 2001-03-15 2005-12-07 株式会社東芝 半導体装置の製造方法及び製造装置
US6614977B2 (en) * 2001-07-12 2003-09-02 Little Optics, Inc. Use of deuterated gases for the vapor deposition of thin films for low-loss optical devices and waveguides
US6670241B1 (en) * 2002-04-22 2003-12-30 Advanced Micro Devices, Inc. Semiconductor memory with deuterated materials
US6768828B2 (en) * 2002-11-04 2004-07-27 Little Optics Inc. Integrated optical circuit with dense planarized cladding layer
US6982207B2 (en) * 2003-07-11 2006-01-03 Micron Technology, Inc. Methods for filling high aspect ratio trenches in semiconductor layers

Also Published As

Publication number Publication date
JP2007507111A (ja) 2007-03-22
US7202183B2 (en) 2007-04-10
EP1665354A2 (en) 2006-06-07
ATE537556T1 (de) 2011-12-15
JP4356747B2 (ja) 2009-11-04
KR20060095972A (ko) 2006-09-05
WO2005031841A3 (en) 2005-09-01
TWI248638B (en) 2006-02-01
US7056833B2 (en) 2006-06-06
EP1665354B1 (en) 2011-12-14
TW200524008A (en) 2005-07-16
US20060134924A1 (en) 2006-06-22
US20050196976A1 (en) 2005-09-08
WO2005031841A2 (en) 2005-04-07
CN100454497C (zh) 2009-01-21
KR100759649B1 (ko) 2007-09-17
US7273793B2 (en) 2007-09-25
US20050064729A1 (en) 2005-03-24

Similar Documents

Publication Publication Date Title
US11261523B2 (en) Method of depositing silicon oxide films
CN111524788B (zh) 氧化硅的拓扑选择性膜形成的方法
US6030881A (en) High throughput chemical vapor deposition process capable of filling high aspect ratio structures
CN110431661B (zh) 用于用非晶硅膜对高深宽比沟槽进行间隙填充的两步工艺
US9012302B2 (en) Intrench profile
US6372669B2 (en) Method of depositing silicon oxides
US6794290B1 (en) Method of chemical modification of structure topography
EP1641958B1 (en) Methods of forming a phosphorus doped silicon dioxide layer
US6500772B2 (en) Methods and materials for depositing films on semiconductor substrates
CN100481321C (zh) 半导体器件制造方法
US20130260564A1 (en) Insensitive dry removal process for semiconductor integration
US20110151142A1 (en) Pecvd multi-step processing with continuous plasma
US7202183B2 (en) Method of filling gaps and methods of depositing materials using high density plasma chemical vapor deposition
US7001854B1 (en) Hydrogen-based phosphosilicate glass process for gap fill of high aspect ratio structures
EP0536410B1 (en) Method for forming vapor phase grown film
CN116092933A (zh) 薄膜沉积方法和系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant