JPH09186145A - 半導体素子のコンタクトホール形成方法 - Google Patents
半導体素子のコンタクトホール形成方法Info
- Publication number
- JPH09186145A JPH09186145A JP8344370A JP34437096A JPH09186145A JP H09186145 A JPH09186145 A JP H09186145A JP 8344370 A JP8344370 A JP 8344370A JP 34437096 A JP34437096 A JP 34437096A JP H09186145 A JPH09186145 A JP H09186145A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- forming
- semiconductor device
- plasma etching
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 63
- 239000004065 semiconductor Substances 0.000 title claims description 25
- 239000010410 layer Substances 0.000 claims abstract description 39
- 239000011229 interlayer Substances 0.000 claims abstract description 24
- 238000005530 etching Methods 0.000 claims abstract description 20
- 239000002184 metal Substances 0.000 claims description 34
- 238000001020 plasma etching Methods 0.000 claims description 23
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 12
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 239000007789 gas Substances 0.000 claims description 7
- 239000011261 inert gas Substances 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 7
- 229910052786 argon Inorganic materials 0.000 claims description 6
- 229910018404 Al2 O3 Inorganic materials 0.000 abstract 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- WYEMLYFITZORAB-UHFFFAOYSA-N boscalid Chemical compound C1=CC(Cl)=CC=C1C1=CC=CC=C1NC(=O)C1=CC=CN=C1Cl WYEMLYFITZORAB-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000036470 plasma concentration Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 本発明はコンタクトホールの底部に生成され
たＡｌ2 Ｏ3 膜を除去しながらコンタクトホール入口の
角の部分を丸くし、またコンタクトホールのトポロジー
を低くすることができる半導体素子のコンタクトホール
形成方法を提供することに目的がある。 【解決手段】 圧力及び電力の条件を異なるようにした
高周波プラズマエッチング工程を２段階で実施する。
たＡｌ2 Ｏ3 膜を除去しながらコンタクトホール入口の
角の部分を丸くし、またコンタクトホールのトポロジー
を低くすることができる半導体素子のコンタクトホール
形成方法を提供することに目的がある。 【解決手段】 圧力及び電力の条件を異なるようにした
高周波プラズマエッチング工程を２段階で実施する。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体素子のコンタ
クトホール形成方法に関し、特に金属の層覆い（step c
overage ）特性及び接触抵抗を改善することができるよ
うにした半導体素子のコンタクトホール形成方法に関す
るものである。
クトホール形成方法に関し、特に金属の層覆い（step c
overage ）特性及び接触抵抗を改善することができるよ
うにした半導体素子のコンタクトホール形成方法に関す
るものである。
【０００２】
【従来の技術】一般的に半導体素子が高集積化されるに
つれて金属層は二重または多重構造に形成される。ま
た、金属層間の接続のためのコンタクトホールの大きさ
も微細化されつつある。そのため、微細なコンタクトホ
ール内での金属の層覆い特性は著しく低下されるため金
属層の接触不良または平坦化低下等の問題が発生する。
つれて金属層は二重または多重構造に形成される。ま
た、金属層間の接続のためのコンタクトホールの大きさ
も微細化されつつある。そのため、微細なコンタクトホ
ール内での金属の層覆い特性は著しく低下されるため金
属層の接触不良または平坦化低下等の問題が発生する。
【０００３】以下に、従来の半導体素子のコンタクトホ
ール形成方法を説明する。従来、半導体素子の微細なコ
ンタクトホール形成方法は絶縁膜が形成されたシリコン
基板上に下部金属層及び層間絶縁膜を順次に形成し、コ
ンタクトホールマスクを利用した写真及びエッチング工
程により層間絶縁膜を所定の深さに湿式エッチング（we
t etch）した後、残りの厚さの層間絶縁膜を乾式エッチ
ング（dry etch）して下部金属層の所定部分が露出する
ように微細なコンタクトホールを形成する。
ール形成方法を説明する。従来、半導体素子の微細なコ
ンタクトホール形成方法は絶縁膜が形成されたシリコン
基板上に下部金属層及び層間絶縁膜を順次に形成し、コ
ンタクトホールマスクを利用した写真及びエッチング工
程により層間絶縁膜を所定の深さに湿式エッチング（we
t etch）した後、残りの厚さの層間絶縁膜を乾式エッチ
ング（dry etch）して下部金属層の所定部分が露出する
ように微細なコンタクトホールを形成する。
【０００４】その後、露出した下部金属層の表面に生成
されたＡｌ2 Ｏ3 膜を除去するため０．５ｍTorrの圧力
及びアルゴン（Ａｒ）ガス雰囲気において５００Ｗ電力
を利用した高周波プラズマ（ＲＦ（radio frequency)Pl
asma）エッチングを実施し、微細なコンタクトホールが
埋め込まれるように全体上部面に金属を蒸着して上部金
属層を形成する。
されたＡｌ2 Ｏ3 膜を除去するため０．５ｍTorrの圧力
及びアルゴン（Ａｒ）ガス雰囲気において５００Ｗ電力
を利用した高周波プラズマ（ＲＦ（radio frequency)Pl
asma）エッチングを実施し、微細なコンタクトホールが
埋め込まれるように全体上部面に金属を蒸着して上部金
属層を形成する。
【０００５】
【発明が解決しようとする課題】しかしながら、微細な
コンタクトホール入口の角の部分と高いトポロジー（to
pology）により金属の層覆い状態が不良になり上部及び
下部金属層の間において接触抵抗が増加される問題があ
る。
コンタクトホール入口の角の部分と高いトポロジー（to
pology）により金属の層覆い状態が不良になり上部及び
下部金属層の間において接触抵抗が増加される問題があ
る。
【０００６】したがって、本発明は高周波プラズマエッ
チング工程を２段階に実施して金属層の表面に生成され
たＡｌ2 Ｏ3 膜を除去しながらコンタクトホールのトポ
ロジーを低くして前記の短所を解消することができる半
導体素子のコンタクトホール形成方法を提供することに
その目的がある。
チング工程を２段階に実施して金属層の表面に生成され
たＡｌ2 Ｏ3 膜を除去しながらコンタクトホールのトポ
ロジーを低くして前記の短所を解消することができる半
導体素子のコンタクトホール形成方法を提供することに
その目的がある。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
めの本発明に係る構成は、絶縁層が形成されたシリコン
基板上に金属層及び層間絶縁膜を順次に形成する段階
と、コンタクトホールマスクを利用した写真及びエッチ
ング工程により層間絶縁膜の一部分を一定の深さに等方
性エッチングをした後、残りの厚さの層間絶縁膜を異方
性エッチングをして前記金属層の一部分が露出するよう
にコンタクトホールを形成する段階と、前記コンタトホ
ール入口の角の部分が丸くなるようにし、前記コンタク
トホールのトポロジーを低くするため、高圧及び低電力
の条件で第１プラズマエッチング工程を実施する段階
と、前記コンタクトホールのトポロジーを低くしながら
前記コンタクトホール底部の前記金属層表面に生成され
たＡｌ2 Ｏ3 膜を除去するため、低圧及び高電力の条件
で第２プラズマエッチング工程を実施する段階とからな
ることを特徴とする半導体素子のコンタクトホール形成
方法。
めの本発明に係る構成は、絶縁層が形成されたシリコン
基板上に金属層及び層間絶縁膜を順次に形成する段階
と、コンタクトホールマスクを利用した写真及びエッチ
ング工程により層間絶縁膜の一部分を一定の深さに等方
性エッチングをした後、残りの厚さの層間絶縁膜を異方
性エッチングをして前記金属層の一部分が露出するよう
にコンタクトホールを形成する段階と、前記コンタトホ
ール入口の角の部分が丸くなるようにし、前記コンタク
トホールのトポロジーを低くするため、高圧及び低電力
の条件で第１プラズマエッチング工程を実施する段階
と、前記コンタクトホールのトポロジーを低くしながら
前記コンタクトホール底部の前記金属層表面に生成され
たＡｌ2 Ｏ3 膜を除去するため、低圧及び高電力の条件
で第２プラズマエッチング工程を実施する段階とからな
ることを特徴とする半導体素子のコンタクトホール形成
方法。
【０００８】
【発明の実施の形態】以下に、添付した図面を参照して
本発明を詳細に説明する。図１（Ａ）乃至図１（Ｃ）は
本発明による半導体素子のコンタトホール形成方法を説
明するための素子の断面図である。
本発明を詳細に説明する。図１（Ａ）乃至図１（Ｃ）は
本発明による半導体素子のコンタトホール形成方法を説
明するための素子の断面図である。
【０００９】図１（Ａ）を参照すると、絶縁層２、金属
層３及び層間絶縁膜４がシリコン基板１上に順次形成さ
れる。コンタクトホールマスクを利用した写真及びエッ
チング工程により層間絶縁膜４の一部分をエッチングし
て下部金属層３の一部分が露出するコンタクトホール５
が形成される。
層３及び層間絶縁膜４がシリコン基板１上に順次形成さ
れる。コンタクトホールマスクを利用した写真及びエッ
チング工程により層間絶縁膜４の一部分をエッチングし
て下部金属層３の一部分が露出するコンタクトホール５
が形成される。
【００１０】一般的に、コンタクトホールを形成するた
めのエッチング工程は異方性エッチング工程を適用する
場合と、等方性及び異方性エッチング工程を共に適用す
る場合がある。
めのエッチング工程は異方性エッチング工程を適用する
場合と、等方性及び異方性エッチング工程を共に適用す
る場合がある。
【００１１】本発明の実施形態は等方性及び異方性エッ
チング工程を適用してコンタクトホール５を形成する場
合であり、等方性エッチング工程で層間絶縁膜４を一定
の深さにまずエッチングし、異方性エッチング工程で残
りの深さの層間絶縁膜４を次にエッチングして金属層３
の一部分が露出するコンタクトホール５が形成される。
チング工程を適用してコンタクトホール５を形成する場
合であり、等方性エッチング工程で層間絶縁膜４を一定
の深さにまずエッチングし、異方性エッチング工程で残
りの深さの層間絶縁膜４を次にエッチングして金属層３
の一部分が露出するコンタクトホール５が形成される。
【００１２】露出した金属層３の表面にはＡｌ2 Ｏ3 膜
６が生成され、コンタクトホール５入口の角の部分Ａが
鋭く形成される。Ａｌ2 Ｏ3 は接触抵抗を増加させる要
因として作用し、角の部分Ａは金属蒸着工程で金属層の
覆い特性を悪くする要因として作用する。
６が生成され、コンタクトホール５入口の角の部分Ａが
鋭く形成される。Ａｌ2 Ｏ3 は接触抵抗を増加させる要
因として作用し、角の部分Ａは金属蒸着工程で金属層の
覆い特性を悪くする要因として作用する。
【００１３】図１（Ｂ）は第１高周波プラズマエッチン
グ工程を実施した状態を図示したものであり、図１
（Ｃ）は第２高周波プラズマエッチング工程を実施した
状態を図示したものである。
グ工程を実施した状態を図示したものであり、図１
（Ｃ）は第２高周波プラズマエッチング工程を実施した
状態を図示したものである。
【００１４】第１高周波プラズマエッチング工程は３乃
至７ｍTorrの高圧と２００乃至４００Ｗの低電力を利用
して実施され、第２高周波プラズマエッチング工程は
０．３乃至０．７ｍTorrの低圧と４００乃至６００Ｗの
高電力を利用して実施される。
至７ｍTorrの高圧と２００乃至４００Ｗの低電力を利用
して実施され、第２高周波プラズマエッチング工程は
０．３乃至０．７ｍTorrの低圧と４００乃至６００Ｗの
高電力を利用して実施される。
【００１５】第１及び第２高周波プラズマエッチング工
程に使用されるガスは不活性ガスであり、例えばアルゴ
ン（Ａｒ）ガスである。
程に使用されるガスは不活性ガスであり、例えばアルゴ
ン（Ａｒ）ガスである。
【００１６】高圧及び低電力においてプラズマイオンは
直進性が減少されるため層間絶縁膜４の上端部のみなら
ずコンタクトホール５の側壁を成す層間絶縁膜４もエッ
チングされる。したがって、高圧及び低電力の条件で実
施される第１高周波プラズマエッチング工程によりコン
タクトホール５の入口の鋭い角部分Ａが丸く変化する
（図１（Ｂ）に図示）。
直進性が減少されるため層間絶縁膜４の上端部のみなら
ずコンタクトホール５の側壁を成す層間絶縁膜４もエッ
チングされる。したがって、高圧及び低電力の条件で実
施される第１高周波プラズマエッチング工程によりコン
タクトホール５の入口の鋭い角部分Ａが丸く変化する
（図１（Ｂ）に図示）。
【００１７】低圧及び高電力においてはプラズマイオン
は直進性が増加される。したがって低圧及び高電力の条
件で実施される第２高周波プラズマエッチング工程によ
りコンタクトホール５底部のＡｌ2 Ｏ3 膜６が除去され
る。（図１（Ｃ）に図示）。
は直進性が増加される。したがって低圧及び高電力の条
件で実施される第２高周波プラズマエッチング工程によ
りコンタクトホール５底部のＡｌ2 Ｏ3 膜６が除去され
る。（図１（Ｃ）に図示）。
【００１８】一方、第１及び第２高周波プラズマエッチ
ング工程の間、層間絶縁膜４の上端部も一定の厚さにエ
ッチングされ、その結果コンタクトホール５のトポロジ
ーが低くなる効果を得ることができる。
ング工程の間、層間絶縁膜４の上端部も一定の厚さにエ
ッチングされ、その結果コンタクトホール５のトポロジ
ーが低くなる効果を得ることができる。
【００１９】本発明において使用されるプラズマ装置は
エンジュラ（Endura）スパッタリング装備に付着されイ
ンシチュウ（In-Situ ）でＡｌ2 Ｏ3 酸化膜を除去した
後、金属を蒸着することができる。高周波（ＲＦ）プラ
ズマチェンバーは二重（dual）周波数を使用するように
構成される。
エンジュラ（Endura）スパッタリング装備に付着されイ
ンシチュウ（In-Situ ）でＡｌ2 Ｏ3 酸化膜を除去した
後、金属を蒸着することができる。高周波（ＲＦ）プラ
ズマチェンバーは二重（dual）周波数を使用するように
構成される。
【００２０】第１周波数は１３．５６ＭＨZ を使用して
酸化膜をエッチングする役割をし、第２周波数は４００
ＫＨZ を使用してプラズマの濃度を増加させる。第１及
び第２周波数をもつ電力を適切に調節すると共にアルゴ
ン（Ａｒ）ガスの圧力を調節して前記酸化膜の除去及び
コンタクトホールの入口の形を埋め込みに有利に変化さ
せることができる。
酸化膜をエッチングする役割をし、第２周波数は４００
ＫＨZ を使用してプラズマの濃度を増加させる。第１及
び第２周波数をもつ電力を適切に調節すると共にアルゴ
ン（Ａｒ）ガスの圧力を調節して前記酸化膜の除去及び
コンタクトホールの入口の形を埋め込みに有利に変化さ
せることができる。
【００２１】
【発明の効果】上述した如く本発明によれば、２段階高
周波プラズマエッチング工程によりコンタクトホール底
部に生成されたＡｌ2 Ｏ3 膜を除去しながらコンタクト
ホール入口の角の部分を丸くし、且つコンタクトホール
のトポロジーを低くすることができる。それにより、コ
ンタクトホールにおいて金属の層覆いを向上させること
ができ、金属層間の接触抵抗を減少することができる。
つまり、素子の電気的特性及び収率（歩留り）を向上さ
せることがができる卓越した効果がある。
周波プラズマエッチング工程によりコンタクトホール底
部に生成されたＡｌ2 Ｏ3 膜を除去しながらコンタクト
ホール入口の角の部分を丸くし、且つコンタクトホール
のトポロジーを低くすることができる。それにより、コ
ンタクトホールにおいて金属の層覆いを向上させること
ができ、金属層間の接触抵抗を減少することができる。
つまり、素子の電気的特性及び収率（歩留り）を向上さ
せることがができる卓越した効果がある。
【図１】（Ａ）乃至（Ｃ）は本発明による半導体素子の
コンタクトホール形成方法を説明するための素子の断面
図である。
コンタクトホール形成方法を説明するための素子の断面
図である。
１…シリコン基板 ２…絶縁層 ３…金属層 ４…層間絶縁膜 ５…コンタクトホール ６…Ａｌ2 Ｏ3 膜
Claims (15)
- 【請求項１】 半導体素子のコンタクトホール形成方法
において、 絶縁層が形成されたシリコン基板上に金属層及び層間絶
縁膜を順次に形成する段階と、 コンタクトホールマスクを利用した写真及びエッチング
工程により層間絶縁膜の一部分を一定の深さに等方性エ
ッチングをした後、残りの厚さの層間絶縁膜を異方性エ
ッチングをして前記金属層の一部分が露出するコンタク
トホールを形成する段階と、 前記コンタクトホール入口の角の部分が丸くなるように
し、前記コンタクトホールのトポロジーを低くするた
め、高圧及び低電力の条件で第１プラズマエッチング工
程を実施する段階と、 前記コンタクトホールのトポロジーを低くしながら前記
コンタクトホール底部の前記金属層表面に生成されたＡ
ｌ2 Ｏ3 膜を除去するため、低圧及び高電力の条件で第
２プラズマエッチング工程を実施する段階とからなるこ
とを特徴とする半導体素子のコンタクトホール形成方
法。 - 【請求項２】 請求項１において、 前記第１プラズマエッチング工程は３乃至７ｍTorr圧力
と２００乃至４００Ｗ電力の条件で実施することを特徴
とする半導体素子のコンタクトホール形成方法。 - 【請求項３】 請求項１において、 前記第２プラズマエッチング工程は０．３乃至０．７ｍ
Torr圧力と４００乃至６００Ｗ電力の条件で実施するこ
とを特徴とする半導体素子のコンタクトホール形成方
法。 - 【請求項４】 請求項１において、 前記第１及び第２プラズマエッチング工程は不活性ガス
を使用することを特徴とする半導体素子のコンタクトホ
ール形成方法。 - 【請求項５】 請求項４において、 前記不活性ガスはアルゴン（Ａｒ）ガスであることを特
徴とする半導体素子のコンタクトホール形成方法。 - 【請求項６】 半導体素子のコンタクトホール形成方法
において、 絶縁層が形成されたシリコン基板上に金属層及び層間絶
縁膜を順次に形成する段階と、 前記層間絶縁膜の一部分をエッチングして前記金属層の
一部分が露出するようにコンタクトホールを形成する段
階と、 前記コンタクトホールの角の部分が丸くなるようにしな
がら前記コンタクトホールのトポロジーを低くするた
め、高圧及び低電力の条件で第１プラズマエッチング工
程を実施する段階と、 前記コンタクトホールのトポロジーを低くしながら前記
コンタクトホール底部の前記金属層の表面に生成された
Ａｌ2 Ｏ3 膜を除去するため、低圧及び高電力の条件で
第２プラズマエッチング工程を実施する段階とからなる
ことを特徴とする半導体素子のコンタクトホール形成方
法。 - 【請求項７】 請求項６において、 前記第１プラズマエッチング工程は３乃至７ｍTorr圧力
と２００乃至４００Ｗ電力の条件で実施することを特徴
とする半導体素子のコンタクトホール形成方法。 - 【請求項８】 請求項６において、 前記第１プラズマエッチング工程は０．３乃至０．７ｍ
Torr圧力と４００乃至６００Ｗ電力の条件で実施するこ
とを特徴とする半導体素子のコンタクトホール形成方
法。 - 【請求項９】 請求項６において、 前記第１及び第２プラズマエッチング工程は不活性ガス
を使用することを特徴とする半導体素子のコンタクトホ
ール形成方法。 - 【請求項１０】 請求項９において、 前記不活性ガスはアルゴン（Ａｒ）ガスであることを特
徴とする半導体素子のコンタクトホール形成方法。 - 【請求項１１】 半導体素子のコンタクトホール形成方
法において、 （ａ）絶縁層が形成されたシリコン基板上に金属層及び
層間絶縁膜を順次に形成する段階と、 （ｂ）前記層間絶縁膜の一部分をエンチングして前記金
属層の一部分が露出するコンタクトホールを形成する段
階と、 （ｃ）前記コンタクトホールの入口の角の部分が丸くな
るようにし、前記コンタトホールのトポロジーを低く
し、前記コンタクトホール底部の前記金属層表面に生成
されたＡｌ2 Ｏ3 膜を除去するため、高圧及び低電力を
使用す第１条件と低圧及び高電力を使用する第２条件で
第１及び第２プラズマエッチング工程を実施する段階と
からなることを特徴とする半導体素子のコンタクトホー
ル形成方法。 - 【請求項１２】 請求項１１において、 前記低圧は０．３乃至０．７ｍTorrであり、高圧は３乃
至７ｍTorrであることを特徴とする半導体素子のコンタ
クトホール形成方法。 - 【請求項１３】 請求項１１において、 前記低電力は２００乃至４００Ｗであり、高電力は４０
０乃至６００Ｗであることを特徴とする半導体素子のコ
ンタクトホール形成方法。 - 【請求項１４】 請求項１１において、 前記第１及び第２プラズマエッチング工程は不活性ガス
を使用することを特徴とする半導体素子のコンタクトホ
ール形成方法。 - 【請求項１５】 請求項１４において、 前記不活性ガスはアルゴン（Ａｒ）ガスであることを特
徴とする半導体素子のコンタクトホール形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR95-65690 | 1995-12-29 | ||
| KR1019950065690A KR100227636B1 (ko) | 1995-12-29 | 1995-12-29 | 반도체 소자의 콘택 홀 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09186145A true JPH09186145A (ja) | 1997-07-15 |
| JP2855110B2 JP2855110B2 (ja) | 1999-02-10 |
Family
ID=19447140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8344370A Expired - Fee Related JP2855110B2 (ja) | 1995-12-29 | 1996-12-25 | 半導体素子のコンタクトホール形成方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5940730A (ja) |
| JP (1) | JP2855110B2 (ja) |
| KR (1) | KR100227636B1 (ja) |
| DE (1) | DE19654560B4 (ja) |
| GB (1) | GB2308737B (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6271117B1 (en) * | 1997-06-23 | 2001-08-07 | Vanguard International Semiconductor Corporation | Process for a nail shaped landing pad plug |
| US6277757B1 (en) * | 1999-06-01 | 2001-08-21 | Winbond Electronics Corp. | Methods to modify wet by dry etched via profile |
| WO2001013427A1 (en) * | 1999-08-18 | 2001-02-22 | Advanced Micro Devices, Inc. | Method for contact size control for nand technology |
| KR100485160B1 (ko) * | 2003-01-30 | 2005-04-22 | 동부아남반도체 주식회사 | 반도체 소자의 접속홀 형성 방법 |
| MY162269A (en) * | 2007-11-22 | 2017-05-31 | Mimos Berhad | Contact etch for ams products |
| DE102009023251B4 (de) * | 2009-05-29 | 2011-02-24 | Globalfoundries Dresden Module One Limited Liability Company & Co. Kg | Verfahren zur Herstellung eines Kontaktelements mit großem Aspektverhältnis und mit einer günstigeren Form in einem Halbleiterbauelement zur Verbesserung der Abscheidung einer Beschichtung |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63258021A (ja) * | 1987-04-16 | 1988-10-25 | Toshiba Corp | 接続孔の形成方法 |
| JPH022125A (ja) * | 1988-06-14 | 1990-01-08 | Nec Yamagata Ltd | 半導体装置のスルーホール形成方法 |
| JPH0423322A (ja) * | 1990-05-14 | 1992-01-27 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH04102331A (ja) * | 1990-08-22 | 1992-04-03 | Fujitsu Ltd | 半導体装置の製造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3615519A1 (de) * | 1986-05-07 | 1987-11-12 | Siemens Ag | Verfahren zum erzeugen von kontaktloechern mit abgeschraegten flanken in zwischenoxidschichten |
| US4902377A (en) * | 1989-05-23 | 1990-02-20 | Motorola, Inc. | Sloped contact etch process |
| US5013400A (en) * | 1990-01-30 | 1991-05-07 | General Signal Corporation | Dry etch process for forming champagne profiles, and dry etch apparatus |
| JPH0485928A (ja) * | 1990-07-30 | 1992-03-18 | Sony Corp | ドライエッチング方法 |
| JPH04239723A (ja) * | 1991-01-23 | 1992-08-27 | Nec Corp | 半導体装置の製造方法 |
| US5203957A (en) * | 1991-06-12 | 1993-04-20 | Taiwan Semiconductor Manufacturing Company | Contact sidewall tapering with argon sputtering |
| US5426076A (en) * | 1991-07-16 | 1995-06-20 | Intel Corporation | Dielectric deposition and cleaning process for improved gap filling and device planarization |
| JP2988122B2 (ja) * | 1992-05-14 | 1999-12-06 | 日本電気株式会社 | ドライエッチング装置および半導体装置の製造方法 |
| US5371042A (en) * | 1992-06-16 | 1994-12-06 | Applied Materials, Inc. | Method of filling contacts in semiconductor devices |
| US5453403A (en) * | 1994-10-24 | 1995-09-26 | Chartered Semiconductor Manufacturing Pte, Ltd. | Method of beveled contact opening formation |
-
1995
- 1995-12-29 KR KR1019950065690A patent/KR100227636B1/ko not_active IP Right Cessation
-
1996
- 1996-12-20 US US08/771,579 patent/US5940730A/en not_active Expired - Lifetime
- 1996-12-23 GB GB9626764A patent/GB2308737B/en not_active Expired - Fee Related
- 1996-12-25 JP JP8344370A patent/JP2855110B2/ja not_active Expired - Fee Related
- 1996-12-27 DE DE19654560A patent/DE19654560B4/de not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63258021A (ja) * | 1987-04-16 | 1988-10-25 | Toshiba Corp | 接続孔の形成方法 |
| JPH022125A (ja) * | 1988-06-14 | 1990-01-08 | Nec Yamagata Ltd | 半導体装置のスルーホール形成方法 |
| JPH0423322A (ja) * | 1990-05-14 | 1992-01-27 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH04102331A (ja) * | 1990-08-22 | 1992-04-03 | Fujitsu Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970052439A (ko) | 1997-07-29 |
| GB2308737B (en) | 2000-08-02 |
| GB2308737A (en) | 1997-07-02 |
| DE19654560A1 (de) | 1997-07-03 |
| KR100227636B1 (ko) | 1999-11-01 |
| DE19654560B4 (de) | 2005-11-10 |
| JP2855110B2 (ja) | 1999-02-10 |
| GB9626764D0 (en) | 1997-02-12 |
| US5940730A (en) | 1999-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6855610B2 (en) | Method of forming self-aligned contact structure with locally etched gate conductive layer | |
| US5932490A (en) | Integrated circuitry having a pair of adjacent conductive lines and method of forming | |
| JPH09134956A (ja) | 半導体装置の製造方法 | |
| US5347696A (en) | Method for manufacturing a multi-layer capacitor | |
| US6458648B1 (en) | Method for in-situ removal of side walls in MOM capacitor formation | |
| JPH04229625A (ja) | 半導体装置の製造方法 | |
| JPH09186145A (ja) | 半導体素子のコンタクトホール形成方法 | |
| JP3891087B2 (ja) | ポリシリコンエッチング方法 | |
| US5767019A (en) | Method for forming a fine contact hole in a semiconductor device | |
| JP2004022551A (ja) | 半導体素子の製造方法 | |
| KR20060001362A (ko) | 반도체 소자의 캐패시터 및 그 제조방법 | |
| JP2715877B2 (ja) | 半導体装置の製造方法 | |
| KR100859254B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
| JP3833603B2 (ja) | 半導体素子の製造方法 | |
| KR100520140B1 (ko) | 반도체소자의캐패시터제조방법 | |
| JP2900888B2 (ja) | 半導体装置の製造方法 | |
| KR100447109B1 (ko) | 반도체 메모리장치의 스토리지노드 전극용 콘택 식각방법 | |
| TWI220768B (en) | Method of forming a gate and method of forming a contact window | |
| KR100876879B1 (ko) | 캐패시터의 스토리지 노드 형성방법 | |
| KR100273313B1 (ko) | 반도체 소자의 단차영역에서 다결정실리콘의 식각방법 | |
| JPH0428229A (ja) | コンタクトホールの形成方法およびエッチング装置 | |
| KR100209279B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| JPH09246253A (ja) | 半導体製造装置及び半導体装置の製造方法 | |
| KR100414866B1 (ko) | 반도체 소자의 이너 캐패시터 형성방법 | |
| US8703617B2 (en) | Method for planarizing interlayer dielectric layer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071120 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081120 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091120 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091120 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101120 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101120 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111120 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111120 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131120 Year of fee payment: 15 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |