JP2988122B2 - ドライエッチング装置および半導体装置の製造方法 - Google Patents

ドライエッチング装置および半導体装置の製造方法

Info

Publication number
JP2988122B2
JP2988122B2 JP4121509A JP12150992A JP2988122B2 JP 2988122 B2 JP2988122 B2 JP 2988122B2 JP 4121509 A JP4121509 A JP 4121509A JP 12150992 A JP12150992 A JP 12150992A JP 2988122 B2 JP2988122 B2 JP 2988122B2
Authority
JP
Japan
Prior art keywords
etching
insulating film
interlayer insulating
aluminum
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4121509A
Other languages
English (en)
Other versions
JPH05326450A (ja
Inventor
保司 山縣
史英 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP4121509A priority Critical patent/JP2988122B2/ja
Priority to US08/061,440 priority patent/US5362358A/en
Publication of JPH05326450A publication Critical patent/JPH05326450A/ja
Priority to US08/238,370 priority patent/US5441595A/en
Application granted granted Critical
Publication of JP2988122B2 publication Critical patent/JP2988122B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192Microwave generated discharge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32532Electrodes
    • H01J37/32587Triode systems
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/3266Magnetic control means
    • H01J37/32678Electron cyclotron resonance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32697Electrostatic control
    • H01J37/32706Polarising the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はドライエッチング装置と
それを用いた半導体装置の製造方法に関し、特に異方性
エッチングと等方性エッチングとを交互に繰り返す周期
的なエッチング法が可能なドライエッチング装置とそれ
を用いた半導体装置の層間絶縁膜へのバイアホールの形
成方法に関する。
【0002】
【従来の技術】半導体装置の微細化が進むに伴ない、多
層配線が採用され、下層配線と上層配線とを接続するた
めの層間絶縁膜へのバイアホールの形成は、重要な技術
となっている。このバイアホールの形成のためには、等
方性エッチングと異方性エッチングとが併用されてい
る。通常、これらのエッチングは、それぞれ別々のドラ
イエッチング装置が使用される。これらのエッチングが
同一の装置内で行なえることが望ましい。同一のドライ
エッチング装置内で、等方性エッチングを行なえる機構
と異方性エッチングを行なえる機構とを兼ね備えている
従来のドライエッチング装置としては、トライオード型
のエッチング装置とECR型のエッチング装置とが知ら
れている。
【0003】上記の従来のドライエッチング装置につい
て、図面を参照して説明する。
【0004】まず、トライオード型のエッチング装置の
模式的な断面図である図8を参照すると、第1の従来の
ドライエッチング装置は、エッチング処理室201a内
にアノード電極202,半導体ウェハーを載置するカソ
ード電極203,および接地電位に印加されたグリッド
電極204が設けられ、吸排気口205aからエッチン
グ処理室201a内にエッチングガスが吸排気される。
RF電源206aからの給電が、自動インピーダンス調
整回路(以後、AMNと略記する。AMNは、auto
matching networkの略。)を介して、
アノード電極202,およびカソード電極203になさ
れている。AMNとアノード電極202との間,および
AMNとカソード電極203との間には、それぞれ可変
コンデンサC3 ,および可変コンデンサC4 が設けられ
ている。
【0005】上記第1の従来のドライエッチング装置に
おいて、等方性エッチングを行なう場合には、上記可変
コンデンサC3 ,C4 を調節し、RF電源206aから
のアノード電極202への給電を主として行ない、グリ
ッド電極204とカソード電極203との間にRFパワ
ーが給電されないようにする。このとき、カソード電極
203側にはプラズマ中のイオンが到達しなくなり、中
性ラジカルのみがエッチングに寄与することになる。こ
の場合、好ましくは、カソード電極203の温度を上昇
させておく。一方、異方性エッチングを行なう場合に
は、上記可変コンデンサC3 ,C4 を調節し、RF電源
206aからのカソード電極203への給電を主として
行なう。このときのエッチングはRIE(reacti
ve ion etching)となる。
【0006】次に、ECR型のエッチング装置の模式的
な断面図である図9を参照すると、第2の従来のドライ
エッチング装置は、エッチング処理室201b,エッチ
ング処理室201b内にマイクロ波電場を形成するため
のマグネトロン212,およびエッチング処理室201
bの外周を囲んで設けられたエッチング処理室201b
内に磁場を形成するためのソレノイドコイル213を有
し、エッチング処理室201b内には温度調節が可能な
半導体ウェハーを載置するステージ211が設けられて
いる。エッチングガスはエッチングガス流入口205c
から流入し、排気口205cから排気する。ステージ2
11は、AMNを介して、RF電源206bに接続され
る。ステージ211の温度調節は、ヒーター208の加
熱,および冷媒入出口207からの冷媒の供給により行
なわれる。
【0007】上記第2の従来のドライエッチング装置で
は、マグネトロン212によるマイクロ波電場とソレノ
イドコイル213による磁場とにより、エッチング処理
室201b内のエッチングガスが電子サイクトロン共鳴
を起し、これにより高密度プラズマが発生する。この状
態でRF電源206bからのRFバイアスをステージ2
11に印加することにより、異方性エッチングが可能と
なる。一方、ステージ211に直流バイアスを印加して
ステージ211を50〜150℃程度に保持すると、等
方性エッチングが可能となる。
【0008】上記第1,もしくは上記第2の従来のドラ
イエッチング装置を用いた2層アルミニウム配線を有す
る半導体装置の製造方法を工程順に説明するための模式
的な断面図である図10を参照すると、従来の半導体装
置の層間絶縁膜へのバイアホールの形成方法は、まず、
半導体基板220の表面に選択的にフィールド絶縁膜2
21を形成し、全面に第1の層間絶縁膜222aを形成
した後、スパッタ法によりアルミニウム膜を全面に形成
し、このアルミニウム膜をフォトリソグラフィ技術によ
りパターニングして第1層のアルミニウム配線223a
a,223ab,223bを形成する。アルミニウム配
線223aa,223abはフィールド絶縁膜221上
に形成されているため、アルミニウム配線223aa,
223abとアルミニウム配線223bとの高さの差は
b −Ha となっている。次に、全面に第2の層間絶縁
膜222bを形成する。層間絶縁膜222bの表面は概
略平坦化されている。このとき、アルミニウム配線22
3aa,223ab上の層間絶縁膜222bの膜厚はH
a であり、アルミニウム配線223b上の層間絶縁膜2
22bの膜厚はHb である。続いて、第1層のアルミニ
ウム配線223aa,223ab,223bに対するバ
イアホール形成のためのエッチングのマスクとなるフォ
トレジスト膜224を形成する〔図10(a)〕。
【0009】次に、エッチングガスとしてアルゴンとC
4 との混合ガスを用い,上記のドライエッチング装置
を用いて、まず、Fラジカル,もしくはCFX ラジカル
による等方性エッチングを行なう。このとき、層間絶縁
膜222bに対する深さ方向のエッチング量,横方向の
エッチング量(サイドエッチング量)はY1 ,X1 とな
るが、等方性エッチングであることから概略X1 =Y1
となる。
【0010】続いて、前述のエッチングガスを用いた同
一装置内で、Fイオン,もしくはCFX イオンによる異
方性エッチングを行なう。膜厚Ha −Y1 の層間絶縁膜
222bが異方性エッチングされると、それぞれアルミ
ニウム配線223aa,223abに対してバイアホー
ル225aaが形成される。このとき、イオン衝撃によ
りアルミニウム配線223aa,223abの表面にお
けるアルミニウムのスパッタリングが起り、さらに、ス
パッタリングされたアルミニウムとFイオン(もしくは
CFX イオン)との反応により生成したアルミニウム弗
化物226がバイアホール225aa表面の層間絶縁膜
222bに堆積する。なおこのとき、アルミニウム配線
223bに対するバイアホールの表面には、アルミニウ
ム弗化物の堆積は生じない。
【0011】引き続いて上記の異方性エッチングを続行
し、アルミニウム配線223b上の膜厚Hb −Ha の層
間絶縁膜222bが異方性エッチングされると、アルミ
ニウム配線223bに対するバイアホール225baが
形成され、このバイアホール225baの表面にもアル
ミニウム弗化物226が形成される〔図10(b)〕。
なお、この間の異方性エッチングでは、アルミニウム弗
化物226が保護膜として働くため、バイアホール22
5aaでのエッチングの進行は生じない。
【0012】次に、上記フォトレジスト膜224,アル
ミニウム弗化物226を除去した後、スパッタ法により
アルミニウム膜を全面に形成し、このアルミニウム膜を
フォトリソグラフィ技術によりパターニングして第1層
のアルミニウム配線223aa,223ab,223b
等と接続する第2層のアルミニウム配線233を形成す
る〔図10(c)〕。
【0013】
【発明が解決しようとする課題】上記トライオード型の
ドライエッチング装置では、等方性エッチングは、前述
したように、少なくともカソード電極203をある程度
の温度(例えば70℃)に保持し、可変コンデンサC
3 ,C4 を調節し、RF電源206aからのアノード電
極202への給電を主として行ない、グリッド電極20
4とカソード電極203との間にRFパワーが給電され
ないようにして、行なっている。また、異方性エッチン
グは、前述したように、可変コンデンサC3 ,C4 を調
節してRF電源206aからのカソード電極203への
給電が主となるようにして、行なっている。等方性エッ
チングと異方性エッチングとの切り替えは、手動的な調
節(可変コンデンサの調節)が必要となる。一方、EC
R型のドライエッチング装置では、ステージ211への
手動的なRFパワーの入,切の切り替えが必要である。
このため、従来のドライエッチング装置を使用する場
合、現実的には、製造時間,製造原価等との兼合から、
等方性エッチングと異方性エッチングとの切り替えは1
回だけ(原理的には何回でも行なえる)である。
【0014】等方性エッチングと異方性エッチングとの
切り替えが1回の場合、例えば、図10に図示したバイ
アホール225baのようにバイアホールの口径に対し
て層間絶縁膜の膜厚が厚いとき、バイアホール225b
aでの第2層のアルミニウム配線233の段差被覆性が
悪くなり、この部分での第2層のアルミニウム配線の断
線が起りやすくなるという問題がある。
【0015】図11に示す模式的な断面図を参照する
と、アルミニウム配線223b側に形成するバイアホー
ルにのみ着目するならばここでの段差被覆性の問題は次
のようにして解決される。例えば膜厚Y2 (Y1 <Y2
<Ha )の層間絶縁膜222bの等方性エッチング,残
の膜厚の層間絶縁膜222bの異方性エッチングにより
バイアホール225ab,225bbを形成する〔図1
1(a)〕。もしくは、例えば膜厚Y3 (Ha <Y3
b )の層間絶縁膜222bの等方性エッチング,残の
膜厚の層間絶縁膜222bの異方性エッチングによりバ
イアホール225ac,225bcを形成する〔図11
(b)〕。
【0016】これらの場合、確かにアルミニウム配線2
23b側に形成されたバイアホール225bb,あるい
はバイアホール225bcにおける第2層のアルミニウ
ム配線(図示せず)の段差被覆性は改善される。しかし
ながら、等方性エッチングにより形成されたバイアホー
ルの口径が大きくなり、第2層のアルミニウム配線の線
幅を広くしなければならなくなり、半導体装置の高密度
化への支障となる。また、図11(b)に示した場合に
は、第2層のアルミニウム配線の加工が困難になる。こ
のこのに関連して、図11(a)に示した場合にも、第
1層のアルミニウム配線223aa,223abの線幅
では不十分であり、図12に示すように、これらアルミ
ニウム配線223aa,223abの代りに、これらよ
り線幅の広いアルミニウム配線223ca,223cb
を設ける必要がある。このため、第1層のアルミニウム
配線においても、半導体装置の高密度化に対する障害を
生ずることになる。
【0017】
【課題を解決するための手段】本発明のドライエッチン
グ装置は、アノード電極と、上記アノード電極に対向し
た半導体ウェハーを載置し,温度調整機能を有したカソ
ード電極と、接地電位に印加されたグリッド電極と、R
F電源と、上記RF電源と接続する自動インピーダンス
調整回路と、上記自動インピーダンス調整回路と上記ア
ノード電極とに接続する第1の可変コンデンサと、上記
自動インピーダンス調整回路と上記カソード電極とに接
続する第2の可変コンデンサとを具備したトライオード
型のエッチング装置であって、半導体装置の層間絶縁膜
の微細エッチングを行なうために、アルゴンと弗素を含
んだガスとからなるエッチングガスを用いて、上記自動
インピーダンス調整回路および第1の可変コンデンサを
介して上記RF電源から上記アノード電極にRFパワー
を給電して上記層間絶縁膜を等方性エッチングする条件
を得る第1の機構と、アルミニウムに対してスパッタ効
果を有し,かつアルミニウム配線が露出した状態でアル
ミニウム弗化物の堆積が生じながら上記エッチングガス
を用いて、上記自動インピーダンス調整回路および第2
の可変コンデンサを介して上記RF電源から上記カソー
ド電極にRFパワーを給電してこの層間絶縁膜を異方性
エッチングする条件を得る第2の機構と、上記第1の可
変コンデンサの第1の容量値と上記第2の可変コンデン
サの第2の容量値との和を一定に保持して,上記第1の
可変コンデンサおよび上記第2の可変コンデンサを連動
させる電動モーターと、上記電動モーターを駆動するコ
ントローラとから構成されて、所要エッチング時間中に
プラズマを維持するための放電を行なったままで,上記
第1の機構と上記第2の機構とを任意の周期で連続的か
つ自動的に切り替える第3の機構を有している。
【0018】本発明の半導体装置の製造方法の特徴は、
2層以上の多層アルミニウム配線を有する半導体装置の
下層アルミニウム配線と上層アルミニウム配線との間の
バイアホールを層間絶縁膜に形成する半導体装置の製造
工程において、プラズマモードを主とする等方性エッチ
ングとRIEモードを主とする異方性エッチングとを
続的かつ自動的に交互に繰り返す弗素を含んだガスとア
ルゴンとからなるエッチングガスによる周期的なエッチ
ング法を用いて、上記半導体装置を50〜100℃の温
度に保持した状態で、上記異方性エッチングが上記下層
アルミニウム配線に達した段階において上記層間絶縁膜
に形成された上記バイアホールの側壁にアルミニウム弗
化物が堆積し,以降のエッチングサイクルにおいてこの
バイアホールにおける層間絶縁膜の横方向のエッチング
が自動的に停止することにある。
【0019】
【実施例】次に、本発明のドライエッチング装置につい
て、図面を参照して説明する。
【0020】トライオード型のエッチング装置の模式的
な断面図である図1を参照すると、本発明のドライエッ
チング装置の一実施例は、前述の第1の従来のドライエ
ッチング装置(図8参照)と同様に、エッチング処理室
101a内にアノード電極102,半導体ウェハーを載
置するカソード電極103,および接地電位に印加され
たグリッド電極104が設けられ、吸排気口105aか
らエッチング処理室101a内にエッチングガスが吸排
気される。RF電源106aからの給電が、AMNを介
して、アノード電極102,およびカソード電極103
になされている。AMNとアノード電極102との間,
およびAMNとカソード電極103との間には、それぞ
れ可変コンデンサC1 ,および可変コンデンサC2 が設
けられている。
【0021】これに加えて、上記ドライエッチング装置
一実施例は、電動モーター110とこれを駆動するコ
ントローラ109aとを有し、電動モーター110によ
り可変コンデンサ 1 ,C2 を同時に調節し(このと
き、可変コンデンサ 1 ,C2のそれぞれの容量値の和
を一定に保って調節する。)、RF電源106aからの
アノード電極102もしくはカソード電極103へのR
Fパワーの給電を、コントローラ109aにより任意に
行なうことが可能となる。ヒーター108aの加熱,お
よび冷媒入出口107aからの冷媒の供給により、カソ
ード電極103の温度調節がなされる。
【0022】上記ドライエッチング装置の一実施例にお
いて、アノード電極102とグリッド電極104との間
に100%のRFパワーを給電し、Arに加えてCF4
を100〜500sccm(好ましくは約200scc
m)程度流し、O2 を重量比で5〜30%(好ましくは
約15%)程度,圧力を1〜3Torr(好ましくは約
2Torr)程度,かつカソード電極103の保持温度
を50〜100℃(好ましくは約70℃)程度とするこ
とにより、生産性を持ったエッチング速度でカソード電
極103に載置された半導体ウェハー(図示せず)の半
導体装置の層間絶縁膜の等方性エッチングを行なうこと
ができる。
【0023】さらに、CF4 の流量,O2 の流量比,圧
力,およびカソード電極103の保持温度等を上記の条
件に固定したままで、カソード電極103とグリッド電
極104との間に100%のRFパワーを給電すると、
上記層間絶縁膜の異方性エッチングを生産性を持ったエ
ッチング速度で行なうことができる。
【0024】本実施例のドライエッチング装置では、ア
ノード電極102とカソード電極103とへのRFパワ
ーを給電比率を、コントローラ109a,電動モーター
110により、任意に,かつ連続的に変換することが可
能なため、等方性エッチングと異方性エッチングとを任
意の周期で切り替えることが可能となる。すなわち、製
造時間,製造原価を犠牲にすることなく、この切り替え
が行なえる。
【0025】なお、等方性エッチング,あるいは異方性
エッチングのみを行なう場合の保持温度範囲は、それぞ
れ50〜150℃,20〜100℃であるが、等方性エ
ッチングと異方性エッチングとの切り替えを適切に行な
うためには、それぞれのエッチング速度が生産性を損な
わぬ範囲で両者の保持温度範囲を同じに設定しておくこ
とが好ましい。また、上記のような周期的なエッチング
における異方性エッチングの主たる目的の1つとして、
アルミニウム配線に対するスパッタ効果があるため、あ
る程度の温度に保持しておいてもよいことになる。
【0026】ECR型のドライエッチング装置の模式的
な断面図である図2(a)を参照すると、本発明の関連
技術によるドライエッチング装置は、前述の第2の従来
のドライエッチング装置(図9参照)と同様に、エッチ
ング処理室101b内にマイクロ波電場を形成するため
のマグネトロン112,およびエッチング処理室101
bの外周を囲んで設けられたエッチング処理室101b
内に磁場を形成するためのソレノイドコイル113を有
し、エッチング処理室101b内には温度調節が可能な
半導体ウェハーを載置するステージ111が設けられて
いる。エッチングガスはエッチングガス流入口105c
から流入し、排気口105bから排気する。ステージ1
11には、AMNを介して、バイアス印加がなされる。
ステージ111の温度調節は、ヒーター108の加熱,
および冷媒入出口107からの冷媒の供給により行なわ
れる。
【0027】これに加えて、コントローラの構成を示す
回路図である図2(b),印加電圧の時間変化を示す図
である図2(c)とを合せて参照すると、本発明の上記
関連技術によるドライエッチング装置は、AMNへの入
力電圧は、RF発振器106bからのRFバイアスがコ
ントローラ109bを通過して行なわれる。このコント
ローラ109bはパルスジェネレータ114,AM変調
回路115,およびパワーアンプ116から構成されて
いる。このAM変調回路115はRF発振器106b,
パワーアンプ116,およびパルスジェネレータ114
と接続し、このパワーアンプ116はさらにAMNと接
続されている。RF発振器106bからのRFバイアス
とパルスジェネレータ114からの矩形波とがAM変調
回路115により合成され、AM変調回路115から出
力される電圧波形は、図2(c)に示したように、RF
バイアスと直流バイアスとが周期的に切り替わる。すな
わち本実施例では、両バイアスの切り替えは、手動的な
手段によらず、電気的に行なっている。すなわち、本発
明の関連技術によるドライエッチング装置においても、
製造時間,製造原価を犠牲にすることなく、等方性エッ
チングと異方性エッチングとの切り替えが行なえる。
【0028】本発明の上記関連技術によるドライエッチ
ング装置では、マグネトロン112によるマイクロ波電
場とソレノイコイル113による磁場とにより、エッチ
ング処理室101b内のエッチングガスが電子サイクト
ロン共鳴を起し、これにより高密度プラズマが発生す
る。この状態でRF発振器106bからのRFバイアス
をステージ111に印加することにより、異方性エッチ
ングが可能となる。一方、ステージ111にRFバイア
スを印加せずに直流バイアスが印加されると、等方性エ
ッチングが可能となる。等方性エッチング,および異方
性エッチング時のステージ111の保持温度は、切り替
えずに50〜100℃の範囲(好ましくは約70℃)に
保っておく。
【0029】次に、本発明の半導体装置の製造方法につ
いて図面を参照して説明する。
【0030】本発明の半導体装置の製造方法は、2層以
上の多層アルミニウム配線を有する半導体装置の下層ア
ルミニウム配線と上層アルミニウム配線との間のバイア
ホールを層間絶縁膜に形成するに際して、上記ドライエ
ッチング装置の一実施例,もしくは本発明の関連技術に
よるドライエッチング装置を用いて、等方性エッチング
と異方性エッチングとを交互に繰り返す周期的なエッチ
ング方法である。1サイクルの間の等方性エッチングの
エッチング量をΔti ,1サイクルの間の異方性エッチ
ングのエッチング量をΔta とすると、これらの比が一
定な場合と途中で変える場合とがある。
【0031】まず、図3,図4を用いて、本発明の半導
体装置の製造方法の第1の実施例を説明する。本発明の
半導体装置の製造方法の第1の実施例は、このバイアホ
ールのエッチングの最初から終了までΔta /Δti
値が同一である。
【0032】Δta /Δti =1/1で3サイクルのエ
ッチングによるバイアホールの形成を工程順に説明する
模式的断面図である図3を参照すると、まず、半導体基
板120表面に絶縁膜121aを形成し、第1層のアル
ミニウム配線123aを形成した後、全面に層間絶縁膜
122を形成する。この層間絶縁膜122の表面は概略
平坦化され、第1層のアルミニウム配線123a上での
層間絶縁膜122の膜厚はHa である。次に、アルミニ
ウム配線123aに対するバイアホール形成のためのエ
ッチングのマスクとなるフォトレジスト膜124を形成
する。次に、第1サイクル目の等方性エッチング,第1
サイクル目の異方性エッチング,第2サイクル目の等方
性エッチングを行い、バイアホール125aaを形成す
る。このとき、層間絶縁膜122に対する深さ方向のエ
ッチング量,横方向のエッチング量(サイドエッチング
量)はY11-1,X11-1となるが、上記の条件から、Y
11-1/X11-1=3/2となる〔図3(a)〕。上記異方
性エッチング,および等方性エッチングに使用するエッ
チングガスは、例えはCF4 などのように弗素を含んだ
ガスとアルゴンとの混合ガスである。
【0033】続いて、第2サイクル目の異方性エッチン
グを行ない、バイアホール125abを形成する。この
とき、横方向のエッチングはほとんど行なわれない〔図
3(b)〕。引き続いて、第3サイクル目の等方性エッ
チングを行ない、バイアホール125acを形成する。
層間絶縁膜122に対する深さ方向のエッチング量,横
方向のエッチング量はY11-2,X11-2となり、Y11-2
11-2=5/3となる〔図3(c)〕。
【0034】次に、第3サイクル目の異方性エッチング
を行ない、バイアホール125adを形成し、本実施例
によるバイアホールの作成が完了する。このとき、バイ
アホール125adの表面の層間絶縁膜122には、ア
ルミニウム弗化物126が堆積する〔図3(d)〕。こ
のアルミニウム弗化物126は、アルミニウム配線12
3aが露出した段階で、加速されたFイオン,CFX
オン,あるいはアルゴンによりスパッタされたアルミニ
ウムが、これらFイオン,CFX イオンとの反応により
アルミニウム弗化物となり、さらにこのアルミニウム弗
化物がバイアホール125adにおいて露出した層間絶
縁膜122の表面に付着することにより形成される。
【0035】Ha の膜厚の層間絶縁膜をエッチングする
のに要するサイクル数が十分に多い場合のバイアホール
の模式的な断面図である図4を参照すると、異なる条件
のもとでの上記半導体装置の製造方法の第1の実施例
は、Δta /Δti =1/1の場合には、第1層のアル
ミニウム配線123bに対するバイアホール125bが
形成される。バイアホール125bの(横方向の)サイ
ドエッチング量はL11aとなり、Ha /L11a =2/1
となる。また、バイアホール125bの断面は、長径,
短径がHa ,L11a となる楕円にほぼ等しくなる〔図4
(a)〕。
【0036】同様に、Δta /Δti =2/1の場合に
は、第1層のアルミニウム配線123cに対するバイア
ホール125cが形成される。バイアホール125cの
サイドエッチング量はL21a となり、Ha /L21a =3
/1となる。また、バイアホール125bの断面は、長
径,短径がHa ,L21a となる楕円にほぼ等しくなる
〔図4(b)〕。
【0037】また、Δta /Δti =1/4の場合に
は、第1層のアルミニウム配線123dに対するバイア
ホール125dが形成される。バイアホール125dの
サイドエッチング量はL14a となり、Ha /L14a =5
/4となる。また、バイアホール125bの断面は、長
径,短径がHa ,L14a となる楕円にほぼ等しくなる
〔図4(c)〕。
【0038】上記半導体装置の製造方法の第1の実施例
では、以上の説明から明かなように、バイアホールの
(横方向の)サイドエッチング量は、エッチングする層
間絶縁膜の膜厚とΔta /Δti とによりほぼ一義的に
決まる。サイドエッチング量を小さくしたいならば、Δ
a /Δti (すなわち、異方性エッチングによるエッ
チング量の比率)を大きくすればよい。また、従来の方
法に比較して、段差被覆性は、大幅に改善される。
【0039】半導体装置の製造方法を工程順に説明する
ための模式的な断面図である図5を参照すると、上記半
導体装置の製造方法の第1の実施例の実際の半導体装置
の製造方法への適用は、まず、半導体基板120の表面
に選択的にフィールド絶縁膜121bを形成し、全面に
第1の層間絶縁膜122aを形成した後、第1層のアル
ミニウム配線123ea,123eb,123fを形成
する。アルミニウム配線123ea,123ebはフィ
ールド絶縁膜121b上に形成されているため、アルミ
ニウム配線123ea,123ebとアルミニウム配線
123fとの高さの差はHb −Ha となっている。次
に、全面に第2の層間絶縁膜122bを形成する。層間
絶縁膜122bの表面は概略平坦化されている。このと
き、アルミニウム配線123ea,123eb上の層間
絶縁膜122bの膜厚はHa であり、アルミニウム配線
123f上の層間絶縁膜122bの膜厚はHb である。
続いて、第1層のアルミニウム配線123ea,123
eb,123fに対するバイアホール形成のためのエッ
チングのマスクとなるフォトレジスト膜124を形成す
る。
【0040】次に、エッチングガスとしてCF4 とアル
ゴンとの混合ガスを用い,前述のドライエッチング装置
一実施例,もしくは本発明の関連技術によるドライエ
ッチング装置を用いて、等方性エッチングと異方性エッ
チングとを周期的に行なう。このとき、Δta /Δti
=1/1である。Ha の深さの層間絶縁膜122bがエ
ッチングされると、アルミニウム配線123ea,12
3eb,123fに対するバイアホール125ea,1
25eb,125faが形成される。このときのバイア
ホール125ea,125eb,125faのサイドエ
ッチング量は、全てL11a である。この段階で、アルミ
ニウム配線123ea,123ebに対するバイアホー
ルの形成は終了し、バイアホール125ea,125e
bの表面の層間絶縁膜122bにはアルミニウム弗化物
126が堆積する〔図5(a)〕。
【0041】さらに上記のエッチングを続行すると、バ
イアホール125ea,125ebではアルミニウム弗
化物126の存在によりエッチングの進行はないが、ア
ルミニウム配線123fに対するバイアホール125f
bが形成,終了する。バイアホール125fbの表面の
層間絶縁膜122bにはアルミニウム弗化物126が堆
積する。バイアホール125fbのサイドエッチング量
はL11b であり、Hb/L11b =2/1となる〔図5
(b)〕。
【0042】次に、上記フォトレジスト膜124,アル
ミニウム弗化物126を除去した後、第1層のアルミニ
ウム配線123ea,123eb,123f等と接続す
る第2層のアルミニウム配線133を形成する〔図5
(c)〕。アルミニウム弗化物126の除去は、アルゴ
ンガスによるスパッタリング,テトラメチルアンモニウ
ムハイドロオキサイド((CH3 4 NOH)等の有機
アルカリ溶液による溶解等がある。このアルミニウム弗
化物126は安定した物質であることから、かならずし
もこのアルミニウム弗化物126を除去する必要はな
い。
【0043】本実施例では、バイアホールのサイドエッ
チング量はΔta /Δti の関数であるため、このΔt
a /Δti の値を適切に選択することにより、第1層,
および第2層のアルミニウム配線の線幅を広くする必要
はなく、半導体装置の高密度化に対する従来の製造方法
における支障は解消される。
【0044】上記半導体装置の製造方法の第1の実施例
ではΔta /Δti の値が一定であったが、第1段階で
のΔta /Δti の値に対して第2段階でのΔta /Δ
iの値が大きい場合の製造方法を説明するための工程
順の模式的な断面図である図6を参照すると、本発明の
半導体装置の製造方法の第2の実施例は、まず、半導体
基板120の表面に絶縁膜121a,第1層のアルミニ
ウム配線123g,層間絶縁膜122を形成する。この
層間絶縁膜122の表面は概略平坦化され、第1層のア
ルミニウム配線123g上での層間絶縁膜122の膜厚
はHc である。次に、アルミニウム配線123gに対す
るバイアホール形成のためのエッチングのマスクとなる
フォトレジスト膜124を形成する。Δta /Δti
1/4での上述の周期的なエッチングにより層間絶縁膜
122を深さY14c だけエッチング除去し、バイアホー
ル125gaを形成する〔図6(a)〕。バイアホール
125gaの横方向のエッチング量はX14c であり、Y
14c /X14c =5/4となる。
【0045】次に、Δta /Δti =1/1での周期的
なエッチングにより層間絶縁膜122の残りの膜厚(H
c −Y14c )分だけエッチング除去し、バイアホール1
25gbを形成,終了する〔図6(a)〕。このときの
バイアホール125gbのサイドエッチング量はLc
あり、Lc =X14c +X11c となる。ここで、(Hc
14c )/X11c =2/1である。
【0046】3層のアルミニウム配線を有する半導体装
置のバイアホールの形成方法を工程順に説明するための
模式的な断面図である図7を参照すると、上記半導体装
置の製造方法の第2の実施例の実際の半導体装置の製造
方法への適用は、まず、半導体基板120の表面にフィ
ールド絶縁膜121b,第1の層間絶縁膜122a,第
1層のアルミニウム配線123h,123i,第2の層
間絶縁膜122b,第2層のアルミニウム配線133
a,第3の層間絶縁膜122c,フォトレジスト膜12
4を形成する。層間絶縁膜122b,122cの表面は
概略平坦化され、これら層間絶縁膜122b,122c
は同じ材料から形成される。アルミニウム配線133a
上の層間絶縁膜122cの膜厚はHd ,アルミニウム配
線123h上の層間絶縁膜122c,122bの合計膜
厚はHe ,アルミニウム配線123i上の層間絶縁膜1
22c,122bの合計膜厚はHf である。
【0047】次に、Δta /Δti =1/1での周期的
なエッチングで膜厚Hd の層間絶縁膜122cをエッチ
ングすることにより、バイアホール135aが形成,終
了し、バイアホール135ba,135caが形成され
る。バイアホール135aの表面にはアルミニウム弗化
物126が堆積する。バイアホール135a,135b
a,135caのサイドエッチング量は、それぞれLd
(=1/2Hd )である〔図7(a)〕。
【0048】次に、Δta /Δti =4/1での周期的
なエッチングで合計膜厚He −Hdがとなる層間絶縁膜
122cおよび層間絶縁膜122bのエッチングするこ
とにより、バイアホール135bbが形成,終了し、バ
イアホール135cbが形成される。バイアホール13
5bbの表面にはアルミニウム弗化物126が堆積す
る。バイアホール135bb,135cbのサイドエッ
チング量は、それぞれLe である。ここで、Le =Ld
+X41e ,(He −Hd )/X41e =5/1である〔図
7(b)〕。
【0049】続いて、上記のエッチングを続行し、膜厚
f −He の層間絶縁膜122bのエッチングすること
により、バイアホール135cbが形成され,作成が終
了する。バイアホール135cbの表面にはアルミニウ
ム弗化物126が堆積する。バイアホール135cbの
サイドエッチング量は、Lf である。ここで、Lf =L
d +X41f ,(Hf −Hd )/X41f =5/1である
〔図7(c)〕。
【0050】本実施例は、上記半導体装置の製造方法の
第1の実施例に比べて、厚い膜厚の層間絶縁膜へのバイ
アホールの形成,複数種類の深さのバイアホールの同時
形成に対して、より効果的である。
【0051】
【発明の効果】以上説明したように本発明のドライエッ
チング装置は、弗素とアルゴンとを含んだエッチングガ
スを用いて層間絶縁膜を等方性エッチングする条件を得
る第1の機構と、アルミニウムに対してスパッタ効果を
有し,かつアルミニウム配線が露出した状態でアルミニ
ウム弗化物の堆積が生じながら上記エッチングガスを用
いてこの層間絶縁膜を異方性エッチングする条件を得る
第2の機構と、を兼ね備えたドライエッチング装置にお
いて、所要エッチング時間中にプラズマを維持するため
の放電を行なったままで、第1の機構と第2の機構とを
任意の周期で切り替える第3の機構を有している。この
ため、製造時間,製造原価を犠牲にすることなく、等方
性エッチングと異方性エッチングとの切り替えが行なえ
る。
【0052】また、本発明の半導体装置の製造方法は、
2層以上の多層アルミニウム配線を有する半導体装置の
下層アルミニウム配線と上層アルミニウム配線との間の
バイアホールを層間絶縁膜に形成する半導体装置の製造
工程において、プラズマモードを主とする等方性エッチ
ングとRIEモードを主とする異方性エッチングとを交
互に繰り返す弗素を含んだエッチングガスによる周期的
なエッチング法を用いて、この層間絶縁膜にバイアホー
ルを形成する。このため、このバイアホールにおける上
層アルミニウム配線の段差被覆性が良好であり、上層ア
ルミニウム配線,並びに下層アルミニウムは線の線幅を
広くする必要はなく、半導体装置の微細化に大きく寄与
する。
【図面の簡単な説明】
【図1】本発明のドライエッチング装置の一実施例を説
明するための模式的な断面図である。
【図2】本発明の関連技術によるドライエッチング装置
を説明するための模式的な断面図,回路図,および電圧
波形図である。
【図3】本発明の半導体装置の製造方法の第1の実施例
を説明するための工程順の模式的な断面図である。
【図4】上記半導体装置の製造方法の第1の実施例を説
明するための模式的な断面図である。
【図5】上記半導体装置の製造方法の第1の実施例の適
用例を説明するための工程順の模式的な断面図である。
【図6】本発明の半導体装置の製造方法の第2の実施例
を説明するための工程順の模式的な断面図である。
【図7】上記半導体装置の製造方法の第2の実施例の適
用例を説明するための工程順の模式的な断面図である。
【図8】従来のドライエッチング装置を説明するための
模式的な断面図である。
【図9】従来の他のドライエッチング装置を説明するた
めの模式的な断面図である。
【図10】従来の半導体装置のバイアホールの形成方法
を工程順に説明するための模式的な断面図である。
【図11】従来の半導体装置のバイアホールの形成方法
の問題点を説明するための模式的な断面図である。
【図12】従来の半導体装置のバイアホールの形成方法
の問題点を説明するための模式的な断面図である。
【符号の説明】
101a,101b,201a,201b エッチン
グ処理室 102,202 アノード電極 103,203 カソード電極 104,204 グリッド電極 105a,205a 吸排気口 105b,205b 排気口 105c,205c エッチングガス流入口 106a,206a,206b RF電源 106b RF発振器 107a,107b,207 冷媒入出口 108a,108b,208 ヒーター 109a,109b コントローラ 110 電動モーター 111,211 ステージ 112,212 マグネトロン 113,213 ソレノイドコイル 114 パルスジェネレータ 115 AM変調回路 116 パワーアンプ 120,220 半導体基板 121a 絶縁膜 121b,221 フィールド絶縁膜 122,122a,122b,122c,222a,2
22b 層間絶縁膜 123a,123b,123c,123d,123e
a,123eb,123f,123g,123h,12
3i,223aa,223ab,223b,223c
a,223cb 第1層のアルミニウム配線 133,133a,233 第2層のアルミニウム配
線 124,224 フォトレジスト膜 125aa,125ab,125ac,125ad,1
25b,125c,125d,125ea,125e
b,125fa,125fb,125ga,125g
b,135a,135ba,135bb,135ca,
135cb,135cc,225aa,225ab,2
25ac,225ba,225bb,225bc バ
イアホール 126,226 アルミニウム弗化物 Ha ,Hb ,Hc ,Hd ,He ,Hf アルミニウム
配線上の層間絶縁膜の膜厚 L11a ,L11b ,L11c ,L14a ,L21a ,L41
c ,Ld ,Le ,Lfバイアホールのサイドエッチン
グ量 X11-1,X11-2,X11c ,X14c ,X41e ,X41f
バイアホールの横方向のエッチング量 Y11-1,Y11-2,Y14c バイアホールの深さ方向の
エッチング量
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平3−211727(JP,A) 特開 昭60−50923(JP,A) 特開 平2−50424(JP,A) 特開 昭57−60073(JP,A) 特開 平4−56217(JP,A) 特開 昭61−13625(JP,A) (58)調査した分野(Int.Cl.6,DB名) H01L 21/3065 C23F 4/00

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 アノード電極と、前記アノード電極に対
    向した半導体ウェハーを載置し,温度調整機能を有した
    カソード電極と、接地電位に印加されたグリッド電極
    と、RF電源と、前記RF電源と接続する自動インピー
    ダンス調整回路と、前記自動インピーダンス調整回路と
    前記アノード電極とに接続する第1の可変コンデンサ
    と、前記自動インピーダンス調整回路と前記カソード電
    極とに接続する第2の可変コンデンサとを具備したトラ
    イオード型のエッチング装置であって、 半導体装置の層間絶縁膜の微細エッチングを行なうため
    に、アルゴンと弗素を含んだガスとからなるエッチング
    ガスを用いて、前記自動インピーダンス調整回路および
    第1の可変コンデンサを介して前記RF電源から前記ア
    ノード電極にRFパワーを給電して前記層間絶縁膜を等
    方性エッチングする条件を得る第1の機構と、 アルミニウムに対してスパッタ効果を有し,かつアルミ
    ニウム配線が露出した状態でアルミニウム弗化物の堆積
    が生じながら前記エッチングガスを用いて、前記自動イ
    ンピーダンス調整回路および第2の可変コンデンサを介
    して前記RF電源から前記カソード電極にRFパワーを
    給電して前記層間絶縁膜を異方性エッチングする条件を
    得る第2の機構と 前記第1の可変コンデンサの第1の容量値と前記第2の
    可変コンデンサの第2の容量値との和を一定に保持し
    て,前記第1の可変コンデンサおよび前記第2の可変コ
    ンデンサを連動させる電動モーターと、前記電動モータ
    ーを駆動するコントローラとから構成されて、 所要エッ
    チング時間中にプラズマを維持するための放電を行なっ
    たままで前記第1の機構と前記第2の機構とを任意の
    周期で連続的かつ自動的に切り替える第3の機構を有
    することを特徴とするドライエッチング装置。
  2. 【請求項2】 2層以上の多層アルミニウム配線を有す
    る半導体装置の下層アルミニウム配線と上層アルミニウ
    ム配線との間のバイアホールを層間絶縁膜に形成する半
    導体装置の製造工程において、 プラズマモードを主とする等方性エッチングとRIEモ
    ードを主とする異方性エッチングとを連続的かつ自動的
    交互に繰り返すアルゴンと弗素を含んだガスとからな
    るエッチングガスによる周期的なエッチング法を用い
    て、前記半導体装置を50〜100℃の温度に保持した
    状態で、前記異方性エッチングが前記下層アルミニウム
    配線に達した段階において前記層間絶縁膜に形成された
    前記バイアホールの側壁にアルミニウム弗化物が堆積
    し,以降のエッチングサイクルにおいて該バイアホール
    における層間絶縁膜の横方向のエッチングが自動的に停
    止することを特徴とする半導体装置の製造方法。
  3. 【請求項3】 前記周期的なエッチング法の1周期のエ
    ッチングにおける前記層間絶縁膜の等方性エッチング量
    に対する前記層間絶縁膜の異方性エッチング量の比率
    が、所定膜厚の前記層間絶縁膜をエッチングした後に、
    高くすることを特徴とする請求項記載の半導体装置の
    製造方法。
JP4121509A 1992-05-14 1992-05-14 ドライエッチング装置および半導体装置の製造方法 Expired - Fee Related JP2988122B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP4121509A JP2988122B2 (ja) 1992-05-14 1992-05-14 ドライエッチング装置および半導体装置の製造方法
US08/061,440 US5362358A (en) 1992-05-14 1993-05-14 Dry etching apparatus and method of forming a via hole in an interlayer insulator using same
US08/238,370 US5441595A (en) 1992-05-14 1994-05-05 Dry etching apparatus and method of forming a via hole in an interlayer insulator using same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4121509A JP2988122B2 (ja) 1992-05-14 1992-05-14 ドライエッチング装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH05326450A JPH05326450A (ja) 1993-12-10
JP2988122B2 true JP2988122B2 (ja) 1999-12-06

Family

ID=14812963

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4121509A Expired - Fee Related JP2988122B2 (ja) 1992-05-14 1992-05-14 ドライエッチング装置および半導体装置の製造方法

Country Status (2)

Country Link
US (2) US5362358A (ja)
JP (1) JP2988122B2 (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5668413A (en) * 1994-02-18 1997-09-16 Ricoh Company, Ltd. Semiconductor device including via hole
JPH08186095A (ja) * 1994-12-28 1996-07-16 Kawasaki Steel Corp コンタクトホールの形成方法およびエッチング装置
US5614060A (en) * 1995-03-23 1997-03-25 Applied Materials, Inc. Process and apparatus for etching metal in integrated circuit structure with high selectivity to photoresist and good metal etch residue removal
US6253704B1 (en) 1995-10-13 2001-07-03 Mattson Technology, Inc. Apparatus and method for pulsed plasma processing of a semiconductor substrate
US5983828A (en) * 1995-10-13 1999-11-16 Mattson Technology, Inc. Apparatus and method for pulsed plasma processing of a semiconductor substrate
US6794301B2 (en) 1995-10-13 2004-09-21 Mattson Technology, Inc. Pulsed plasma processing of semiconductor substrates
KR100227636B1 (ko) * 1995-12-29 1999-11-01 김영환 반도체 소자의 콘택 홀 형성 방법
JP4215294B2 (ja) * 1996-10-30 2009-01-28 独立行政法人産業技術総合研究所 ドライエッチング方法
US5950104A (en) * 1997-04-09 1999-09-07 Vanguard International Semiconductor Corporation Contact process using Y-contact etching
US6835279B2 (en) * 1997-07-30 2004-12-28 Hitachi Kokusai Electric Inc. Plasma generation apparatus
JPH11145281A (ja) * 1997-11-06 1999-05-28 Mitsubishi Electric Corp 半導体装置の製造方法
US6379576B2 (en) 1997-11-17 2002-04-30 Mattson Technology, Inc. Systems and methods for variable mode plasma enhanced processing of semiconductor wafers
US7004107B1 (en) * 1997-12-01 2006-02-28 Applied Materials Inc. Method and apparatus for monitoring and adjusting chamber impedance
CA2238128A1 (en) * 1998-05-20 1999-11-20 Hualon Microelectronics Corporation 3-step etching for contact window
US6444087B2 (en) 1999-01-20 2002-09-03 Hitachi, Ltd. Plasma etching system
KR100292412B1 (ko) 1999-07-14 2001-06-01 윤종용 폴리실리콘막에 대한 금속 실리사이드막의 식각선택비를 증가시키는 방법 및 이를 이용한 폴리실리콘막과 금속 실리사이드막의 적층막 식각방법
KR100327346B1 (ko) 1999-07-20 2002-03-06 윤종용 선택적 폴리머 증착을 이용한 플라즈마 식각방법 및 이를이용한 콘택홀 형성방법
US6566272B2 (en) 1999-07-23 2003-05-20 Applied Materials Inc. Method for providing pulsed plasma during a portion of a semiconductor wafer process
US20050022839A1 (en) * 1999-10-20 2005-02-03 Savas Stephen E. Systems and methods for photoresist strip and residue treatment in integrated circuit manufacturing
US6805139B1 (en) 1999-10-20 2004-10-19 Mattson Technology, Inc. Systems and methods for photoresist strip and residue treatment in integrated circuit manufacturing
KR100552641B1 (ko) * 2000-04-27 2006-02-20 가부시끼가이샤 히다치 세이사꾸쇼 플라즈마처리장치 및 플라즈마처리방법
US6472822B1 (en) * 2000-04-28 2002-10-29 Applied Materials, Inc. Pulsed RF power delivery for plasma processing
US6544895B1 (en) * 2000-08-17 2003-04-08 Micron Technology, Inc. Methods for use of pulsed voltage in a plasma reactor
US6485572B1 (en) * 2000-08-28 2002-11-26 Micron Technology, Inc. Use of pulsed grounding source in a plasma reactor
US7033514B2 (en) * 2001-08-27 2006-04-25 Micron Technology, Inc. Method and apparatus for micromachining using a magnetic field and plasma etching
US6989108B2 (en) * 2001-08-30 2006-01-24 Micron Technology, Inc. Etchant gas composition
US6955177B1 (en) * 2001-12-07 2005-10-18 Novellus Systems, Inc. Methods for post polysilicon etch photoresist and polymer removal with minimal gate oxide loss
US6942813B2 (en) * 2003-03-05 2005-09-13 Applied Materials, Inc. Method of etching magnetic and ferroelectric materials using a pulsed bias source
US7521000B2 (en) * 2003-08-28 2009-04-21 Applied Materials, Inc. Process for etching photomasks
JP2005177935A (ja) * 2003-12-19 2005-07-07 Tdk Corp ナノホール穿孔装置及びナノホール穿孔方法
US20070186953A1 (en) * 2004-07-12 2007-08-16 Savas Stephen E Systems and Methods for Photoresist Strip and Residue Treatment in Integrated Circuit Manufacturing
US7118069B2 (en) * 2004-12-02 2006-10-10 The Boeing Company Integrated window belt system for aircraft cabins
US7879510B2 (en) * 2005-01-08 2011-02-01 Applied Materials, Inc. Method for quartz photomask plasma etching
US7829243B2 (en) * 2005-01-27 2010-11-09 Applied Materials, Inc. Method for plasma etching a chromium layer suitable for photomask fabrication
US7790334B2 (en) * 2005-01-27 2010-09-07 Applied Materials, Inc. Method for photomask plasma etching using a protected mask
US8293430B2 (en) * 2005-01-27 2012-10-23 Applied Materials, Inc. Method for etching a molybdenum layer suitable for photomask fabrication
US20080164144A1 (en) * 2005-03-07 2008-07-10 Katsushi Kishimoto Plasma Processing Apparatus And Method Of Producing Semiconductor Thin Film Using The Same
US7786019B2 (en) * 2006-12-18 2010-08-31 Applied Materials, Inc. Multi-step photomask etching with chlorine for uniformity control
US8847400B2 (en) * 2010-09-15 2014-09-30 Ps4 Luxco S.A.R.L. Semiconductor device, method for manufacturing the same, and data processing device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4075583A (en) * 1976-05-24 1978-02-21 The United States Of America As Represented By The Secretary Of The Navy Low loss tuneable filter
US4585516A (en) * 1985-03-04 1986-04-29 Tegal Corporation Variable duty cycle, multiple frequency, plasma reactor
DE3733135C1 (de) * 1987-10-01 1988-09-22 Leybold Ag Vorrichtung zum Beschichten oder AEtzen mittels eines Plasmas
US4889588A (en) * 1989-05-01 1989-12-26 Tegal Corporation Plasma etch isotropy control
US4902377A (en) * 1989-05-23 1990-02-20 Motorola, Inc. Sloped contact etch process
JPH0747820B2 (ja) * 1989-09-22 1995-05-24 株式会社日立製作所 成膜装置
US4978420A (en) * 1990-01-03 1990-12-18 Hewlett-Packard Company Single chamber via etch through a dual-layer dielectric
US5013400A (en) * 1990-01-30 1991-05-07 General Signal Corporation Dry etch process for forming champagne profiles, and dry etch apparatus
US5250165A (en) * 1991-12-09 1993-10-05 Motorola, Inc. Controlled isotropy reactive ion etcher for multi-stepped sloped contact etch process
US5228939A (en) * 1991-12-30 1993-07-20 Cheng Chu Single wafer plasma etching system

Also Published As

Publication number Publication date
US5441595A (en) 1995-08-15
US5362358A (en) 1994-11-08
JPH05326450A (ja) 1993-12-10

Similar Documents

Publication Publication Date Title
JP2988122B2 (ja) ドライエッチング装置および半導体装置の製造方法
US6284149B1 (en) High-density plasma etching of carbon-based low-k materials in a integrated circuit
JP6175570B2 (ja) ガスパルスを用いる深掘りシリコンエッチングのための方法
TWI458014B (zh) 用以控制多層遮罩之圖案臨界尺寸與完整性的蝕刻製程
JP4454148B2 (ja) 改良式の酸化層エッチング方法
KR101399181B1 (ko) 플라즈마 프로세싱 시스템에 대한 마스크 언더컷 및 노치를최소화시키는 방법
JP2014528642A (ja) エッチング処理条件を回復させる乾式クリーニング方法
JP3213803B2 (ja) 高密度プラズマエッチング装置を用いた半導体のスロープコンタクトホール形成方法
JPS61136229A (ja) ドライエツチング装置
KR19980032978A (ko) 반도체 제조용 에너지 전자를 생산하기 위한 헬리콘 전파 여기
JP2003510834A (ja) プラズマ処理室におけるエッチングを改良するための技術
JP2001068461A (ja) ポリシリコン膜に対する金属シリサイド膜のエッチング選択比を高める方法及びこれを用いてポリシリコン膜及び金属シリサイド膜との積層膜をエッチングする方法
JP3739325B2 (ja) 有機絶縁膜のエッチング方法
JP3223692B2 (ja) ドライエッチング方法
JPH05267226A (ja) ドライエッチング装置およびドライエッチング方法
JP2001156041A (ja) 半導体装置の製造方法及びその製造装置
JPH04298035A (ja) プラズマエッチング方法
US5110410A (en) Zinc sulfide planarization
JPH11330045A (ja) 酸化膜及びシリコン層の積層膜のエッチング方法
JPH06108272A (ja) プラズマエッチング方法
JP2750430B2 (ja) プラズマ制御方法
JP3717073B2 (ja) 半導体装置の製造方法
JP4316322B2 (ja) 層間絶縁膜のドライエッチング方法
JPH06163465A (ja) ドライエッチング装置
JPH04170027A (ja) ドライエッチング方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990907

LAPS Cancellation because of no payment of annual fees