JPH09246253A - 半導体製造装置及び半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 臭素等を含むガスを用いて大きな段差上の多
結晶シリコンをドライエッチングする半導体装置の製造
方法において、柱状残渣を生じることなく、かつ同一装
置で連続してエッチングを行える半導体製造装置を提供
する。 【解決手段】 筺体６内でプラズマを発生させ、下部電
極１４と上部電極１６との間に電界を発生させて、下部
電極１４上に載置された半導体ウエハ１５をエッチング
する。スイッチ７と８とを適宜切り換えることにより高
周波ＲＦ発振器９と低周波ＲＦ発振器１０とを適宜選択
して使用することで、半導体ウエハ１５上に堆積された
多結晶シリコン膜のエッチング処理を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体製造装置及
びこれを用いた半導体装置の製造方法に関わり、特に多
結晶シリコン膜を加工するためのエッチングに用いて好
適である。

【０００２】

【従来の技術】従来の多結晶シリコン膜のエッチング
は、多結晶シリコン膜上の自然酸化膜除去を行う第１エ
ッチングステップと、酸化膜に対して選択的に多結晶シ
リコンをエッチングする第２エッチングステップよりな
る。これは、多結晶シリコン膜表面上に存在する自然酸
化膜を除去することにより、その後酸化膜に対して選択
的に多結晶シリコン膜をエッチングする際に、自然酸化
膜がマスクとなりそれによって多結晶シリコン膜のエッ
チング残りが生じないようにするためである。

【０００３】しかし、図１０（ａ）に示すように、シリ
コン基板１０６上に形成した多結晶シリコン膜１０１の
下地に配線１０２やこれを覆う絶縁膜１０３などによっ
て形成された段差部１１０がある場合、多結晶シリコン
膜１０１上に形成された薄い自然酸化膜１０４といえど
も段差部１１０における実効的な膜厚は段差部１１０の
高さと同程度である。従って、パターニングしたフォト
レジスト１０５をマスクとしてまず自然酸化膜１０４の
エッチングを行っても、図１０（ｂ）に示すように、除
去しきれなかった自然酸化膜１０４が多結晶シリコンエ
ッチングステップにおいてマスクとなる。その結果、図
１０（ｃ）に示すように、段差部１１０の近傍に自然酸
化膜１０４と多結晶シリコン膜１０１とのエッチ残りを
引き起こしてしまう。

【０００４】そのため、特開平６−２９１０９１号公報
には、自然酸化膜除去ステップに、ＳＦ₆ （六弗化硫
黄）及びＣＦ₄ （四弗化メタン）を用いてエッチングす
る方法が開示されている。この方法は、フォトレジスト
をマスクとして多結晶シリコンをエッチングする場合に
用いることができる。

【０００５】

【発明が解決しようとする課題】しかしながら、特に段
差の激しいフィールドシールド構造デバイスでは、段差
部における自然酸化膜の実効的な膜厚はさらに非常に厚
いものとなる。そのため、従来の自然酸化膜除去ステッ
プ技術にてエッチング時間を更に伸ばすと、レジストに
対して低選択比である従来条件によりフォトレジストマ
スクが必要以上にエッチングされ、その結果希望の多結
晶シリコン配線寸法が得られない。そのため、自然酸化
膜除去のエッチング時間を伸ばすことができず、自然酸
化膜除去が不十分となり、多結晶シリコンのエッチング
残渣（例えばピラー残渣）が発生してしまう。

【０００６】また、エッチング残渣を除去するために、
多結晶シリコンをエッチングする第２エッチングステッ
プでのオーバーエッチングの時間を従来条件より延ばし
た場合、今度は図１１に示すようにシリコン基板１０６
がエッチングされてしまい、段差部１１０に凹凸１０７
が生じるという問題があった。

【０００７】そこで、本発明は、フォトレジストをマス
クとした多結晶シリコンのエッチングにおいて、フォト
レジストマスクを削ることなく、選択的に多結晶シリコ
ン上の自然酸化膜を除去し、また下地ゲート酸化膜のオ
ーバーエッチングやシリコン基板のエッチングも無く、
多結晶シリコンのエッチング残渣を防ぐ技術を提供する
ことを目的とする。

【０００８】

【課題を解決するための手段】本発明の半導体製造装置
は、上記課題を解決するために、被エッチング物となる
半導体ウエハが載置される第１の電極と、前記第１の電
極の上方に前記第１の電極と所定距離離間し対向して設
けられた第２の電極と、前記第１の電極と前記第２の電
極とを収納するための筐体と、グラウンドに接続されて
おり、前記第２の電極に第１の所定周波数の周波を印加
するための第１の発振器と、前記第１の発振器と前記第
２の電極とを電気的に接続するための第１のスイッチ
と、グラウンドに接続されており、前記第２の電極に前
記第１の所定周波数と異なる第２の所定周波数の周波を
印加するための第２の発振器と、前記第２の発振器と前
記第２の電極とを電気的に接続するための第２スイッチ
とを有する。

【０００９】また、本発明の半導体製造装置は、別の観
点では、被エッチング物となる半導体ウエハが載置され
る第１の電極と、前記第１の電極の上方に前記第１の電
極と所定距離離間し対向して設けられた第２の電極と、
前記第１の電極と前記第２の電極とを収納するための筐
体と、グラウンドに接続されており、前記第２の電極に
第１の所定周波数の周波を印加するための第１の発振器
と、前記第１の発振器と前記第２の電極とを電気的に接
続するための第１のスイッチと、グラウンドに接続され
ており、前記第１の電極に前記第１の所定周波数と異な
る第２の所定周波数の周波を印加するための第２の発振
器と、前記第２の発振器と前記第１の電極とを電気的に
接続するための第２のスイッチと、前記第２の電極をグ
ラウンドに短絡させるための第１の接続線と、前記第１
の接続線の途中に設けられ、前記第２の電極をグラウン
ドに接続するための第３のスイッチと、前記第１の電極
をグラウンドに短絡させるための第２の接続線と、前記
第２の接続線の途中に設けられ、前記第１の電極をグラ
ウンドに接続するための第４のスイッチとを有する。

【００１０】本発明の一態様においては、前記第１の所
定周波数及び前記第２の所定周波数のどちらか一方が３
００ｋＨｚから５００ｋＨｚまでの範囲にあり、他方が
１３ＭＨｚから１４ＭＨｚの範囲にある。

【００１１】また、本発明の半導体装置の製造方法は、
半導体基板上に形成された、略直角の段差部を有する多
結晶シリコン層をドライエッチングする半導体装置の製
造方法において、第１の周波数にてエッチングを行う第
１の工程と、前記第１の工程後、前記第１の周波数より
も高い第２の周波数にてエッチングう行う第２の工程と
を含む。

【００１２】本発明の一態様では、多結晶シリコン膜上
にフォトレジストマスク形成後、まず物理的スパッタ性
の高いＲＩＥ（Reactive Ion Etching：反応性イオンエ
ッチング）装置にて高段差部の多結晶シリコン表面のエ
ッチングを行った後、多結晶シリコンの化学的選択性の
高い異方性エッチングを行う手段を設けたものである。

【００１３】本発明によれば、高段差部の多結晶シリコ
ン表面がＲＩＥ装置によりエッチングされることによ
り、多結晶シリコン高段差部にテーパーがつき、その結
果自然酸化膜の実効膜厚を薄くすることができるので、
その後の多結晶シリコンの異方性エッチングによってエ
ッチング残渣のない良好なエッチング形状を得ることが
可能となる。

【００１４】また、本発明の別態様では、第１のスイッ
チをオンにして第１の発振器を選択し印加周波数４００
ｋＨｚでエッチングを行うと、エッチング中に基板へ入
射するイオンエネルギーが数ｋＶ程度と高いので物理的
スパッタエッチを行うことができ、第２のスイッチをオ
ンにして第２の発振器を選択し１３．５６ＭＨｚを用い
ると、イオンエネルギーが数Ｖ程度と低いので、化学的
選択性の高い異方性エッチングが可能となる。

【００１５】

【発明の実施の形態】以下、本発明の好ましい実施形態
について図面を参照して説明する。

【００１６】図１（ａ）〜（ｃ）は本発明の第１の実施
形態を示す断面図である。まず、図１（ａ）のように、
あらかじめ素子または素子分離領域（例えばフィールド
シールド素子分離構造）などにより（ここでは、配線２
２やこれを覆う絶縁膜２３などにより）形成された段差
部３０の上部に、多結晶シリコン２１をＣＶＤ（Chemic
al Vapor Deposition ：気相成長）法などにより形成す
る。しかる後、フォトレジスト２５を塗布し、このフォ
トレジスト２５をフォトリソグラフィによりパターニン
グする。この際、ウェハが大気に晒されることにより、
多結晶シリコン２上に自然酸化膜２４が成長する。特に
段差部３０における自然酸化膜２４の実効的な膜厚は大
きくなっている。

【００１７】次に、例えば平行平板型反応性イオンエッ
チング（ＲＩＥ）装置を用いて圧力１５００ｍＴｏｒ
ｒ、ＲＦ周波数４００ｋＨｚ程度、ＲＦパワー１０００
Ｗ、ＣＦ₄ ４０ｃｃ／ｍｉｎ、ＣＨＦ₃ ２０ｃｃ／ｍｉ
ｎ、Ａｒ８００ｃｃ／ｍｉｎの条件で例えば４５秒間エ
ッチング処理を施す。本条件でのエッチングは、多結晶
シリコン膜２４の段差部３０における肩部２１ａをスパ
ッタする効果があるため、図１（ｂ）に示すように、多
結晶シリコン膜２１の肩部２１ａはなだらかなテーパー
形状になり、段差部３０の多結晶シリコン膜２１の表面
上の自然酸化膜２４の実効的な膜厚は薄くなる。

【００１８】その後、ＲＩＥ装置により、例えば圧力７
００ｍＴｏｒｒ、ＲＦ周波数１３．５６ＭＨｚ程度、Ｒ
Ｆパワー３００Ｗ、ＣＦ₄ １００ｃｃ／ｍｉｎの条件で
自然酸化膜２４を除去する。そして、メインエッチング
ステップでは、圧力４００ｍＴｏｒｒ、ＲＦパワー４０
０Ｗ、ＨＢｒ２０ｃｃ／ｍｉｎ、Ｃｌ₂ ２００ｃｃ／ｍ
ｉｎの条件で多結晶シリコン膜２１をエッチングする。
さらに、圧力４００ｍＴｏｒｒ、ＲＦパワー２００Ｗ、
ＨＢｒ２００ｃｃ／ｍｉｎ、Ｃｌ₂ １００ｃｃ／ｍｉｎ
の条件でオーバーエッチングステップを行う。この結
果、図１（ｃ）に示したようなエッチング残渣のない良
好なエッチング形状を得ることが可能となる。

【００１９】本実施形態では、高段差部３０の多結晶シ
リコン膜２１の肩部２１ａをなだらかなテーパー形状に
する処理と、多結晶シリコンの異方性エッチング処理を
別の装置で行うが、図２に示すように、本処理を同一装
置で行っても同様の効果が得られる。また同一装置で処
理するため、ウェハは真空雰囲気内であり、物理的スパ
ッタ性の高い条件にてエッチングを行った後の多結晶シ
リコン膜２１の表面には自然酸化膜は成長せず（図２
（ｂ））、その後の自然酸化膜除去の処理も行う必要が
無くなる。

【００２０】本実施形態はノンドープの多結晶シリコ
ン、リンをドープした多結晶シリコンなど多結晶シリコ
ンの膜質に関わらず適用することができる。

【００２１】以下、本発明の第２の実施形態につき説明
する。図３は本実施形態の平行平板型ドライエッチング
装置の概略図である。この平行平板型ドライエッチング
装置は、一端がグラウンド１１に接続された高周波（１
３．５６ＭＨｚ程度）帯のＲＦ電源９と、一端がグラウ
ンド１１に接続された低周波帯（４００ｋＨｚ程度）の
ＲＦ電源１０と、上部電極１６と、下部電極１４と、上
部電極１６と下部電極１４を収容する筺体６と、筺体６
内にエッチングガスを導入するためのガス導入口１８
と、筺体６内のガスを排気するための排気口１７と、Ｒ
Ｆ電源１０と上部電極１６とを電気的に接続するための
スイッチ８と、ＲＦ電源９と上部電極１６とを電気的に
接続するためのスイッチ７と、下部電極１４とグラウン
ド１２とに接続されこれらの間に介在するコンデンサ１
３とを有する。

【００２２】そしてこの平行平板型ドライエッチング装
置においては、スイッチ７及び８のどちらか一方をオ
ン、もう一方をオフにすることにより、ＲＦ電源９とＲ
Ｆ電源１０のどちらか一方を自由に選択して使用するこ
とが可能であり、このスイッチ７及び８の切り換えは、
あらかじめレシピを設定しておくことでエッチング処理
中に自動的に行える。

【００２３】また、図４は本発明にかかる第３の実施形
態の平行平板型ドライエッチング装置の概略図である。
この平行平板型ドライエッチング装置は、一端がグラウ
ンド１１に接続された高周波（１３．５６ＭＨｚ程度）
帯のＲＦ電源９と、一端がグラウンド１２に接続された
低周波帯（４００ｋＨｚ程度）のＲＦ電源１０と、上部
電極１６と、下部電極１４と、筺体６と、ガス導入口１
８と、排気口１７と、ＲＦ電源１０と下部電極１４とを
電気的に接続するためのスイッチ８と、ＲＦ電源９と上
部電極１６とを電気的に接続するためのスイッチ７と、
上部電極１６とグラウンド１２とを短絡させるためのス
イッチ７１と、下部電極１４とグラウンド１２とを短絡
させるためのスイッチ８１と、コンデンサ１３とを有す
る。

【００２４】そして、図４の平行平板型ドライエッチン
グ装置においては、下部電極１４上に半導体ウエハ１５
を載置し、スイッチ７とスイッチ８１とをオンにし、か
つ、スイッチ７１とスイッチ８とをオフにすることによ
り、高周波帯のＲＦ電源９を用いた半導体ウエハ１５の
エッチングが行われ、逆にスイッチ７１とスイッチ８と
をオンにし、かつ、スイッチ７とスイッチ８１とをオフ
にすることにより、低周波帯の電源１０を用いたエッチ
ングが行われる。スイッチ７、８、７１、８１の切り換
えは、あらかじめレシピを設定しておくことでエッチン
グ処理中に自動的に行える。

【００２５】次に、図５を用いて、本発明にかかる平行
平板型ドライエッチング装置を使用して、シリコン基板
あるいはシリコン酸化膜上に形成された段差の大きい下
地膜上に多結晶シリコン膜の配線を形成する方法につい
ての実施形態（第４の実施形態）を工程順に説明する。
なお、図３、図４に示すエッチング装置ともに、以下に
説明する形成方法を実現できる。

【００２６】図５においては、フィールドシールド素子
分離領域のシールドゲート電極（図示せず）のマスクで
ある２０００Å程度の膜厚のシリコン酸化膜３１上に形
成された、ゲート電極３２を覆うシリコン酸化膜３３上
にＤＲＡＭの下部電極３８を形成する場合について示し
ている。

【００２７】まず、図５（ａ）に示すように、シリコン
酸化膜３１上にゲート電極となる多結晶シリコン層３２
を被覆するシリコン酸化膜３３を形成する。この結果、
シリコン酸化膜３１の表面にはシリコン酸化膜３３に起
因して高さ数千Å程度の段差４２が形成される。

【００２８】次に、図５（ｂ）に示すように、公知のＣ
ＶＤ法により、ＣＶＤ装置（図示せず）にて膜厚３００
ｎｍ程度の多結晶シリコン膜３４を全面に形成する。な
お、多結晶シリコン膜３４はリン等のイオンを注入した
ものでも注入していないものでもよい。この後、この製
造中の半導体ウエハ１５をＣＶＤ装置から一旦大気中に
取り出して図３もしくは図４のエッチング装置に移し替
える際、多結晶シリコン膜３４上には膜厚２ｎｍ程度の
シリコン酸化膜である自然酸化膜３５が形成される。こ
の自然酸化膜３５の縦方向の実効膜厚は、シリコン酸化
膜３３に起因する段差近傍４１に於いて非常に大きい。

【００２９】次に、図５（ｃ）に示すように、全面にレ
ジスト３６を塗布した後、公知のリソグラフィ技術を用
いてこのフォトレジスト３６を配線パターンに加工す
る。

【００３０】次に、図３あるいは図４のドライエッチン
グ装置を用いエッチングを行う。レシピの設定でスイッ
チ８をオンにして低周波のＲＦ電源１０を選択し、図５
（ｄ）に示すように、スパッタエッチを行い、段差４２
の肩の部分をテーパ形状にする。この時のエッチング条
件は例えば、ＣＦ₄ ／ＣＨＦ₃ ／Ａｒ＝６０／６０／８
００ｃｃｍ、圧力１７００ｍＴｏｒｒ、ＲＦパワー７０
０Ｗである。このスパッタエッチにおいては、４００ｋ
Ｈｚ程度という低周波ＲＦ源を用いかつＡｒの様な分子
量の大きいガスを用いることで、ガス中のイオンが交流
波の振動に追従するので物理的スパッタ性が大きくな
り、シリコン酸化膜と多結晶シリコン膜の膜質に関わら
ず均等なエッチング効果を得ていることが特徴であり、
本工程で垂直な多結晶シリコン表面は緩やかなテーパを
持つようになるため、自然酸化膜３５の段差近傍４１で
の縦方向の実効膜厚は非常に小さくなり、また自然酸化
膜３５はエッチング除去される。

【００３１】次に、この自然酸化膜３５のエッチング除
去に引き続いて、スイッチ８をオフ、スイッチ７をオン
にして高周波ＲＦ電源９を用いて、図５（ｅ）に示すよ
うに、ＨＢｒガスのプラズマを用いたドライエッチング
により、フォトレジストマスク３６をマスクとして残り
の部分の多結晶シリコン膜３４を除去する。この時のエ
ッチング条件は、ＨＢｒ流量２０ｃｃｍ、Ｃｌ₂ 流量１
８０ｃｃｍ、Ｈｅ流量３５０ｃｃｍ、処理圧力４２５ｍ
Ｔｏｒｒ、ＲＦパワー２２０Ｗである。

【００３２】さらに、多結晶シリコン膜３４のエッチン
グ残りの発生を確実に防止するために、多結晶シリコン
膜３４の表面が露出してからオーバーエッチングを行
う。この時のエッチング条件はＲＦ電源、ＨＢｒ流量２
００ｃｃｍ、Ｃｌ₂ 流量１００ｃｃｍ、Ｈｅ流量３００
ｃｃｍ、処理圧力４００ｍＴｏｒｒ、ＲＦパワー２００
Ｗである。

【００３３】このように図５（ｅ）に示す多結晶シリコ
ン膜３４のエッチングを高周波ＲＦ電源９を用いて行う
ことにより、ガス中のＣｌやＢｒのような原子量の大き
いイオンは、交流波の振動に追従しないので、物理的ス
パッタ性が低く化学的にエッチングが進行する。そのた
め、多結晶シリコン膜３４とシリコン酸化膜３３とのエ
ッチング選択比は１５：１程度であり、多結晶シリコン
膜１０３が選択的にエッチングされる。

【００３４】また、本発明にかかるエッチング装置によ
れば、低周波ＲＦ電源１０でのスパッタエッチング終了
後、スイッチ８からスイッチ７に切り換えて高周波ＲＦ
電源９でエッチングするので、図５（ｄ）に示す多結晶
シリコン膜３４のテーパ形状形成後、製造中の半導体ウ
エハ１５を高周波ＲＦ電源のエッチング装置に移し替え
ることなく、同一のエッチング装置内で連続してその後
のエッチング処理ができるため、２台のエッチング装置
を用いる場合に比べスループットを向上できる。

【００３５】以上のような工程を行った結果、図５
（ｅ）に示すように、シリコン酸化膜３３上には多結晶
シリコン膜３４の下部電極３８及び自然酸化膜３５から
なる配線パターンが形成される。また、上述したよう
に、シリコン酸化膜３３に起因する段差近傍４１には自
然酸化膜３５が残存しないので、この段差近傍４１に多
結晶シリコン膜３３のエッチング残りが生ずることもな
い。そして、このようなエッチング残りが生じないの
で、配線間のショートなどが生じたりすることが無くな
る。

【００３６】以上のような図５に示す一連の製造工程
は、シリコン基板上に形成されたフィールドシールド素
子分離領域上にゲート電極を形成する場合についても適
用可能である。

【００３７】また上記の形成方法の例では、多結晶シリ
コン膜３４をエッチングする工程に於いて、エッチング
ガスとしてＨＢｒガスとＣｌ₂ ガスを用いたが、多結晶
シリコン膜３４をエッチングできるガスであればどのよ
うなガスを用いることもできる。例えば、Ｂｒを含むガ
スとしてＢｒ₂ 、他にＣｌ₂ とＯ₂ の混合ガスを用いる
こともできる。

【００３８】以上は、本発明にかかるエッチング装置を
用いて多結晶シリコンの加工を行った例であるが、本発
明にかかるエッチング装置を用いて、シリコン酸化膜の
加工を行った第５の実施形態を、図６及び図７を参照し
て説明する。

【００３９】図６（ａ）はシリコン基板（または金属配
線）５１上に形成されたシリコン酸化膜５２にフォトレ
ジスト５３が塗布され、このフォトレジスト５３が所望
パターンにパターニングされた状態を表わしている。図
６（ａ）に示した状態からコンタクトホールまたはビア
ホール５４をエッチング形成するに於いて、図３あるい
は図４に示すエッチング装置を用い、まず、図６（ｂ）
に示した様に終点すなわちシリコン基板５１が露出する
までシリコン酸化膜５２のエッチングを行う。この時の
エッチング条件は例えばＣＦ₄ ／ＣＨＦ₃ ／Ａｒ＝６０
／６０／８００ｃｃｍ、圧力１７００ｍＴｏｒｒ、ＲＦ
パワー７５０Ｗであり、レシピの設定により低周波ＲＦ
電源１０が選択されている。

【００４０】この時のプラズマポテンシャルは数ｋＶと
非常に大きいため、このまま十分なエッチングを行う
と、エッチングレートは速いがその分シリコン基板やメ
タル材料を介して素子に及ぼすプラズマダメージも大き
なものとなってしまう（図７参照）。そこで、終点検出
後は例えば、ＣＦ₄ ／ＣＨＦ₃ ／Ａｒ＝６０／６０／８
００ｃｃｍ、圧力１０００ｍＴｏｒｒ、ＲＦパワー５０
０Ｗなる条件でエッチングを行い、レシピの設定により
高周波ＲＦ電源９を選択しオーバーエッチングを行う
（図６（ｃ））。この様なエッチングを行えば、Ａｒ等
の原子量の大きいイオンは高周波の振動に追従しないた
め、イオンエネルギーを十分抑制することが可能となり
基板へ与えるダメージを極力抑制したホールエッチング
を行うことが可能となる。

【００４１】また、本実施形態ではエッチング装置とし
てアノード結合平行平板型エッチング装置に適用した例
を説明したが、他にカソード結合平行平板型エッチング
装置、電子サイクロトロン共鳴（ＥＣＲ）プラズマエッ
チング装置、誘導結合型（ＩＣＰ）プラズマエッチング
装置においても同様の効果を得ることができる。

【００４２】次に、本発明の第６の実施形態について図
８を参照して説明する。まず、図８（ａ）に示すよう
に、半導体基板６１上にシリコン酸化膜６３をパターン
形成して多結晶シリコン６４を全面に形成し、多結晶シ
リコン膜６４上にできた自然酸化膜６５の全面にレジス
ト６６を塗布した後、公知のリソグラフィ技術を用いて
このフォトレジスト６６を配線パターンに加工する。シ
リコン酸化膜６３の端部には段差９２ができている。

【００４３】次に、図９に示すような印加周波数４００
ｋＨｚのドライエッチング装置（図９において、図３、
図４と対応する部材には同じ符号を付けており、その説
明を省略する）でスパッタエッチを行い、段差近傍９１
の角の部分をテーパ形状にするとともに自然酸化膜６５
を除去する（図８（ｂ））。

【００４４】次にドライエッチング装置から半導体ウエ
ハを取りだし、図９に示すようなドラチイエッチング装
置で印加周波数１３．５６ＭＨｚの装置の筺体６に移し
入れるが、この移送の際、半導体ウエハ表面に形成され
た多結晶シリコン膜６４表面が酸化して自然酸化膜６７
が形成されるため（図８（ｃ））、ドライエッチング装
置にてフォトレジスト６６をマスクとしてドライエッチ
ングにより自然酸化膜６７を除去し（図８（ｄ））、次
にＨＢｒガスのプラズマを用いたドライエッチングによ
りフォトレジストマスク６６をマスクとして多結晶シリ
コン膜６４を除去する。

【００４５】

【発明の効果】以上説明したように、本発明によれば下
地に高段差がある場合の多結晶シリコンのエッチングに
おいても、エッチング残渣のない良好なエッチング形状
を得ることが可能となる。

【００４６】また、本発明の半導体製造装置によれば、
高周波ＲＦ電源と低周波ＲＦ電源の両方を用いるエッチ
ング処理を、多結晶シリコンの柱状残渣を生じさせず
に、同一のエッチング装置で行うことができるので、配
線間ショート等がなく高スループットの半導体装置の製
造が実現できる。

【００４７】更に、本発明の半導体製造装置によれば、
コンタクトホール、ビアホールエッチングに於いて基板
へのダメージを抑制できるので、信頼性の高い半導体装
置の製造を実現することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態の半導体装置の製造方
法を工程順に示す断面図である。

【図２】本発明の第１の実施形態の変形例の半導体装置
の製造方法を工程順に示す断面図である。

【図３】本発明の第２の実施形態のプラズマエッチング
装置の概略図である。

【図４】本発明の第３の実施形態のプラズマエッチング
装置の概略図である。

【図５】本発明の第４の実施形態の半導体装置の製造方
法を工程順に示す断面図である。

【図６】本発明の第５の実施形態の半導体装置の製造方
法を工程順に示す断面図である。

【図７】本発明の第５の実施形態の半導体装置の製造方
法について説明するための断面図である。

【図８】本発明の第６の実施形態の半導体装置の製造方
法を工程順に示す断面図である。

【図９】本発明の第６の実施形態で用いる半導体製造装
置の概略図である。

【図１０】従来の半導体装置の製造方法を工程順に示す
概略図である。

【図１１】従来の半導体装置の製造方法の問題点を説明
するための図である。

【符号の説明】

６ 筺体 ７ スイッチ ８ スイッチ ９ 高周波ＲＦ電源 １０ 低周波ＲＦ電源 １３ コンデンサー １４ 下部電極 １５ 半導体ウエハ １６ 上部電極 ７１ スイッチ ８１ スイッチ

Claims (4)

【特許請求の範囲】
1. 【請求項１】 被エッチング物となる半導体ウエハが載
   置される第１の電極と、 前記第１の電極の上方に前記第１の電極と所定距離離間
   し対向して設けられた第２の電極と、 前記第１の電極と前記第２の電極とを収納するための筐
   体と、 グラウンドに接続されており、前記第２の電極に第１の
   所定周波数の周波を印加するための第１の発振器と、 前記第１の発振器と前記第２の電極とを電気的に接続す
   るための第１のスイッチと、 グラウンドに接続されており、前記第２の電極に前記第
   １の所定周波数と異なる第２の所定周波数の周波を印加
   するための第２の発振器と、 前記第２の発振器と前記第２の電極とを電気的に接続す
   るための第２スイッチとを有することを特徴とする半導
   体製造装置。
2. 【請求項２】 被エッチング物となる半導体ウエハが載
   置される第１の電極と、 前記第１の電極の上方に前記第１の電極と所定距離離間
   し対向して設けられた第２の電極と、 前記第１の電極と前記第２の電極とを収納するための筐
   体と、 グラウンドに接続されており、前記第２の電極に第１の
   所定周波数の周波を印加するための第１の発振器と、 前記第１の発振器と前記第２の電極とを電気的に接続す
   るための第１のスイッチと、 グラウンドに接続されており、前記第１の電極に前記第
   １の所定周波数と異なる第２の所定周波数の周波を印加
   するための第２の発振器と、 前記第２の発振器と前記第１の電極とを電気的に接続す
   るための第２のスイッチと、 前記第２の電極をグラウンドに短絡させるための第１の
   接続線と、 前記第１の接続線の途中に設けられ、前記第２の電極を
   グラウンドに接続するための第３のスイッチと、 前記第１の電極をグラウンドに短絡させるための第２の
   接続線と、 前記第２の接続線の途中に設けられ、前記第１の電極を
   グラウンドに接続するための第４のスイッチとを有する
   ことを特徴とする半導体製造装置。
3. 【請求項３】 前記第１の所定周波数及び前記第２の所
   定周波数のどちらか一方が３００ｋＨｚから５００ｋＨ
   ｚまでの範囲にあり、他方が１３ＭＨｚから１４ＭＨｚ
   の範囲にあることを特徴とする請求項１または２に記載
   の半導体製造装置。
4. 【請求項４】 半導体基板上に形成された、略直角の段
   差部を有する多結晶シリコン層をドライエッチングする
   半導体装置の製造方法において、 第１の周波数にてエッチングを行う第１の工程と、 前記第１の工程後、前記第１の周波数よりも高い第２の
   周波数にてエッチングう行う第２の工程とを含むことを
   特徴とする半導体装置の製造方法。