JPH1083986A - 半導体ウエハおよび半導体装置の製造方法 - Google Patents

半導体ウエハおよび半導体装置の製造方法

Info

Publication number
JPH1083986A
JPH1083986A JP18352297A JP18352297A JPH1083986A JP H1083986 A JPH1083986 A JP H1083986A JP 18352297 A JP18352297 A JP 18352297A JP 18352297 A JP18352297 A JP 18352297A JP H1083986 A JPH1083986 A JP H1083986A
Authority
JP
Japan
Prior art keywords
etching
oxide film
semiconductor
wafer
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP18352297A
Other languages
English (en)
Other versions
JP3267199B2 (ja
Inventor
Yoshiaki Nakayama
喜明 中山
Shoji Miura
昭二 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP18352297A priority Critical patent/JP3267199B2/ja
Publication of JPH1083986A publication Critical patent/JPH1083986A/ja
Application granted granted Critical
Publication of JP3267199B2 publication Critical patent/JP3267199B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 フォトリソグラフィ処理でサイドリンス処理
を行う場合でも、トレンチエッチング時にブラックシリ
コンが発生しないようにする。 【解決手段】 貼り合せSOIウエハ11の第1および
第2のシリコンウエハ12および14間に介在される埋
め込み酸化膜13において、その外周部がエッチング防
止用酸化膜13aとして機能すべくその膜厚を所定厚さ
寸法Dsio 以上となるようにして形成しておく。トレン
チエッチングのマスク用酸化膜15に開口部15aを形
成する際のレジスト塗布工程においてサイドリンス処理
を実施すると、開口部15a形成時に外周部の酸化膜1
5もエッチングされる。そのオーバエッチングにより酸
化膜13aが膜厚d1エッチングされる。トレンチエッ
チング時にも酸化膜13aが膜厚d2だけエッチングさ
れる。そこで、エッチング防止用酸化膜13aの膜厚D
sio の寸法を上記膜厚d1+d2以上となるように設定
すれば、最終段階で酸化膜13aが残存するのでブラッ
クシリコンの発生を防止できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、シリコン基板等の
半導体基板に絶縁分離用あるいはキャパシタ形成用のト
レンチをドライエッチング処理で形成する際、ブラック
シリコン等の残渣物の発生を極力防止することができる
半導体ウエハ及び半導体装置の製造方法に関する。
【0002】
【従来の技術】半導体ウエハ,例えばシリコンウエハに
おいて、素子間分離用のトレンチを形成することが、例
えば特開平5−109882号公報に提案されている。
トレンチ形成にあたっては、ウエハ表面に酸化膜をCV
D法などにより形成し、この酸化膜にトレンチ形成領域
に対応してフォトリソグラフィ処理により開口部を形成
してエッチング用マスクとして利用する。そして、酸化
膜により露出されたトレンチ形成領域に対して、反応性
イオンエッチング(RIE)処理等によりシリコンを選
択的にエッチングして、例えば10〜15μm程度の深
さ寸法のトレンチを形成する。
【0003】
【発明が解決しようとする課題】ところで、従来のトレ
ンチエッチングにおいてはパーティクルによる汚染が少
なくないという問題があり、その汚染の原因を追求した
ところ、トレンチエッチング時に、ウエハ周辺部にシリ
コンが広く露出する領域ができ、該周辺部に図13
(a)に模式的に示すような所謂ブラックシリコンが発
生することに起因していることが判明した。その点につ
いて説明すると次のとおりである。
【0004】図13(a)においてトレンチエッチング
処理に供されるシリコンウエハは、2枚のシリコンウエ
ハ1A,1Bを埋込み酸化膜1Cを介して貼り合わせた
所謂貼り合わせSOI(Silicon On Insulator)構造を有
するものである。このシリコンウエハ1の主表面1aに
トレンチエッチングのマスク材料として酸化膜2が形成
された状態で、該酸化膜2にトレンチ用開口部2aを形
成し、これをマスクとして反応性イオンエッチング処理
により、露出しているシリコンを選択的にエッチングし
てトレンチ3を形成する。このトレンチエッチング時に
ウエハ1の周辺部にシリコンが広く露出する部分5があ
ると、ブラックシリコン6が発生しやすくなり、その後
の工程中(例えば洗浄工程)で、ブラックシリコン6の
先端の突起部が折れる等してパーティクルとなるのであ
る。なお、このブラックシリコン6は、図中符号4で示
すように、トレンチ3の幅が広い領域にも発生しやすく
なっていることが判明した。
【0005】トレンチエッチング時にブラックシリコン
6が発生しやすくなるという問題は図13(a)に示す
ような貼り合わせSOIウエハに限ったことではなく、
図13(b)に示すように、ベアのシリコンウエハに素
子間分離のトレンチやトレンチキャパシタ構造を形成す
る際にも発生する。このようにシリコンウエハ1上にブ
ラックシリコン6が発生してパーティクルとなると電気
的な絶縁不良を起こす原因となるので、結果として製作
の歩留りに悪影響を与えることにもなる。
【0006】トレンチエッチング時にシリコンウエハ周
辺表面に広い面積のシリコン露出領域5が発生すること
の原因のひとつとして、トレンチエッチング処理のマス
ク部材としての酸化膜2にトレンチ用開口部2aを形成
する過程で行うフォトリソグラフィ処理がある。フォト
リソグラフィ処理は、レジスト塗布,露光・現像,エッ
チングの各工程からなるものであるが、このレジスト塗
布はスピンコータなどによりシリコンウエハ1を高速回
転させた状態でフォトレジストなどのレジスト材料7を
シリコンウエハ1上に滴下して塗布するようにしている
ため、遠心力で外周部に達したレジスト材料7がシリコ
ンウエハ1の周辺部からその一部が裏面側にまで回り込
むという現象がある(図14(a)参照)。レジスト材
料7がシリコンウエハ1の周辺部に塗布されていると、
ウエハ周辺端部が各工程で位置決め部などと接触してパ
ーティクルの発生を引き起こしたり、露光機など他の装
置においては該パーティクルの発生によって露光時の解
像度の低下を起こしたりするため、これを何らかの手段
により除去することが必要である。
【0007】一般に、シリコンウエハ1の外周部に回り
込むレジスト材料7を除去するために、レジスト塗布時
に周辺部レジストに溶剤をかけて除去するサイドリンス
(エッジリンス)処理が行われている。これは、シリコ
ンウエハ1を回転させた状態でレジスト材料7を回転中
心付近から滴下して塗布すると共に、リンス剤を周辺部
に滴下してやることにより、シリコンウエハ1の外周部
分に塗布されたレジスト材料7を除去してしまうのであ
る(図14(b),(c)参照)。これによって、裏面
に回り込んだレジスト材料7も同時に剥離されるので、
上述した不具合を回避することができるのである。な
お、同様にレジスト塗布時に,または塗布直後にウエハ
裏面側にリンス液をかけて裏面に付着したレジストを除
去するバックリンスや、ウエハ周辺を選択的に露光して
現像時に周辺部レジストを除去する周辺露光という手法
もあるが、何れも周辺部のレジスト欠けに起因するパー
ティクル発生を防止するためである。
【0008】したがって、トレンチエッチング時のマス
ク用酸化膜2に開口部2aを形成する際のフォトリソグ
ラフィ処理では、上述のサイドリンス処理でレジスト材
料7が除去されたシリコンウエハ1の周辺部分の酸化膜
2もエッチングにより除去されることになるのである。
この結果、トレンチエッチング時には、シリコンウエハ
1の外周部にシリコンが露出した広い領域ができ、上述
したブラックシリコンが発生してしまうのである。
【0009】本発明は、上記事情に鑑みてなされたもの
で、その目的は、たとえトレンチエッチング時のマスク
部材にトレンチ用開口部を形成する際にサイドリンス処
理が実施される場合であっても、トレンチエッチング工
程にてブラックシリコンの発生を防止できるようにした
半導体ウエハおよび半導体装置の製造方法を提供するこ
とにある。
【0010】
【課題を解決するための手段】上記課題を解決するため
に、本願発明では、ドライエッチングにてトレンチが形
成される半導体ウエハにおいて、トレンチエッチングの
間、トレンチ形成領域以外の領域において半導体領域が
露出されるのを防止するようにしたことを特徴としてい
る。
【0011】より具体的には、そのチップ形成領域に深
溝あるいは深孔を形成するドライエッチングに供される
半導体ウエハであって、その周辺領域には該ドライエッ
チングの間にエッチングされる酸化膜厚よりも厚い酸化
膜が、該ドライエッチングの前に形成されていることを
特徴とするものである。つまり半導体ウエハにあらかじ
め厚い酸化膜が形成されているので、該厚い酸化膜がト
レンチ(深溝あるいは深孔)を形成する際にエッチング
防止用絶縁膜として機能し、たとえトレンチエッチング
時のマスク部材にトレンチ用開口部を形成する際にサイ
ドリンス処理が実施される場合であっても、半導体ウエ
ハの主表面にはそのチップ形成領域に形成されたマスク
用絶縁膜のトレンチ用開口部を除いて半導体領域が露出
する部分はなくなる。また、トレンチエッチング時にウ
エハ周辺に配置された該厚い酸化膜は、上述したサイド
リンス処理によってウエハ表面に露出されていたとして
も、その膜厚がトレンチエッチング時にエッチングされ
得る酸化膜厚よりも厚く設定されているために、ウエハ
の外周領域ではトレンチエッチングが終了した後でも該
酸化膜が残ることになる。すなわち、トレンチエッチン
グ処理を実施するときに、トレンチ形成領域以外には半
導体が広い領域でエッチングされることはなく、ブラッ
クシリコン等の残渣物が発生するのは抑制できるように
なる。
【0012】なお、周辺領域に形成される厚い酸化膜の
膜厚は、その最小値がトレンチエッチング時の半導体の
トレンチ深さと半導体に対する酸化膜のエッチング選択
比との積に基づいて設定することができ、さらにはマス
ク用絶縁膜のパターニング時(トレンチ用開口部形成
時)におけるオーバーエッチング量を見込んで設定する
ことができる。このように厚い酸化膜,すなわちエッチ
ング防止用絶縁膜を設定することで、トレンチを形成し
た時点でもエッチング防止用絶縁膜を残すことができ、
確実にブラックシリコン等の残渣物の発生を防止するこ
とができる。
【0013】なお、トレンチエッチング時にトレンチ形
成領域以外にも半導体が露出されたとしても、その露出
領域のサイズがトレンチ用開口部の幅寸法よりも狭くな
るように設定されていれば、ブラックシリコン等の残渣
物の発生抑制効果は期待できる。なお、2枚の半導体ウ
エハを貼り付けて形成した所謂SOIウエハに本発明を
適用する場合、両半導体ウエハの間に挟まれる埋め込み
酸化膜をエッチング防止用絶縁膜として利用することも
できるし、貼り合せ後に該SOIウエハを酸化して外周
部に選択的に厚い酸化膜を形成するようにしてエッチン
グ防止用絶縁膜とすることもできる。
【0014】さらに、半導体ウエハに形成するマスク用
絶縁膜のトレンチ用開口部の幅寸法を10μm以下に設
定すればトレンチ領域にてブラックシリコン等の残渣物
が発生するのも防止することができる。
【0015】
【発明の実施の形態】以下、本発明を貼り合せSOIウ
エハを半導体ウエハとして使用した場合の第1実施例に
ついて図1ないし図3を参照して説明する。半導体素子
をシリコン基板上で素子分離して形成する場合に、シリ
コンウエハの状態で素子分離のトレンチを形成する。ま
た、各素子形成領域に各半導体素子を形成する前に素子
分離用トレンチを形成するようにしている。この場合
に、用いるシリコンウエハとして、図1(a)に模式的
断面で示すような貼り合せSOI(silicon on insulat
or)ウエハ11が使用される。このSOIウエハ11
は、第1のシリコンウエハ12、この第1のシリコンウ
エハ12の表面に形成されSOIウエハ内に埋設される
熱酸化膜からなる埋め込み酸化膜13、およびこのシリ
コンウエハ11の主表面側に埋め込み酸化膜13を介し
た状態で貼り付けられた第2のシリコンウエハ14から
なるものである。
【0016】この場合、埋め込み酸化膜13は、第1の
シリコンウエハ12の外周に位置する部分が本発明のエ
ッチング防止用絶縁膜となるエッチング防止用酸化膜1
3aとして機能するもので、そのエッチング防止用酸化
膜13aの部分の膜厚Dsioは、後述するトレンチエッ
チング処理の条件等から、例えば、0.8〜1.1μm
程度,望ましくは0.9〜1.0μm程度の範囲に設定
されている。
【0017】なお、一般的なSOIウエハにおいては、
第1のシリコンウエハ12上の埋め込み酸化膜13の膜
厚は、第2のシリコンウエハ14との界面に位置する部
分では0.9〜1.0μm程度設けられているものもあ
るが、後述するSOIウエハの製作上の問題で、外周部
の膜厚Dsio はそれよりも数十パーセント程度薄くなっ
ているのが実情で、約0.4〜0.5μm程度と薄くな
っている。外周部の膜厚Dsio がその厚さ寸法では不足
するので、本実施例では、外周部分の酸化膜13aの膜
厚Dsio が後述するようにエッチング防止用酸化膜とし
て機能するように0.9〜1.0μm程度の厚さとなる
ように、埋め込み酸化膜3の膜厚を例えば1.2μm程
度に設定している。
【0018】これによって、後述する酸化膜エッチング
工程(第3の工程)やトレンチエッチング処理工程(第
5の工程)を経た後にもその下のシリコンが露出してし
まうことはなくなり、トレンチエッチング時においてシ
リコンが(特にウエハ外周部において)広い面積にわた
って露出されてエッチングが進行することはなく、ブラ
ックシリコンの発生を抑制することができるのである。
【0019】次に、素子分離用のトレンチを形成する工
程の詳細について図1および図2を参照して説明する。
この場合に、半導体ウエハとしては、上述した貼り合せ
SOIウエハ11(図1(a)参照)を用いる。第1の
工程として、図1(b)に示すように、SOI基板11
の上面側つまり第2のシリコンウエハ14が設けられて
いる側の面にマスク用絶縁膜としてのマスク用酸化膜1
5をCVD法等の方法により堆積する。なお、マスク用
酸化膜を熱酸化にて形成すると予めエッチング防止用酸
化膜13aが露出されているウエハ外周部の表面上に形
成される酸化膜15の厚さが充分でなくなるため、マス
ク用酸化膜15はCVD法によるような堆積膜とする必
要がある。さらに、この場合、形成するマスク用酸化膜
15の膜厚Dcvd は、1.0μm程度となるように設定
されている。なお、この膜厚の設定値は、後述するトレ
ンチエッチング処理工程において、シリコンと共にわず
かにエッチングされる酸化物膜の膜厚よりも十分厚くな
るように設定されている。なお、SOIウエハ11の外
周部分では、下地の酸化膜13をエッチング防止用酸化
膜13aとしてその上にさらにマスク用酸化膜15が積
層されることになり、この部分では、酸化膜としての全
体の膜厚が2.0μm程度となる。
【0020】次に、第2の工程として、SOIウエハ1
1のマスク用酸化膜15が形成されている面側にレジス
ト材料であるフォトレジスト16を塗布してフォトリソ
グラフィ処理によりパターニングする。この場合、フォ
トレジスト16の塗布は、一般的なスピンコータにおい
て液状のフォトレジスト16を滴下してSOIウエハ1
1の表面全面に渡って塗布するようになっており、その
塗布時あるいは塗布直後に、外周部に残るフォトレジス
ト16は上述のサイドリンス処理によって除去される。
【0021】サイドリンス処理では、塗布直後のフォト
レジスト16の外周部分に現像液を滴下してリンス除去
するもので、これによって、外周部から裏面側に回り込
むフォトレジスト16を除去して後工程における加工精
度の向上を図るものである。したがって、このサイドリ
ンス処理を経ることによって、SOIウエハ11の外周
部のエッチング防止用酸化膜13aは部分的に露出され
た状態となる。なお、この際のフォトレジスト16の端
部と第2のシリコンウエハ14の端部との位置関係は、
必ず後者の方がウエハの面内で内側となるようにされて
いる。これは後述のマスク用酸化膜15のパターニング
後に第2のシリコンウエハ14の端部側面からシリコン
面が露出してしまうのを防止するためである。
【0022】続いて、トレンチエッチング処理を行うべ
き部分に対応したマスクを用いて露光を行い、フォトレ
ジスト16を現像処理することにより、図1(b)に示
すように、フォトレジスト16に所定のパターンを形成
する。これによって形成されるフォトレジスト16のパ
ターンは、次工程でマスク用酸化膜15に開口部15a
を形成するためのものである。
【0023】次に、第3の工程として、マスク用酸化膜
15を、CF4 ,CHF3 ,Ar等の混合ガスを用いた
ドライエッチング処理を行うことにより、図1(c)に
示すように、トレンチ形成部分に開口部15aを形成す
る。このときの開口部15aの幅寸法は、例えば10μ
m以上とならないように設定されている。これは、開口
部の幅寸法が広くなることによりブラックシリコンの発
生が後述の如く予想されるからである。また、このドラ
イエッチング処理では、開口部15aに対応する部分の
マスク用酸化膜15を確実に除去するために、一般的に
は、エッチングするマスク用酸化膜15の膜厚Dcvd に
対して、30%程度のオーバーエッチングとなる条件を
設定している。
【0024】したがって、このマスク用酸化膜15のド
ライエッチング処理においては、SOIウエハ11の外
周部でサイドリンス処理によってフォトレジスト16が
除去された部分のマスク用酸化膜15も同時にエッチン
グ除去されると共に、上記したオーバーエッチングによ
ってその下地のエッチング防止用酸化膜13aも厚さd
1だけエッチングされるようになる。この場合、エッチ
ング防止用酸化膜13aの膜厚は、上述したように0.
9〜1.0μm程度に設定しているので、オーバーエッ
チングの期間を経ても0.7μm程度は残存することに
なる。
【0025】マスク用酸化膜15のパターニング処理の
後に、第4の工程として、SOIウエハ11上に残って
いるフォトレジスト16を剥離する(図1(c)参
照)。これによって、SOIウエハ11上にはマスク用
酸化膜15にトレンチエッチング用の開口部15aが形
成された状態となる。また、SOIウエハ11の外周部
においては、マスク用酸化膜15はエッチングによって
除去されているが、その下地として形成されているエッ
チング防止用酸化膜13aは残存した状態とされてい
て、第1のシリコンウエハ12の表面を覆ったままの状
態となっている。
【0026】次に、第5の工程として、HBr,SiF
4 ,SF6 ,He/O2 等の混合ガスからなる反応ガス
を用いた反応性イオンエッチング(RIE)処理によ
り、図2(a)に示す如く、マスク用酸化膜15に形成
された開口部15a部分に露出されているシリコンを選
択的にドライエッチング(トレンチエッチング)する。
この反応性イオンエッチング処理では、シリコンのエッ
チング選択比を酸化膜に対して50対1程度に設定して
いる。これにより、シリコンを第2のシリコンウエハの
厚さ(TEsi)分,即ち15μm程度の深さ寸法までエ
ッチングしてトレンチ17を形成する際、マスク用酸化
膜15および外周部のエッチング防止用酸化膜13aも
共にわずかであるがエッチングされるようになる。
【0027】この後、HF等のエッチャントを用いてト
レンチ内の側壁に堆積した反応生成物を除去した後、熱
酸化処理を行ってトレンチ17内のシリコン表面に酸化
膜18を形成する。そして、トレンチ17を埋めるよう
にポリシリコン19をLPCVD(減圧CVD)法など
の方法によって堆積し、トレンチ17部分以外の部分
(ウエハ表面)に堆積したポリシリコンをドライエッチ
ング処理によりエッチバックして、図2(b)に示すよ
うに分離溝を埋設する。
【0028】このような工程を経て、SOIウエハ11
のチップ形成領域には互いに絶縁分離された複数のアイ
ランド状のシリコン領域が形成されるようになるもの
で、該アイランド状のシリコン領域に各々半導体素子が
形成されるようになる。なお、以上の説明ではSOIウ
エハの外周部に焦点をあてて本実施例の概略工程を説明
したが、チップ形成領域におけるトレンチエッチング工
程,半導体素子形成工程などの詳細は例えば特開平5−
109882号公報を参照されたい。
【0029】以上のように本実施例においては、シリコ
ンの反応性イオンエッチング処理時に、トレンチ形成領
域以外にはシリコンが露出されないようにウエハ外周の
エッチング防止用酸化膜13aの膜厚Dsio が設定され
ているのとともに、トレンチ形成領域の開口幅も10μ
mを超えないように設定されているため、ブラックシリ
コンが発生することがなくなる。この結果、後工程にお
いてブラックシリコンの突起部が折れるなどしてパーテ
ィクルが発生するのを防止でき、高精度で加工を行うこ
とができ、歩留りの向上にも貢献できるようになる。
【0030】次に、トレンチエッチング時に、広い面積
にわたってシリコンが露出した場合にブラックシリコン
が発生しやすくなることについて説明する。上述のよう
にトレンチエッチングのエッチングマスクとしては、被
エッチング材料であるシリコンにエッチング選択性がと
れるように、酸化膜がマスク部材として用いられるのが
一般的である。そして、トレンチエッチング時における
シリコンのエッチングの選択比が高くなるように反応性
ドライエッチング処理が工程設計される。反応性ドライ
エッチングのエッチングメカニズムは、反応ガスがプラ
ズマ状態とされてウエハ上に供給され、プラズマ中のイ
オンが電界によって加速されてウエハ表面に衝突し、ウ
エハ表面に露出したSiがFと結合して揮発性の高いS
i−Fとなって揮発することでエッチングが進行するこ
とによると考えられる。ここでBrはSi表面にダメー
ジを与えてSi−Fの生成を促進する効果を有している
と考えられる。当然このSi−Fの揮発は酸化膜表面で
も発生するが、Si表面での反応に比べると遅く、従っ
て酸化膜表面のエッチングレートは小さい。その一方
で、反応ガス中に酸素を多く供給すると揮発したSi−
Fが酸素分子と反応してSi−Oが生成され、それがウ
エハ表面(マスク用酸化膜上)やトレンチ側壁等に堆積
して側壁方向のエッチング進行を防止したり、マスク用
酸化膜の削れる速度を抑えたりすることができるように
なり、シリコンの酸化膜に対するエッチング選択比を大
きくとることが可能となる。ところが、シリコンのエッ
チングの選択比を高く設定すると、換言すれば酸素の供
給量を増やしてSi−Oの堆積速度をはやくすると、特
に大面積でシリコンが露出している様なところでは気相
中のSi−Fの密度も高いためSi−Oの生成反応が過
剰となり、それが被エッチング面であるシリコンに再付
着する確率が高くなる。すると、この付着した反応生成
物がエッチングに対するマスク部材として作用してしま
い、これによって反応生成物の付着部分を残してエッチ
ングが進行することになり、このような再付着する部分
が過剰になると、全体としてエッチング面に細かいシリ
コンの突起部が形成されることになり、これが図13に
模式的に示すような所謂ブラックシリコンの発生となる
のである。
【0031】なお、酸素とフッ素の供給量を制御してエ
ッチング選択比をブラックシリコンが発生しない程度に
低く設定することも考えられるが、この場合には反応生
成物であるSi−Oによるトレンチ側面保護も抑制さ
れ、トレンチの断面形状が中央部で膨らんだ形状となる
所謂ボーイングと呼ばれる状態となり、この結果、その
後の工程でトレンチをポリシリコンなどで埋める際に、
所謂「す」となる中空部分が発生してしまうと不具合が
あり、簡単に選択比を下げることはできない事情があ
る。
【0032】したがって、ブラックシリコン等の柱状残
渣物の発生を抑制するためには、本実施例の如く、トレ
ンチエッチング時にトレンチ形成領域以外(特にウエハ
外周部)にシリコンが広く露出されないようにエッチン
グ防止用酸化膜13aの膜厚Dsio を設定する、あるい
はたとえ露出したとしてもその露出領域のサイズがトレ
ンチ用開口部15aの開口幅よりも狭くなるように設定
されるようにするのが有効である。
【0033】次に、発明者らは、上述のようにしてエッ
チング防止用酸化膜13aを形成する場合に、膜厚Dsi
o をどの程度に設定すれば良いかという点について、実
験を行うことにより確認した。図3はこの結果を示すも
ので、この場合における実験条件は次のようになってい
る。すなわち、この実験では、シリコンウエハの外周部
に残すエッチング防止用酸化膜の膜厚Dsio の寸法に対
して、トレンチエッチング処理を行った結果、最終的に
残存する外周部の酸化膜の膜厚De はどの程度となるか
という相関関係を確認したものである。
【0034】この場合において、各部の実験条件は次の
ように設定されている。 マスク用酸化膜(CVDにて形成)の膜厚Dcvd =1.
5μm シリコンエッチング深さ寸法TEsi=15μm シリコンと酸化膜とのエッチングの選択比k=50〜2
00 マスク用酸化膜パターニング時のオーバーエッチング量
=+30% 上述の結果、この条件の下では、エッチング防止用酸化
膜の膜厚Dsio は最低でも0.63μm程度必要であ
り、本実施例を実施しない場合の約0.4〜0.5μm
程度ではトレンチエッチング中に下地のシリコンが露出
してしまう場合があることがわかった。また、工程ばら
つきに起因したウエハ面内での膜厚ばらつきは、0.3
μm程度を見込めば良いことがわかった。
【0035】さて、上述の結果を踏まえて、エッチング
防止用酸化膜の膜厚Dsio の必要な寸法を見積もってみ
る。まず、実際のエッチング工程を考えると、下記の式
(1)を満たすことが条件となる。
【0036】
【数1】 De =(Dcvd +Dsio )−(Dcvd +d1+d2)>0 …(1) ただし、De は最終的に残存するエッチング防止用酸化
膜の膜厚,Dsio はエッチング防止用酸化膜の膜厚,D
cvd はマスク用酸化膜の膜厚,d1はマスク用酸化膜の
ドライエッチング処理工程でエッチングされるエッチン
グ防止用酸化膜の膜厚,d2はトレンチエッチング処理
でエッチングされるエッチング防止用酸化膜の膜厚であ
る。
【0037】したがって、上式(1)から、エッチング
防止用酸化膜の膜厚Dsio の条件を求めると、式(2)
のようになる。
【0038】
【数2】 Dsio >d(=d1+d2) …(2) そこで、膜厚Dsio を制限する寸法dについて求めてみ
る。上式(2)で示す寸法のそれぞれは、次の関係が設
定されている。
【0039】
【数3】 d1 =0.3 × Dcvd …(3)
【0040】
【数4】 d2 =TEsi / k …(4)
【0041】
【数5】 Dcvd =0.1 × TEsi …(5) ただし、TEsiはトレンチエッチング処理でエッチング
されるシリコンの深さ寸法,kはトレンチエッチング時
のシリコンの酸化膜に対するエッチング選択比で(TE
si/TEsio )=(50〜200)である。なお、式
(5)ではトレンチエッチング時にマスク用酸化膜が確
実にシリコンウエハ表面に残っているように、その膜厚
Dcvd をシリコンのトレンチ深さTEsiの10%程度を
見積もって設定しているが、トレンチ深さTEsiと選択
比kを用いてその最小値を設定することもできる。
【0042】そこで、上式(3)〜(5)の関係を式
(2)に代入してdの値を求めると次式(6)のように
なる。
【0043】
【数6】 d=(0.03+1/k)×TEsi =(0.035〜0.05)×TEsi …(6) 以上の結果からTEsiの寸法を15μmとした場合の値
を見積もって計算してみると、式(6)から、dは0.
525μm〜0.75μmの間の寸法となる。これか
ら、実験の結果と略一致する値が得られることがわか
る。次に、式(2)の関係を満たす実用的なDsio の値
を見積もってみる。前述の製造上のばらつきを考慮して
0.3μm程度の厚さを見込んで形成することにする
と、この場合にはエッチング防止用酸化膜13aの膜厚
Dsio は0.8μm〜1.1μm程度形成することが好
ましいことがわかる。
【0044】つまり、本実施例で説明したように、エッ
チング防止用酸化膜13aの膜厚が0.9〜1.0μm
程度(0.8〜1.1μm)を設定したことはこのよう
な根拠によるものである。尚、製造上の膜形成精度が向
上すれば上述の寸法dよりも厚い寸法に設定すれば良い
し、逆に、見積もった膜厚Dsio (=0.8〜1.1μ
m)よりも厚い寸法にしても差支えないことはいうまで
もないことである。
【0045】本第1実施例では、素子形成側となる第2
のシリコンウエハの厚さ,すなわちトレンチエッチング
する深さTEsiに応じてウエハ外周の酸化膜厚Dsio が
トレンチエッチング後にも残存する膜厚になるように埋
め込み酸化膜の膜厚を制御するものであったが、この点
について次に説明する。貼り合せSOIウエハ11の製
造方法について、図4(a)〜(g)を用いて簡単に説
明する。まず、ベースとなる第1のシリコンウエハ12
の表面に埋め込み酸化膜13となる熱酸化膜を形成する
とともに、素子形成側となる第2のシリコンウエハ14
を準備し(図4(a)参照)、それらの鏡面同士を清浄
な雰囲気下で公知の直接接合法にて貼り合せ、アニール
することで接合する(図4(b)参照)。そして、第2
のシリコンウエハ14の表面側から研削して薄肉化した
後(図4(c)参照)、その外周部14Aをエッジ欠け
防止のために研削する(図4(d)参照)。その後、貼
り合せウエハの上面側と裏面側に各々マスキングテープ
100a,100bを被着した状態(図4(e)参照)
で薬液により第2のシリコンウエハ14の外周部をウエ
ットエッチングにより除去し(図4(f)参照)、マス
キングテープ100a,100bを剥離した後、第2の
シリコンウエハ14の表面から仕上げの研磨を行い(図
4(g)参照)、所望の厚さ(TEsi) のSOI層を有
する貼り合せSOIウエハ11を得る。
【0046】この製造途中において、上述のようにウエ
ハ中央部における埋め込み酸化膜の膜厚に対して外周部
の酸化膜膜厚Dsio はそれよりも数十パーセント程度薄
くなる。つまり図5に示すように、第1のシリコンウエ
ハ12の外周部表面に形成された酸化膜13の膜厚は、
表面に第2のシリコンウエハ14が存在する領域に比べ
薄くなり(TA <Tsio )、さらに外周に近づくにつれ
てより薄くなる(TB<TA )。これは図4(f)の工
程でウエハ端部をウエットエッチングすることに起因し
ており、さらにその際にシリコンを完全に外周表面から
除去するようにオーバーエッチングすることも原因とな
っている。
【0047】上記第1実施例では外周部の酸化膜をエッ
チング防止用酸化膜13aとして機能させるのに必要な
膜厚Dsio (0.8〜1.1μm)を確保できるよう
に、このウエットエッチング(図4(f)の工程)での
エッチング量を見込んで埋め込み酸化膜13の膜厚を,
すなわち貼り合せ前の熱酸化膜の膜厚を、図6に示すよ
うに、前もって約1.2μmと厚くする(T’>Tsio
)ようにしている。
【0048】この他の変形態様としては、外周部の酸化
膜をエッチング防止用酸化膜13aとして機能させるの
に必要な膜厚Dsio を確保できるように、図4(b)の
貼り合せ工程後のアニール処理を不活性雰囲気中から酸
化雰囲気中での処理に変更して、ウエハ外周部での酸化
膜厚をTsio からT''と選択的に厚肉化する方法(図7
(a),(b)参照)や、図4(c)の研削工程の研削
量を多くして(Tsiを薄くして)図4(f)のウエット
エッチング工程でウエハ外周のエッチング量VEsiを減
らす方法(図8(a),(b)参照)が採用できる。
【0049】また、方法としては上記第1実施例で説明
したように貼り合せ前の酸化膜厚を厚くしておくという
図6に示す方法が最も有効であるが、熱酸化で形成する
酸化膜厚は1.3μm位が限度でそれ以上はスループッ
トが低くなるという問題があること、また第2のシリコ
ンウエハ側にも酸化膜を形成しておくことも考えられる
が酸化膜同士の貼り合せは接合性に劣る点、熱酸化膜で
なくCVD法で堆積した場合も接合性が良くないこと、
さらには厚肉化することで放熱性が悪くなること等を考
慮すると、図6に示す方法で酸化膜膜厚をできる範囲で
厚くし、図7,8に示す方法を組み合せるようにして、
ウエハ外周部の酸化膜がエッチング防止用酸化膜13a
として機能するのに必要な膜厚Dsio を確保できるよう
に貼り合せSOIウエハ11の製造工程を調整するよう
にしてもよい。
【0050】次に、図9乃至図12を用いて本発明の第
2実施例を説明する。この第2実施例では、SOIウエ
ハ11ではなく、通常のベアのシリコンウエハ20を用
いている。すなわち、シリコンウエハ20に対して、絶
縁分離あるいはキャパシタ形成用のトレンチを形成する
場合に関する。以下、本第2実施例を、図に示す製造工
程に従って説明する。
【0051】まず、図9(a)に示す通常のシリコンウ
エハ20の表面に薄いパッド酸化膜21をCVD法や熱
酸化などにより形成する(図9(b)参照)。このパッ
ド酸化膜21は後述する窒化シリコン膜からの応力によ
る欠陥防止のために形成される。そして図9(c)に示
すように、その上に窒化シリコン膜22をLPCVD法
などにより所定厚さ寸法だけ形成する。この窒化シリコ
ン膜22は、後工程でLOCOS工程のマスク部材とし
て利用するものである。次に、通常のスピンコータ等を
用いてフォトレジスト23をウエハ表面に塗布し、上述
のサイドリンス処理,周辺露光および現像処理を実施し
て、図9(d)に示すように、ウエハ外周部のフォトレ
ジスト23を除去する。この図9(d)に示す工程で
は、まず図10(a)に示すようにサイドリンス処理に
てウエハ外周の3mm程に被着したフォトレジストと裏
面に廻り込んだフォトレジストがリンス液の噴射にて除
去され、続く周辺露光にて、現像時に図10(b)に示
すようにウエハのオリフラ部分も含めてウエハ周辺部の
フォトレジスト23が除去される。そして外周部におい
て露出された部分の窒化シリコン膜22がドライエッチ
ングによって除去される(図11(a)参照)。
【0052】そして、フォトレジスト23が剥離された
後、シリコンウエハ20の外周部以外に配置された窒化
シリコン膜22をマスクとして酸化を行うことにより
(LOCOS工程)、エッチング防止用酸化膜24を
0.9〜1.0μm程度(0.8〜1.1μm程度)の
膜厚で形成する(図11(b)参照)。この後、マスク
部材として利用した窒化シリコン膜22はエッチング処
理により除去する。
【0053】次に、第1の工程として、シリコンウエハ
20の表面にマスク用酸化膜25を全面に渡ってCVD
法などによって形成する(図11(c)参照)。マスク
用酸化膜25の膜厚は上記第1実施例と同様に、トレン
チ深さを考慮して1.0μm程度に設定されている。な
お、シリコンウエハ20の表面には膜厚の異なるエッチ
ング防止用酸化膜24およびパッド酸化膜21が全面を
覆うように形成されており、両者の境界部分は図に示す
ように膜厚の差から段差ができた状態となっている。
【0054】この後、図12(a)に示すように、第2
の工程としてフォトリソグラフィ処理によりレジスト材
料としてのフォトレジスト26を塗布してトレンチ形成
部分に対応して所定のパターンを形成する。このとき、
フォトレジスト26の塗布工程では上述のようにサイド
リンス処理があるので、シリコンウエハ20の外周部に
はフォトレジスト26が塗布されない領域が形成される
ことになる。続いて、第3の工程として、図12(a)
に示すように、ドライエッチング処理によりフォトレジ
スト26に形成されたパターンに対応してマスク用酸化
膜25およびパッド酸化膜21に開口部25aを形成す
る。このとき、オーバーエッチングの条件は、マスク用
酸化膜25の膜厚(約1.0μm)に対して、30%程
度となるように設定されている。したがって、上述のサ
イドリンス処理においてフォトレジスト26が除去され
たシリコンウエハ20の外周部においては、マスク用酸
化膜25がエッチオフされた後、その下地に形成されて
いるエッチング防止用酸化膜24の一部がエッチングさ
れることになる。
【0055】次に、第4の工程としてフォトレジスト2
6を剥離する。これにより、マスク用酸化膜25をマス
ク部材として開口部25aの中には、トレンチ形成用の
シリコンウエハ20のシリコンが露出された状態とな
る。続いて、図12(b)に示すように、第5の工程と
して、反応性イオンエッチング処理により、第1実施例
と同様にトレンチエッチングを実施し、シリコンウエハ
20にトレンチ27を形成する。このとき、トレンチ2
7の深さ寸法は例えば15μm程度とされ、またシリコ
ンと酸化膜とのエッチング選択比kは50〜200に設
定されており、シリコンウエハ20の外周部のエッチン
グ防止用酸化膜24もその一部がエッチングされること
になる。
【0056】このエッチング防止用酸化膜24の膜厚
は、前述の第1実施例と同様、第5の工程を経ても残存
する条件となるように設定されているので、シリコンウ
エハ20のトレンチ形成領域以外のシリコンがエッチン
グされることはなく、したがって、ブラックシリコンが
発生することはない。なお、この後のトレンチ27に関
する工程としては、図12(c)に示すようなポリシリ
コン充填工程があるが、この工程については、上記第1
実施例と同様であるので、ここでは説明を省略するが、
これによってトレンチ27内壁部に酸化膜28が形成さ
れると共に、内部にポリシリコン29が充填されるよう
になる。
【0057】したがって、このような本第2実施例によ
っても、上記第1実施例と同様の効果を得ることができ
るものである。本発明は、上記した各実施例にのみ限定
されるものではなく、次のように変形また拡張できる。
半導体ウエハは、通常のシリコンウエハでCZウエハや
エピウエハあるいは埋込エピウエハでも適用できるし、
シリコンウエハ以外の半導体ウエハにも適用できる。
【0058】またエッチング防止用酸化膜を形成する領
域としては、サイドリンス処理によってマスク用酸化膜
が露出する部分に限らず、他の条件によって露出が予想
される部分にもあらかじめ形成することができる。また
トレンチエッチング時に外周に酸化膜を残す方法として
は、バックリンスでウエハ裏面のみについたレジストを
除去し、マスク用酸化膜をパターニングするドライエッ
チング時にはウエハ上面側にクランプリングがかからな
いようなウエハ保持具を使用すれば、ウエハ外周上面の
レジスト除去に起因したマスク用酸化膜の除去はなくな
り、該マスク用酸化膜をエッチング防止用酸化膜として
利用できるようになる。
【図面の簡単な説明】
【図1】本発明の第1実施例の各工程におけるシリコン
ウエハの模式的な縦断側面図である。
【図2】本発明の第1実施例の各工程におけるシリコン
ウエハの模式的な縦断側面図である。
【図3】エッチング防止用酸化膜の初期形成膜厚と処理
後最終膜厚との相関関係図である。
【図4】貼り合せSOIウエハの製造工程の説明に供す
る各工程におけるウエハの模式的な縦断側面図である。
【図5】ウエハ端部における酸化膜の膜厚分布を説明す
るウエハの模式的な縦断側面図である。
【図6】第1実施例に供する貼り合せSOIウエハの製
造上の特徴部分を示すウエハの模式的な縦断側面図であ
る。
【図7】第1実施例の変形態様の貼り合せSOIウエハ
の製造上の特徴部分を示すウエハの模式的な縦断側面図
である。
【図8】第1実施例の変形態様の貼り合せSOIウエハ
の製造上の特徴部分を示すウエハの模式的な縦断側面図
である。
【図9】本発明の第2実施例の各工程におけるシリコン
ウエハの模式的な縦断側面図である。
【図10】本発明の第2実施例の図9(d)の工程にお
けるシリコンウエハの模式的な平面図である。
【図11】本発明の第2実施例の各工程におけるシリコ
ンウエハの模式的な縦断側面図である。
【図12】本発明の第2実施例の各工程におけるシリコ
ンウエハの模式的な縦断側面図である。
【図13】トレンチエッチング時に発生するシリコンブ
ラックを示すウエハ端部における模式的な縦断側面図で
ある。
【図14】サイドリンス工程の説明に供するウエハの模
式的な縦断側面図あるいは平面図である。
【符号の説明】
11 貼り合せSOIウエハ(半導体ウエハ) 12 第1のシリコンウエハ 13 埋め込み酸化膜 13a エッチング防止用酸化膜(エッチング防止用絶
縁膜) 14 第2のシリコンウエハ 15 マスク用酸化膜(マスク用絶縁膜) 15a 開口部 16 フォトレジスト(レジスト材料) 17 トレンチ 18 酸化膜 19 ポリシリコン 20 シリコンウエハ 21 パッド酸化膜 22 窒化シリコン膜 23 フォトレジスト(レジスト材料) 24 エッチング防止用酸化膜(エッチング防止用絶縁
膜) 25 マスク用酸化膜(マスク用絶縁膜) 25a 開口部 26 フォトレジスト(レジスト材料) 27 トレンチ 28 酸化膜 29 ポリシリコン。

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】 ドライエッチングにより深溝あるいは深
    孔が形成される半導体ウエハであって、前記ドライエッ
    チングの間、前記深溝あるいは深孔の形成領域以外の領
    域において半導体領域が露出するのを防止されたことを
    特徴とする半導体ウエハ。
  2. 【請求項2】 そのチップ形成領域に深溝あるいは深孔
    を形成するドライエッチングに供される半導体ウエハで
    あって、その周辺領域には前記ドライエッチングの間に
    エッチングされる酸化膜厚よりも厚い酸化膜が形成され
    ていることを特徴とする半導体ウエハ。
  3. 【請求項3】 前記周辺領域に形成される酸化膜の膜厚
    は、その最小値が前記ドライエッチング時の半導体のエ
    ッチング深さと前記半導体に対する酸化膜のエッチング
    選択比との積に基づいて設定されていることを特徴とす
    る請求項2に記載の半導体ウエハ。
  4. 【請求項4】 前記周辺領域に形成される酸化膜の膜厚
    は、その最小値がさらに前記ドライエッチング時のエッ
    チングマスクのパターニング時におけるオーバーエッチ
    ング量を見込んで設定されていることを特徴とする請求
    項3に記載の半導体ウエハ。
  5. 【請求項5】 前記半導体ウエハはSOIウエハである
    ことを特徴とする請求項1乃至4の何れかに記載の半導
    体ウエハ。
  6. 【請求項6】 半導体ウエハの主表面にマスク用絶縁膜
    を形成する第1の工程と、 前記マスク用絶縁膜にレジスト材料を塗布してパターニ
    ングを行う第2の工程と、 この第2の工程によりパターニングされたレジスト材料
    をマスクとして前記マスク用絶縁膜をエッチングするこ
    とによりトレンチ用開口部を形成する第3の工程と、 前記半導体ウエハ上の前記レジスト材料を剥離する第4
    の工程と、 前記マスク用絶縁膜をエッチングマスクとしてドライエ
    ッチング処理を行うことにより前記半導体ウエハのトレ
    ンチ用開口部に所定深さ寸法のトレンチを形成する第5
    の工程とからなる半導体装置の製造方法において、 前記第1の工程から第5の工程に至る過程で、前記半導
    体ウエハの主表面上に前記トレンチ用開口部以外にも半
    導体が露出する領域の発生が想定される場合には、その
    半導体が露出する領域部分に対応してあらかじめエッチ
    ング防止用絶縁膜を形成することにより、前記第5の工
    程におけるドライエッチング処理においてその部分の半
    導体が該エッチング防止用絶縁膜により覆われた状態と
    なるかまたは少なくとも半導体の露出領域が前記トレン
    チ用開口部の幅寸法と同等以下の開口部となるようにし
    ておくことを特徴とする半導体装置の製造方法。
  7. 【請求項7】 前記エッチング防止用絶縁膜の膜厚は、 前記第3の工程において前記マスク用絶縁膜をエッチン
    グするときにそのマスク用絶縁膜が除去された後にオー
    バーエッチングにより剥離されることが予想される絶縁
    膜の膜厚d1と、 前記第5の工程において前記半導体ウエハがエッチング
    されるときに同時にエッチングされる絶縁膜の膜厚d2
    との両膜厚d1およびd2の和の膜厚d(=d1+d
    2)よりも大きい寸法に設定されていることを特徴とす
    る請求項6記載の半導体装置の製造方法。
  8. 【請求項8】 前記半導体ウエハは、あらかじめ前記エ
    ッチング防止用絶縁膜が形成された第1の半導体ウエハ
    の主表面に素子形成用の第2の半導体基板を貼り付ける
    ことにより形成された半導体基板であることを特徴とす
    る請求項6または7に記載の半導体装置の製造方法。
  9. 【請求項9】 前記半導体ウエハは、第1の半導体ウエ
    ハの主表面に素子形成用の第2の半導体基板を貼り付け
    ることにより形成された半導体基板の周辺部に選択的に
    厚肉化した酸化膜を形成して前記エッチング防止用絶縁
    膜の一部となしたものであることを特徴とする請求項6
    乃至8の何れかに記載の半導体装置の製造方法。
  10. 【請求項10】 前記エッチング防止用絶縁膜は、前記
    半導体ウエハにLOCOS法を用いて形成されることを
    特徴とする請求項6または7に記載の半導体装置の製造
    方法。
  11. 【請求項11】 前記エッチング防止用絶縁膜は、前記
    第2の工程においてレジスト材料を塗布した後に実施さ
    れるサイドリンス工程によってレジスト材料が除去され
    る周辺部分に対応して形成されることを特徴とする請求
    項6乃至10の何れかに記載の半導体装置の製造方法。
  12. 【請求項12】 前記半導体ウエハに形成されたマスク
    用絶縁膜のトレンチ用開口部の幅寸法は10μm以下に
    設定されることを特徴とする請求項6乃至11の何れか
    に記載の半導体装置の製造方法。
JP18352297A 1996-07-11 1997-07-09 半導体装置の製造方法 Expired - Fee Related JP3267199B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18352297A JP3267199B2 (ja) 1996-07-11 1997-07-09 半導体装置の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP8-181884 1996-07-11
JP18188496 1996-07-11
JP18352297A JP3267199B2 (ja) 1996-07-11 1997-07-09 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH1083986A true JPH1083986A (ja) 1998-03-31
JP3267199B2 JP3267199B2 (ja) 2002-03-18

Family

ID=26500888

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18352297A Expired - Fee Related JP3267199B2 (ja) 1996-07-11 1997-07-09 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3267199B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006129485A1 (ja) * 2005-05-31 2006-12-07 Shin-Etsu Handotai Co., Ltd. 貼り合わせウエーハの製造方法及び貼り合わせウエーハの外周研削装置
JP2007220939A (ja) * 2006-02-17 2007-08-30 Tokyo Electron Ltd 処理方法およびプラズマエッチング方法
US7902078B2 (en) 2006-02-17 2011-03-08 Tokyo Electron Limited Processing method and plasma etching method
US20110117741A1 (en) * 2009-11-13 2011-05-19 Oki Semiconductor Co., Ltd. Method of fabricating SOI wafer
WO2012133585A1 (ja) * 2011-03-29 2012-10-04 東京エレクトロン株式会社 プラズマエッチング装置及びプラズマエッチング方法
JP2013539914A (ja) * 2010-09-28 2013-10-28 ケーエルエー−テンカー コーポレイション In−situ測定用のセンサ・ウェーハ上の耐エッチング・コーティング
CN109427607A (zh) * 2017-08-25 2019-03-05 东京毅力科创株式会社 处理被处理体的方法
KR20200026736A (ko) * 2018-08-29 2020-03-11 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 절연체 상 반도체(soi) 기판을 형성하는 방법
CN111367003A (zh) * 2018-12-26 2020-07-03 中芯集成电路(宁波)有限公司 光学器件制作方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006129485A1 (ja) * 2005-05-31 2006-12-07 Shin-Etsu Handotai Co., Ltd. 貼り合わせウエーハの製造方法及び貼り合わせウエーハの外周研削装置
JP2006339302A (ja) * 2005-05-31 2006-12-14 Shin Etsu Handotai Co Ltd 貼り合わせウエーハの製造方法及び貼り合わせウエーハの外周研削装置
US7727860B2 (en) 2005-05-31 2010-06-01 Shin-Etsu Handotai Co., Ltd. Method for manufacturing bonded wafer and outer-peripheral grinding machine of bonded wafer
JP2007220939A (ja) * 2006-02-17 2007-08-30 Tokyo Electron Ltd 処理方法およびプラズマエッチング方法
US7902078B2 (en) 2006-02-17 2011-03-08 Tokyo Electron Limited Processing method and plasma etching method
US20110117741A1 (en) * 2009-11-13 2011-05-19 Oki Semiconductor Co., Ltd. Method of fabricating SOI wafer
JP2011108756A (ja) * 2009-11-13 2011-06-02 Oki Semiconductor Co Ltd Soiウェハの製造方法
JP2013539914A (ja) * 2010-09-28 2013-10-28 ケーエルエー−テンカー コーポレイション In−situ測定用のセンサ・ウェーハ上の耐エッチング・コーティング
US10720350B2 (en) 2010-09-28 2020-07-21 Kla-Tencore Corporation Etch-resistant coating on sensor wafers for in-situ measurement
WO2012133585A1 (ja) * 2011-03-29 2012-10-04 東京エレクトロン株式会社 プラズマエッチング装置及びプラズマエッチング方法
CN109427607A (zh) * 2017-08-25 2019-03-05 东京毅力科创株式会社 处理被处理体的方法
CN109427607B (zh) * 2017-08-25 2022-12-23 东京毅力科创株式会社 处理被处理体的方法
KR20200026736A (ko) * 2018-08-29 2020-03-11 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 절연체 상 반도체(soi) 기판을 형성하는 방법
US11495489B2 (en) 2018-08-29 2022-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming a semiconductor-on-insulator (SOI) substrate
US11830764B2 (en) 2018-08-29 2023-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming a semiconductor-on-insulator (SOI) substrate
CN111367003A (zh) * 2018-12-26 2020-07-03 中芯集成电路(宁波)有限公司 光学器件制作方法

Also Published As

Publication number Publication date
JP3267199B2 (ja) 2002-03-18

Similar Documents

Publication Publication Date Title
US6291315B1 (en) Method for etching trench in manufacturing semiconductor devices
EP0284840B1 (en) Method for forming uniform layers of material
US6110797A (en) Process for fabricating trench isolation structure for integrated circuits
US5554560A (en) Method for forming a planar field oxide (fox) on substrates for integrated circuit
US6214699B1 (en) Method for forming an isolation structure in a substrate
US5783482A (en) Method to prevent oxide peeling induced by sog etchback on the wafer edge
JP3267199B2 (ja) 半導体装置の製造方法
JP3063686B2 (ja) 半導体装置の製造方法
US6110795A (en) Method of fabricating shallow trench isolation
EP0878836A2 (en) Planarising a semiconductor substrate
US6613648B1 (en) Shallow trench isolation using TEOS cap and polysilicon pullback
US6383936B1 (en) Method for removing black silicon in semiconductor fabrication
KR100278883B1 (ko) 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
KR100274976B1 (ko) 반도체 소자 분리를 위한 트랜치 제조 방법
JP4516445B2 (ja) 半導体装置の製造方法
KR100561524B1 (ko) 소자 분리막 형성 방법
KR0172240B1 (ko) 반도체 소자의 소자분리 방법
JP2770398B2 (ja) コンタクトホールの形成方法
KR100829375B1 (ko) 반도체 소자의 트렌치 형성 방법
KR100190065B1 (ko) 트렌치 소자분리방법
KR100800106B1 (ko) 반도체 소자의 트렌치 절연막 형성 방법
KR980012266A (ko) 반도체장치의 소자분리방법
KR100277869B1 (ko) 반도체 소자의 격리영역 형성방법
JP2001093972A (ja) 半導体装置の製造方法
JPH11145285A (ja) 配線形成方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20011211

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080111

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120111

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130111

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140111

Year of fee payment: 12

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees