CN104299938B - 浅沟槽隔离结构的形成方法 - Google Patents
浅沟槽隔离结构的形成方法 Download PDFInfo
- Publication number
- CN104299938B CN104299938B CN201310299419.7A CN201310299419A CN104299938B CN 104299938 B CN104299938 B CN 104299938B CN 201310299419 A CN201310299419 A CN 201310299419A CN 104299938 B CN104299938 B CN 104299938B
- Authority
- CN
- China
- Prior art keywords
- layer
- shallow trench
- hard mask
- dielectric material
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
一种浅沟槽隔离结构的形成方法,包括:提供衬底;刻蚀所述衬底形成浅沟槽,所述浅沟槽侧壁顶部形成有尖锐倒角;在所述浅沟槽中形成介电材料;在所述浅沟槽中形成介电材料后,在惰性气体气氛中进行退火处理使所述尖锐倒角变圆滑,所述气体气氛中气体的分子质量大于等于氩气的分子质量。退火处理使得尖锐倒角变成圆角,圆角可以避免应力集中,当在半导体器件中通入电流时,高电场不会在圆角位置集中,从而减小了漏电流,避免浅沟槽隔离结构击穿及窄宽效应。
Description
技术领域
本发明涉及半导体技术领域,尤其涉及一种浅沟槽隔离结构的形成方法。
背景技术
在现有技术中,使用浅沟槽隔离(Shallow Trench Isolation,STI)技术进行半导体器件隔离已经成为常规技术。
图1~图4是现有技术的浅沟槽隔离结构制造方法的剖面结构示意图。参照图1,在衬底100上形成氧化硅层101、位于氧化硅层101上的氮化硅层102。参照图2,在氮化硅层上形成图形化的光刻胶层103,以图形化的光刻胶层103为掩模,刻蚀氮化硅层、氧化硅层,在氮化硅层和氧化硅层中形成开口104,开口104暴露衬底100表面。参照图3,去除图形化的光刻胶层,之后,以图形化的氮化硅层102、氧化硅层101为掩模,刻蚀衬底100形成浅沟槽105。之后,参照图4,在浅沟槽中填充氧化硅等介电材料107,接着去除图形化的氮化硅层、氧化硅层,在衬底中形成浅沟槽隔离结构。
但是,参照图3,在刻蚀衬底100形成浅沟槽105时,在浅沟槽105的侧壁顶部处形成一个尖锐倒角(Sharp Corner)106。尖锐倒角106会成为应力集中点,这样在尖锐倒角106附近形成的介电材料具有缺陷,而且当后续热氧化生长栅氧化层时,尖锐倒角106附近的栅氧化层生长速率缓慢,相比于衬底上其他位置处的栅氧化层,尖锐倒角106附近的栅氧化层厚度较薄。当在半导体器件中通入电流时,高电场容易在该缺陷位置集中,造成漏电流增加、浅沟槽隔离结构击穿以及窄宽效应(Narrow Width Effect)。因此,如何消除尖锐倒角而使倒角变得圆滑,是业界较为关注的问题。
发明内容
本发明解决的问题是提供一种使浅沟槽侧壁顶部的尖锐倒角变圆滑的浅沟槽隔离结构形成方法。
为解决上述问题,本发明提供一种浅沟槽隔离结构的形成方法,包括:
提供衬底;
刻蚀所述衬底形成浅沟槽,在所述浅沟槽侧壁顶部形成有尖锐倒角;
在所述浅沟槽中形成介电材料;
在所述浅沟槽中形成介电材料后,在惰性气体气氛中进行退火处理使所述尖锐倒角变圆滑,所述气体气氛中气体的分子质量大于等于氩气的分子质量。
可选地,所述退火处理的温度范围为大于等于900℃小于等于1500℃,所述退火处理时间范围为大于等于0.5h小于等于2h。
可选地,所述惰性气体为氩气、氪气、氙气、氡气中的一种或多种的混合气体。
可选地,所述刻蚀衬底形成浅沟槽的方法包括:
在所述衬底上形成硬掩模层;
在所述硬掩模层上形成图形化的光刻胶层,图形化的光刻胶层定义浅沟槽的位置;
以所述图形化的光刻胶层为掩模,刻蚀所述硬掩模层形成图形化的硬掩模层;
去除图形化的光刻胶层,之后,以所述图形化的硬掩模层为掩模,刻蚀所述衬底形成浅沟槽,
在所述退火处理后,去除所述图形化的硬掩模层。
可选地,所述硬掩模层为氮化硅层,或者所述硬掩模层为氧化硅层和位于氧化硅层上的氮化硅层的叠层结构。
可选地,在所述浅沟槽中形成介电材料的方法包括:
沉积介电材料,所述介电材料覆盖图形化的硬掩模层、填充所述浅沟槽;
平坦化所述介电材料至图形化的硬掩模层上表面停止。
可选地,所述平坦化介电材料的方法为化学机械研磨或回刻蚀。
可选地,在沉积介电材料之前,在所述浅沟槽底部和侧壁形成衬垫层。
可选地,在所述浅沟槽中形成介电材料后,进行退火处理前,对所述图形化的硬掩模层进行回拉处理。
可选地,在形成图形化的光刻胶层之前,还包括:
在所述硬掩模层上形成无定形碳层;
在所述无定形碳层上形成抗反射层。
可选地,去除图形化的硬掩模层的方法为湿法刻蚀,使用的刻蚀剂为磷酸溶液。
可选地,所述介电材料为氧化硅。
与现有技术相比,本发明的技术方案具有以下优点:
在浅沟槽中形成介电材料后,进行退火处理。在退火过程中,尖锐倒角位置的衬底会软化,再加以惰性气体对尖锐倒角位置形成重轰击,使得软化的尖锐倒角逐渐趋于圆滑,形成圆角。圆角可以避免应力集中,当在半导体器件中通入电流时,高电场不会在圆角位置集中,减小了漏电流,避免浅沟槽隔离结构击穿及窄宽效应。
附图说明
图1~图4是现有技术的浅沟槽隔离结构形成方法的剖面结构示意图;
图5~图14是本发明具体实施例的浅沟槽隔离结构形成方法的剖面结构示意图。
具体实施方式
经过创造性劳动,本发明提供一种新的浅沟槽隔离结构的形成方法,使浅沟槽侧壁顶部的尖锐倒角变得圆滑。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
参照图5,提供衬底300,在衬底300上形成氧化硅层301,在氧化硅层301上形成氮化硅层302。
具体地,首先,使用化学气相沉积或热氧化生长工艺,在衬底300上表面形成氧化硅层301,该氧化硅层301用于隔离衬底300,避免后续工艺对衬底300造成污染,并在后续工艺中起到掩模作用。接着,沉积氮化硅层302,在该过程中,氧化硅层301阻止氮对衬底300造成污染。该氧化硅层301、氮化硅层302共同作为后续工艺的硬掩模层。
在具体实施例中,所述衬底300为硅衬底、锗衬底、氮化硅衬底或者绝缘体上硅衬底等;或者还可以包括其它的材料,例如砷化镓等Ⅲ-Ⅴ族化合物。本领域的技术人员可以根据衬底300上形成的晶体管类型选择衬底,因此衬底的类型不应限制本发明的保护范围。
继续参照图5,在氮化硅层302上沉积无定形碳(Amorphous Carbon,AC)层303,无定形碳层303可以提供较高分辨率和精细图案化,保证后续浅沟槽宽度一致性的稳定性。
在无定形碳层303上沉积抗反射层304,所述抗反射层304用于后续形成图形化的光刻胶层时的吸光层,在本实施例中,抗反射层304选择电介质抗反射层(DielectricAnti-Reflection Coating,DARC)。
在形成抗反射层304后,参照图6,在抗反射层304上形成图形化的光刻胶层305,图形化的光刻胶层305定义浅沟槽的位置。
具体地,首先,在抗反射层304上形成一层光刻胶层,使用旋涂(spin-oncoating)、喷涂(spray coating)、滴涂(dip coating)、刷涂(brush coating)或者蒸发,可以根据实际情况选择相应的方法。在本实施例中,采用旋转涂胶方法在抗反射层304上均匀地涂上液相光刻胶材料。接着,通过对准和曝光等一系列工艺过程得到图形化的光刻胶层305。在曝光过程中,抗反射层304可以减少无定形碳层303引起的对曝光光线的反射,减少曝光光线的反射光线对光刻胶曝光的影响,提高光刻胶层曝光精度。
在形成图形化的光刻胶层305后,参照图7,以图形化的光刻胶层305为掩模,刻蚀抗反射层304、无定形碳层303、氮化硅层302、氧化硅层301,形成开口306,剩余氮化硅层、氧化硅层作为图形化的硬掩模层307。
接着,参照图8,去除图形化的光刻胶层、剩余的抗反射层和无定形碳层。
参照图9,以图形化的硬掩模层307为掩模,刻蚀衬底300形成浅沟槽308,浅沟槽308两侧的衬底为有源区,形成浅沟槽后,在浅沟槽308的侧壁顶部形成有尖锐倒角309。刻蚀衬底300的方法可以为等离子体干法刻蚀法,具体为本领域技术人员所熟知,在此不赘述。在形成浅沟槽308后,可以继续对浅沟槽308的侧壁和底部进行湿法清洗,清除等离子体干法刻蚀过程中在浅沟槽侧壁和底部形成的聚合物残留。
在其他实施例中,在刻蚀氧化硅层301后,还可以继续以图形化的光刻胶层为掩模,刻蚀衬底300形成浅沟槽,之后去除图形化的光刻胶层。去除图形化的光刻胶层和无定形碳层的方法为灰化工艺,去除抗反射层的方法为干法刻蚀。
在形成浅沟槽308后,参照图10,在浅沟槽308底部和侧壁热氧化生长衬垫层310,衬垫层310用于改善衬底300与后续介电材料之间的界面特性。
接着,参照图11,在浅沟槽中形成介电材料311,介电材料311覆盖衬垫层310表面,在本实施例中介电材料311为氧化硅。介电材料311两侧为衬底中的有源区,介电材料311为相邻有源区提供绝缘隔离。
具体地,化学气相沉积介电材料,介电材料覆盖图形化的硬掩模层307、并填充浅沟槽;接着平坦化介电材料至图形化的硬掩模层307上表面停止,在浅沟槽中形成介电材料311。其中,平坦化介电材料的方法可以是回刻蚀或化学机械研磨。在本实施例中为化学机械研磨(Chemical Mechanical Planarization,CMP)。
在图11中,介电材料311上表面低于图形化的硬掩模层307上表面。这是因为化学气相沉积介电材料时,位于图形化的硬掩模层307上的介电材料上表面高于浅沟槽中的介电材料上表面,在CMP过程中,它们的研磨速率不同,进而造成介电材料311上表面与图形化的硬掩模层307上表面不在同一平面上。
在浅沟槽中形成介电材料后,参照图12,使用热磷酸湿法腐蚀的方法对图形化的硬掩模层307的开口306进行回拉(pull back)处理(S106),增大图形化的硬掩模层307的开口306,暴露靠近浅沟槽的衬底上表面。增大开口306的目的是确保后续退火时,高温氩气更集中作用于尖锐倒角309及其附近的衬底,缩短高温退火时间。如果后续高温退火时间很长,则此处的回拉步骤可以省去。
参照图12,在热磷酸溶液的湿法腐蚀过程中,基本不会刻蚀介电材料311和氧化硅层301。
另外,参照图12,开口306的侧壁为阶梯状。这是因为图形化的硬掩模层307高于介电材料311,在湿法腐蚀过程中,高于介电材料311的图形化的硬掩模层307的侧壁先遭到腐蚀,接着热磷酸开始接触并腐蚀靠近介电材料的图形化的硬掩模层侧壁。这样在同一时间范围内,高于介电材料311的图形化的硬掩模层的侧壁比靠近介电材料的图形化的硬掩模层侧壁遭到更多刻蚀,造成图形化的硬掩模层307的开口306侧壁呈阶梯状。
在对图形化的硬掩模层307进行回拉处理后,参照图13,在惰性气体气氛中进行退火处理。对比参照图12,退火处理使得所述尖锐倒角309变得圆滑,所述气体气氛中气体的分子质量大于等于氩气的分子质量,该退火处理过程所处气体气氛中气体为氩气、氪气、氙气、氡气中的一种或多种的混合气体。在本实施例中,退火处理过程所处气体气氛为氩气,以下内容将以氩气为例进行阐述。
在退火处理的高温条件下,尖锐倒角309位置的衬底会软化。再加以氩气对尖锐倒角309位置进行重轰击,使得软化的尖锐倒角309逐渐趋于圆滑,而形成圆角。圆角可以避免浅沟槽隔离结构击穿和窄宽效应,提升晶体管的性能。另外,在该过程中,氩气不会穿过氧化硅层301而对衬底300造成损伤,也保证了衬底300的完整性。
在具体实施例中,所述退火处理的温度范围为大于等于900℃小于等于1500℃,退火处理的时间范围为大于等于0.5h小于等于2h。在本实施例中,在退火处理前,对图形化的硬掩模层307进行回拉处理,增大开口306,这样高温氩气可以更快速、更充分作用于尖锐倒角309,在保证尖锐倒角309变得圆滑的前提下,缩短退火处理的时间。若在其他实施例中,也可以不进行回拉处理,通过延长退火处理的时间实现尖锐倒角309圆滑。
在进行退火处理后,参照图14,使用湿法刻蚀去除图形化的硬掩模层,使用的刻蚀剂为磷酸溶液。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (11)
1.一种浅沟槽隔离结构的形成方法,其特征在于,包括:
提供衬底;
刻蚀所述衬底形成浅沟槽,在所述浅沟槽侧壁顶部形成有尖锐倒角;
在所述浅沟槽中形成介电材料,介电材料的上表面高于衬底的上表面、介电材料的上表面低于图形化的硬掩膜层的上表面;
在所述浅沟槽中形成介电材料后,进行退火处理前,对所述图形化的硬掩模层的开口进行回拉处理,暴露靠近浅沟槽的衬底上表面,使得后续退火时,氩气更集中作用于尖锐倒角及其附近的衬底;
在所述浅沟槽中形成介电材料后,在惰性气体气氛中进行退火处理使所述尖锐倒角位置的衬底变圆滑,所述气体气氛中气体的分子质量大于等于氩气的分子质量。
2.如权利要求1所述的形成方法,其特征在于,所述退火处理的温度范围为大于等于900℃小于等于1500℃,所述退火处理时间范围为大于等于0.5h小于等于2h。
3.如权利要求1所述的形成方法,其特征在于,所述惰性气体为氩气、氪气、氙气、氡气中的一种或多种的混合气体,且所述混合气体中包括氩气。
4.如权利要求1所述的形成方法,其特征在于,所述刻蚀衬底形成浅沟槽的方法包括:
在所述衬底上形成硬掩模层;
在所述硬掩模层上形成图形化的光刻胶层,图形化的光刻胶层定义浅沟槽的位置;
以所述图形化的光刻胶层为掩模,刻蚀所述硬掩模层形成图形化的硬掩模层;
去除图形化的光刻胶层,之后,以所述图形化的硬掩模层为掩模,刻蚀所述衬底形成浅沟槽,
在所述退火处理后,去除所述图形化的硬掩模层。
5.如权利要求4所述的形成方法,其特征在于,所述硬掩模层为氮化硅层,
或者所述硬掩模层为氧化硅层和位于氧化硅层上的氮化硅层的叠层结构。
6.如权利要求4所述的形成方法,其特征在于,在所述浅沟槽中形成介电材料的方法包括:
沉积介电材料,所述介电材料覆盖图形化的硬掩模层、填充所述浅沟槽;
平坦化所述介电材料至图形化的硬掩模层上表面停止。
7.如权利要求6所述的形成方法,其特征在于,所述平坦化介电材料的方法为化学机械研磨或回刻蚀。
8.如权利要求6所述的形成方法,其特征在于,在沉积介电材料之前,在所述浅沟槽底部和侧壁形成衬垫层。
9.如权利要求4所述的形成方法,其特征在于,在形成图形化的光刻胶层之前,还包括:
在所述硬掩模层上形成无定形碳层;
在所述无定形碳层上形成抗反射层。
10.如权利要求5所述的形成方法,其特征在于,去除图形化的硬掩模层的方法为湿法刻蚀,使用的刻蚀剂为磷酸溶液。
11.如权利要求1所述的形成方法,其特征在于,所述介电材料为氧化硅。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310299419.7A CN104299938B (zh) | 2013-07-16 | 2013-07-16 | 浅沟槽隔离结构的形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310299419.7A CN104299938B (zh) | 2013-07-16 | 2013-07-16 | 浅沟槽隔离结构的形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104299938A CN104299938A (zh) | 2015-01-21 |
CN104299938B true CN104299938B (zh) | 2018-03-30 |
Family
ID=52319608
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310299419.7A Active CN104299938B (zh) | 2013-07-16 | 2013-07-16 | 浅沟槽隔离结构的形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104299938B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105700076B (zh) * | 2016-01-19 | 2019-01-25 | 中国电子科技集团公司第二十三研究所 | 一种光波导屏蔽层的刻蚀方法 |
CN110211919B (zh) * | 2019-07-15 | 2022-05-10 | 武汉新芯集成电路制造有限公司 | 浅沟槽隔离结构的形成方法及半导体器件的形成方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1494126A (zh) * | 2002-10-30 | 2004-05-05 | 矽统科技股份有限公司 | 在半导体基底之中形成浅沟槽隔离物的方法 |
CN1947260A (zh) * | 2004-04-30 | 2007-04-11 | 飞思卡尔半导体公司 | 隔离沟槽 |
CN101075574A (zh) * | 2007-06-12 | 2007-11-21 | 上海宏力半导体制造有限公司 | 高压组件的浅沟槽隔离结构的制造方法 |
CN101154617A (zh) * | 2006-09-30 | 2008-04-02 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的制造方法 |
CN102222636A (zh) * | 2010-04-14 | 2011-10-19 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离的制作方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6913978B1 (en) * | 2004-02-25 | 2005-07-05 | United Microelectronics Corp. | Method for forming shallow trench isolation structure |
-
2013
- 2013-07-16 CN CN201310299419.7A patent/CN104299938B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1494126A (zh) * | 2002-10-30 | 2004-05-05 | 矽统科技股份有限公司 | 在半导体基底之中形成浅沟槽隔离物的方法 |
CN1947260A (zh) * | 2004-04-30 | 2007-04-11 | 飞思卡尔半导体公司 | 隔离沟槽 |
CN101154617A (zh) * | 2006-09-30 | 2008-04-02 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的制造方法 |
CN101075574A (zh) * | 2007-06-12 | 2007-11-21 | 上海宏力半导体制造有限公司 | 高压组件的浅沟槽隔离结构的制造方法 |
CN102222636A (zh) * | 2010-04-14 | 2011-10-19 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离的制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104299938A (zh) | 2015-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9123773B1 (en) | T-shaped single diffusion barrier with single mask approach process flow | |
US8759173B2 (en) | Finlike structures and methods of making same | |
CN103337475B (zh) | 双结构接触孔同步刻蚀工艺 | |
CN106229288B (zh) | 有源区制备方法 | |
US9515078B2 (en) | Semiconductor structure and method for forming the same | |
CN104916583A (zh) | 用于平坦凹进或去除可变高度层的barc辅助工艺 | |
US9006079B2 (en) | Methods for forming semiconductor fins with reduced widths | |
US20150041948A1 (en) | Semiconductor device including sti structure and method for forming the same | |
US20140273480A1 (en) | Method for producing a substrate provided with edge protection | |
CN104835774A (zh) | 一种半导体器件的制备方法 | |
CN104425339B (zh) | 用于鳍式场效应晶体管的浅沟槽隔离结构的形成方法 | |
EP2933829B1 (en) | Method for reducing defects in shallow trench isolation | |
US10957550B2 (en) | Semiconductor structure and formation method thereof | |
CN106159673A (zh) | 具有倒台结构脊波导的半导体激光器芯片及其制造方法 | |
CN104299938B (zh) | 浅沟槽隔离结构的形成方法 | |
CN103972076A (zh) | 一种自对准双层图形的形成方法 | |
CN104701141B (zh) | 一种半导体器件的形成方法 | |
US20150270159A1 (en) | Fabrication of semiconductor structures using oxidized polycrystalline silicon as conformal stop layers | |
CN108257860A (zh) | 一种栅极氧化层的制作方法 | |
CN104867860B (zh) | 一种浅沟槽隔离结构的制作方法 | |
CN105575787A (zh) | 半导体结构的形成方法 | |
US8633113B2 (en) | Method for fabricating a bottom oxide layer in a trench | |
CN104064474B (zh) | 双重图形化鳍式晶体管的鳍结构制造方法 | |
CN104409419B (zh) | 一种空气侧墙的制作方法 | |
CN103972078A (zh) | 一种自对准双层图形的形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |