CN104409419B - 一种空气侧墙的制作方法 - Google Patents

一种空气侧墙的制作方法 Download PDF

Info

Publication number
CN104409419B
CN104409419B CN201410652873.0A CN201410652873A CN104409419B CN 104409419 B CN104409419 B CN 104409419B CN 201410652873 A CN201410652873 A CN 201410652873A CN 104409419 B CN104409419 B CN 104409419B
Authority
CN
China
Prior art keywords
side wall
apf
preparation
air side
side walls
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410652873.0A
Other languages
English (en)
Other versions
CN104409419A (zh
Inventor
曾绍海
李铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Original Assignee
Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Integrated Circuit Research and Development Center Co Ltd filed Critical Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority to CN201410652873.0A priority Critical patent/CN104409419B/zh
Publication of CN104409419A publication Critical patent/CN104409419A/zh
Application granted granted Critical
Publication of CN104409419B publication Critical patent/CN104409419B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape

Abstract

本发明公开了一种空气侧墙的制作方法，在CMOS器件制作过程中，通过形成释放口将NMOS栅极、PMOS栅极两侧的APF侧墙刻蚀去除来形成空气侧墙，以取代传统的二氧化硅或氮化硅侧墙，利用侧墙中空气的介质特性，可有效减小器件的寄生电容，提高器件的瞬态响应特征，从而减小反转延迟，降低开关所需能量，减小能耗，提高CMOS的运行速度，并可与现有的CMOS工艺相兼容，因此具有很大的应用价值。

Description

一种空气侧墙的制作方法
技术领域
本发明涉及半导体集成电路领域，更具体地，涉及一种空气侧墙的制作方法。
背景技术
在半导体集成电路工业中，随着半导体器件集成度的持续增加以及与这些器件相关的临界尺寸的持续减小，如何减小CMOS的能耗以减少器件的发热已成为人们关注的焦点。
人们通过采用电阻率更低的铜金属线替代铝金属线，以及采用镍硅化合物取代钴硅化合物等措施来减小CMOS的能耗，提高互连速度。但随着技术的不断发展进步，需要更多地新技术以取得更多的好处。
目前的CMOS工艺中，普遍采用二氧化硅或者氮化硅来制作侧墙(Spacer)。侧墙用来环绕栅极，以控制离子注入的区域，防止更大剂量的源漏(S/D)注入过于接近沟道以致可能发生的源漏穿通现象。
请参阅图1，图1是现有技术的CMOS工艺中侧墙的一种制作方法形成的器件结构示意图。如图1所示，在现有技术的CMOS工艺中，侧墙的一种制作方法包括以下步骤：
步骤一：在P型半导体衬底100上外延生长一层P型单晶硅101；
步骤二：在P型单晶硅101中制作N阱102、P阱103以及浅槽隔离104；
步骤三：在P阱103和N阱102中分别形成N+源漏区105、P+源漏区106；
步骤四：形成栅极107，并在栅极107两侧形成氮化硅或者二氧化硅侧墙108。
利用上述工艺所制作的氮化硅或者二氧化硅侧墙，可用来控制离子注入的区域。但是，氮化硅或者二氧化硅侧墙也同时会带来使得器件的寄生电容增大，器件瞬态响应慢，影响反转延迟，开关所需能量大，能耗高的问题。
因此，鉴于以上原因，急需开发一种新型的侧墙，以解决上述问题。
发明内容
本发明的目的在于克服现有技术存在的上述缺陷，提供一种空气侧墙的制作方法，通过形成释放口将NMOS栅极、PMOS栅极两侧的APF侧墙刻蚀去除来形成空气侧墙，以取代传统的二氧化硅或氮化硅侧墙，利用侧墙中空气的介质特性，可减小反转延迟，降低开关所需能量，减小能耗，从而提高CMOS的运行速度，并可与现有的CMOS工艺相兼容。
为实现上述目的，本发明的技术方案如下：
一种空气侧墙的制作方法，用于CMOS工艺中的器件制作，其特征在于，包括：
步骤一：提供一半导体衬底，所述半导体衬底包括NMOS区和PMOS区，所述NMOS区形成有N+源漏区和NMOS栅极，所述PMOS区形成有P+源漏区和PMOS栅极；
步骤二：沉积APF层，并刻蚀形成所述NMOS栅极、PMOS栅极的APF侧墙；
步骤三：沉积第一介质层，覆盖所述NMOS栅极、PMOS栅极及APF侧墙；其中，所述第一介质层为采用原子层沉积工艺低温沉积而成的二氧化硅介质层，反应气体为SiH2(NEt2)2(BDEAS)，反应温度为50～100℃；
步骤四：对所述第一介质层进行平坦化，直至去除所述APF侧墙顶部的一部分，以在所述APF侧墙顶部形成释放口；
步骤五：通过所述释放口去除所述APF侧墙；其中，通过所述释放口采用干法刻蚀去除所述APF侧墙，反应气体为氧气；
步骤六：沉积第二介质层，封闭所述释放口，原位形成所述NMOS栅极、PMOS栅极的空气侧墙。
优选地，步骤二中，所述APF层采用等离子增强化学气相沉积工艺沉积而成，其沉积厚度为800～2000埃。
优选地，所述等离子增强化学气相沉积工艺时的反应气体为乙炔，反应温度为350～480℃，反应直流功率为350～600瓦。
优选地，步骤三中，所述第一介质层沉积厚度为300～800埃。
优选地，所述原子层沉积工艺时的功率为1500～2500瓦。
优选地，步骤四中，采用化学机械研磨法对所述第一介质层进行平坦化。
优选地，步骤四中，所述释放口的宽度为5～10nm。
优选地，所述干法刻蚀时的功率为300～500瓦。
优选地，步骤六中，所述第二介质层为采用等离子增强化学气相沉积工艺沉积而成的二氧化硅介质层，其沉积厚度为2000～5000埃。
从上述技术方案可以看出，本发明在CMOS器件制作过程中，通过形成释放口将NMOS栅极、PMOS栅极两侧的APF侧墙刻蚀去除来形成空气侧墙，以取代传统的二氧化硅或氮化硅侧墙，利用空气的介质特性，可有效减小器件的寄生电容，提高器件的瞬态响应特征，从而减小反转延迟，降低开关所需能量，减小能耗，提高CMOS的运行速度，并可与现有的CMOS工艺相兼容，因此具有很大的应用价值。
附图说明
图1是现有技术的CMOS工艺中侧墙的一种制作方法形成的器件结构示意图；
图2是本发明一种空气侧墙的制作方法的流程图；
图3～图8是应用图2的制作方法制作本发明的一种空气侧墙的实施例的器件结构示意图。
具体实施方式
下面结合附图，对本发明的具体实施方式作进一步的详细说明。
需要说明的是，在下述的具体实施方式中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。
在本实施例中，请参阅图2，图2是本发明一种空气侧墙的制作方法的流程图；同时，请对照参阅图3～图8，图3～图8是应用图2的制作方法制作本发明的一种空气侧墙的实施例的器件结构示意图。图3～图8中示意的器件结构，可与图2中的各制作步骤相对应，以便于对本发明方法的理解。
如图2所示，本发明提供了一种空气侧墙的制作方法，包括以下步骤：
如框S01所示，步骤一：提供一半导体衬底，所述半导体衬底包括NMOS区和PMOS区，所述NMOS区形成有N+源漏区和NMOS栅极，所述PMOS区形成有P+源漏区和PMOS栅极。
请参考图3，本发明的一种空气侧墙的制作方法，应用于CMOS工艺中的器件制作。首先，采用现有的CMOS工艺及公知技术，在包括NMOS区和PMOS区的半导体衬底上形成所述NMOS区的N+源漏区和NMOS栅极，以及形成所述PMOS区的P+源漏区和PMOS栅极。具体步骤如下：
在P型半导体衬底200上外延生长一层P型单晶硅201；
在P型单晶硅201中制作N阱202、P阱203以及浅槽隔离204；
在P阱203和N阱202中分别形成N+源漏区205、P+源漏区206；
然后，形成栅极207。
如框S02所示，步骤二：沉积APF层，并刻蚀形成所述NMOS栅极、PMOS栅极的APF侧墙。
接着，请参考图4，在单晶硅201和栅极207上方沉积一连续的APF层(AdvancedPatterning Film，先进图形化膜层)，将单晶硅201和栅极207完全覆盖(图示已作省略处理)。所述APF层可采用等离子增强化学气相沉积工艺沉积而成。沉积时的反应气体例如可为乙炔，反应温度优选为350～480℃，例如可采用400℃的反应温度；反应直流功率优选为350～600瓦，例如可采用400瓦的反应直流功率。所述APF层的沉积厚度优选为800～2000埃，例如可沉积1500埃的APF。然后，应用公知技术对APF层进行刻蚀，形成所述NMOS栅极、PMOS栅极207的APF侧墙208。APF为无定形碳材料，此处形成APF侧墙208，是为了作为后续形成本发明的空气侧墙时需要去除的牺牲侧墙。
如框S03所示，步骤三：沉积第一介质层，覆盖所述NMOS栅极、PMOS栅极及APF侧墙。
请参考图5，在栅极207上方沉积一连续的第一介质层209，并将所述NMOS栅极、PMOS栅极207及APF侧墙208全部覆盖。所述第一介质层209为采用原子层沉积工艺低温沉积而成的二氧化硅第一介质层209。沉积时的反应气体为SiH2(NEt2)2(BDEAS)，反应温度优选为50～100℃，例如可采用50℃的反应温度；功率优选为1500～2500瓦，例如可采用2000瓦的功率。所述第一介质层209的沉积厚度优选为300～800埃，例如可沉积600埃的二氧化硅第一介质层209。
如框S04所示，步骤四：对所述第一介质层进行平坦化，直至去除所述APF侧墙顶部的一部分，以在所述APF侧墙顶部形成释放口。
接着，请参考图6，采用化学机械研磨法对所述第一介质层209进行平坦化处理，一直研磨到所述APF侧墙208顶部露出一部分为止，即去除所述APF侧墙208顶部的一部分。在所述第一介质层209的表面露出的所述APF侧墙208的这部分顶部所围成的区域形成一个释放口210。研磨时，将这个释放口210的宽度(即图示的左右方向宽度)控制在5～10nm的范围即可。
如框S05所示，步骤五：通过所述释放口去除所述APF侧墙。
请参考图7，在所述释放口210形成后，即可通过所述释放口210，采用干法刻蚀去除之前形成的作为牺牲侧墙的所述APF侧墙208。在干法刻蚀时所采用的反应气体为氧气，功率优选为300～500瓦，例如采用干法刻蚀工艺，在350瓦的功率下、以氧气为反应气体，通过所述释放口210将所述释放口210下方内部的所述APF侧墙208全部去除，形成中空的空气间隙211。
如框S06所示，步骤六：沉积第二介质层，封闭所述释放口，原位形成所述NMOS栅极、PMOS栅极的空气侧墙。
最后，请参考图8，在所述释放口210上方继续沉积一连续的第二介质层212，并将所述释放口210完全封闭。所述第二介质层212为采用等离子增强化学气相沉积工艺沉积而成的二氧化硅第二介质层212，沉积时的工艺条件与公知方式相同，所述第二介质层212的沉积厚度优选为2000～5000埃，例如可沉积厚度为4000埃的二氧化硅第二介质层212。在使用二氧化硅第二介质层212将所述释放口210完全封闭后，即可在所述释放口210下方内部已被去除的所述APF侧墙208原有部位形成的中空间隙211处，构成采用本发明的方法制作而成的空气侧墙213。
在完成上述步骤后，即可继续执行形成CMOS器件的铜后道的其他工艺，这些工艺步骤可以采用本领域技术人员所熟悉的方法形成，在此不作赘述。
综上所述，相较于现有技术，本发明在CMOS制作过程中，通过形成释放口将NMOS栅极、PMOS栅极两侧的APF侧墙刻蚀去除来形成空气侧墙，以取代传统的二氧化硅或氮化硅侧墙，利用空气的介质特性，可有效减小器件的寄生电容，提高器件的瞬态响应特征，从而减小反转延迟，降低开关所需能量，减小能耗，提高CMOS的运行速度，并可与现有的CMOS工艺相兼容，因此具有很大的应用价值。
以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。

Claims (9)

1.一种空气侧墙的制作方法，用于CMOS工艺中的器件制作，其特征在于，包括：
步骤一：提供一半导体衬底，所述半导体衬底包括NMOS区和PMOS区，所述NMOS区形成有N+源漏区和NMOS栅极，所述PMOS区形成有P+源漏区和PMOS栅极；
步骤二：沉积APF层，并刻蚀形成所述NMOS栅极、PMOS栅极的APF侧墙；
步骤三：沉积第一介质层，覆盖所述NMOS栅极、PMOS栅极及APF侧墙；其中，所述第一介质层为采用原子层沉积工艺低温沉积而成的二氧化硅介质层，反应气体为SiH2(NEt2)2(BDEAS)，反应温度为50～100℃；
步骤四：对所述第一介质层进行平坦化，直至去除所述APF侧墙顶部的一部分，以在所述APF侧墙顶部形成释放口；
步骤五：通过所述释放口去除所述APF侧墙；其中，通过所述释放口采用干法刻蚀去除所述APF侧墙，反应气体为氧气；
步骤六：沉积第二介质层，封闭所述释放口，原位形成所述NMOS栅极、PMOS栅极的空气侧墙。
2.根据权利要求1所述的空气侧墙的制作方法，其特征在于，步骤二中，所述APF层采用等离子增强化学气相沉积工艺沉积而成，其沉积厚度为800～2000埃。
3.根据权利要求2所述的空气侧墙的制作方法，其特征在于，所述等离子增强化学气相沉积工艺时的反应气体为乙炔，反应温度为350～480℃，反应直流功率为350～600瓦。
4.根据权利要求1所述的空气侧墙的制作方法，其特征在于，步骤三中，所述第一介质层沉积厚度为300～800埃。
5.根据权利要求4所述的空气侧墙的制作方法，其特征在于，所述原子层沉积工艺时的功率为1500～2500瓦。
6.根据权利要求1所述的空气侧墙的制作方法，其特征在于，步骤四中，采用化学机械研磨法对所述第一介质层进行平坦化。
7.根据权利要求1所述的空气侧墙的制作方法，其特征在于，步骤四中，所述释放口的宽度为5～10nm。
8.根据权利要求1所述的空气侧墙的制作方法，其特征在于，所述干法刻蚀时的功率为300～500瓦。
9.根据权利要求1所述的空气侧墙的制作方法，其特征在于，步骤六中，所述第二介质层为采用等离子增强化学气相沉积工艺沉积而成的二氧化硅介质层，其沉积厚度为2000～5000埃。
CN201410652873.0A 2014-11-17 2014-11-17 一种空气侧墙的制作方法 Active CN104409419B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410652873.0A CN104409419B (zh) 2014-11-17 2014-11-17 一种空气侧墙的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410652873.0A CN104409419B (zh) 2014-11-17 2014-11-17 一种空气侧墙的制作方法

Publications (2)

Publication Number Publication Date
CN104409419A CN104409419A (zh) 2015-03-11
CN104409419B true CN104409419B (zh) 2018-01-02

Family

ID=52647035

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410652873.0A Active CN104409419B (zh) 2014-11-17 2014-11-17 一种空气侧墙的制作方法

Country Status (1)

Country Link
CN (1) CN104409419B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10658296B2 (en) 2016-09-30 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Dielectric film for semiconductor fabrication

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102376647A (zh) * 2011-11-24 2012-03-14 上海华力微电子有限公司 具有空气侧墙的cmos 制作方法
CN102629627A (zh) * 2012-04-16 2012-08-08 清华大学 异质栅隧穿晶体管及其形成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080040697A1 (en) * 2006-06-21 2008-02-14 International Business Machines Corporation Design Structure Incorporating Semiconductor Device Structures with Voids

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102376647A (zh) * 2011-11-24 2012-03-14 上海华力微电子有限公司 具有空气侧墙的cmos 制作方法
CN102629627A (zh) * 2012-04-16 2012-08-08 清华大学 异质栅隧穿晶体管及其形成方法

Also Published As

Publication number Publication date
CN104409419A (zh) 2015-03-11

Similar Documents

Publication Publication Date Title
US11387148B2 (en) Semiconductor device
US9508850B2 (en) Epitaxial block layer for a fin field effect transistor device
CN103762236B (zh) 集成电路组件及其制造方法
CN106653751B (zh) 半导体器件及其制造方法
US9954104B2 (en) Multiwidth finFET with channel cladding
CN104752214B (zh) 鳍式场效应管的形成方法
CN103515321B (zh) 半导体器件的侧墙形成方法
CN105225950B (zh) 鳍式场效应晶体管的形成方法、mos晶体管的形成方法
CN103681355A (zh) 制备准soi源漏场效应晶体管器件的方法
CN104733314B (zh) 半导体结构及其形成方法
CN107785315A (zh) 半导体结构的形成方法
WO2014153942A1 (zh) 制备源漏准soi多栅结构器件的方法
US9401372B1 (en) Dual isolation on SSOI wafer
US8329531B2 (en) Strain memorization in strained SOI substrates of semiconductor devices
US20160086952A1 (en) Preventing epi damage for cap nitride strip scheme in a fin-shaped field effect transistor (finfet) device
CN104409419B (zh) 一种空气侧墙的制作方法
CN105185746B (zh) Cmos器件工艺中锗硅外延层的制备方法
CN107591364A (zh) 半导体结构及其形成方法
US8269307B2 (en) Shallow trench isolation structure and method for forming the same
US20150001628A1 (en) Semiconductor structure with improved isolation and method of fabrication to enable fine pitch transistor arrays
CN104157601A (zh) 形成浅沟槽隔离结构的方法
US9634027B2 (en) CMOS structure on SSOI wafer
CN108630611A (zh) 半导体结构及其形成方法
US20110189615A1 (en) Semiconductor processing method of manufacturing mos transistor
CN104299938B (zh) 浅沟槽隔离结构的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant