CN102376647A - 具有空气侧墙的cmos 制作方法 - Google Patents

具有空气侧墙的cmos 制作方法 Download PDF

Info

Publication number
CN102376647A
CN102376647A CN2011103795350A CN201110379535A CN102376647A CN 102376647 A CN102376647 A CN 102376647A CN 2011103795350 A CN2011103795350 A CN 2011103795350A CN 201110379535 A CN201110379535 A CN 201110379535A CN 102376647 A CN102376647 A CN 102376647A
Authority
CN
China
Prior art keywords
side wall
grid
cmos
pmos
nmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103795350A
Other languages
English (en)
Other versions
CN102376647B (zh
Inventor
周军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN 201110379535 priority Critical patent/CN102376647B/zh
Publication of CN102376647A publication Critical patent/CN102376647A/zh
Application granted granted Critical
Publication of CN102376647B publication Critical patent/CN102376647B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及一种具有空气侧墙的CMOS制作方法，步骤如下：提供一硅晶片，所述硅晶片包括NMOS区和PMOS区，所述NMOS区形成有P+源/漏区和NMOS栅极，所述PMOS区形成有N+源/漏区和PMOS栅极，所述NMOS栅极和PMOS栅极两侧都具有侧墙；在上述结构上沉积第一介质层；直至去除所述侧墙顶部的一部分，在侧墙顶部形成释放口；湿法刻蚀去除NMOS栅极和PMOS栅极两侧的侧墙；在上述结构上沉积第二介质层；采用光刻、刻蚀工艺，形成分别连通至N+源/漏区、P+源/漏区的接触孔；在接触孔内填充金属形成互连，本发明在CMOS制作过程中去除栅极两侧的二氧化硅或者氮化硅侧墙，形成空气侧墙，从而减小反转延迟；降低开关所需能量，减小能耗，提高CMOS的速度。

Description

具有空气侧墙的CMOS 制作方法
技术领域
本发明涉及半导体领域，特别涉及一种具有空气侧墙的CMOS制作方法。
背景技术
随着半导体器件集成度的持续增加以及与这些器件相关的临界尺寸的持续减小，如何减小CMOS的能耗以减少发热和降低能耗成为人们关注的焦点。人们通过采用铜互连以取代铝互连以及采用镍硅化物取代钴硅化物等等措施来减小CMOS的能耗，提高互连速度。但随着技术的不断发展进步，需要有更多的新技术以取得更多的好处。
目前的CMOS工艺中普遍采用了二氧化硅或者氮化硅的侧墙，以控制离子注入的区域。现有技术中CMOS晶体管的制作方法，步骤如下：如图1a所示，在p型半导体衬底100上外延p型硅101，在外延p型硅中制作N阱102、P阱103以及隔离P阱103和N阱102的浅沟槽隔离104，在P阱103和N阱102中分别形成N+源/漏区105、P+源/漏区106和两侧具有氮化硅侧墙107的栅极108，如图1b所示，在上述结构上沉积介质层109，如图1c所示，采用光刻刻蚀，形成分别连通至N+源/漏区105、P+源/漏区106的接触孔110，图1d所示，在接触孔110内填充金属形成互连111。
现有CMOS中的侧墙使得器件的寄生电容增大，器件瞬态响应慢，影响反转延迟，开关所需能量大、能耗大。
发明内容
本发明的目的是提供一种具有空气侧墙的CMOS制作方法，以减小反转延迟，降低开关所需能量，减小能耗，提高CMOS的速度。
本发明的技术解决方案是一种具有空气侧墙的CMOS制作方法，包括以下步骤：
所述硅晶片包括NMOS区和PMOS区，所述NMOS区形成有P+源/漏区和NMOS栅极，所述PMOS区形成有N+源/漏区和PMOS栅极，所述NMOS栅极和PMOS栅极两侧都具有侧墙；
在上述结构上沉积第一介质层；
化学机械研磨第一介质层，直至去除所述侧墙顶部的一部分，在侧墙顶部形成释放口；
湿法刻蚀去除NMOS栅极和PMOS栅极两侧的侧墙；
在上述结构上沉积第二介质层；
采用光刻、刻蚀工艺，形成分别连通至N+源/漏区、P+源/漏区的接触孔；
在接触孔内填充金属形成互连。
作为优选：所述侧墙的材料为氮化硅或二氧化硅。
作为优选：所述第一介质层为二氧化硅或低介电常数薄膜，其厚度为3000-9000埃。
作为优选：所述第二介质层为二氧化硅或低介电常数薄膜，其厚度为3000-6000埃。
作为优选：所述释放口的宽度小于10nm。
作为优选：所述湿法刻蚀去除NMOS栅极和PMOS栅极两侧的侧墙采用磷酸。
与现有技术相比，本发明在CMOS制作过程中去除栅极两侧的二氧化硅或者氮化硅侧墙，形成空气侧墙，空气侧墙的引入能有效减小器件的寄生电容，提高器件瞬态响应特性，从而减小反转延迟；降低开关所需能量，减小能耗，提高CMOS的速度。
附图说明
图1a-1d是现有技术CMOS的制作流程中各个工艺步骤的剖面图。
图2是本发明具有空气侧墙的CMOS的制作流程图。
图3a-3g是本发明具有空气侧墙的CMOS的制作流程中各个工艺步骤的剖面图。
具体实施方式
本发明下面将结合附图作进一步详述：
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。
其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图2示出了本发明的具有空气侧墙的CMOS的制作流程。
请参阅图2所示，在本实施例中，具体步骤如下：
在步骤201中，如图3a所示，所述硅晶片包括NMOS区和PMOS区，所述NMOS区形成有P+源/漏区和NMOS栅极，所述PMOS区形成有N+源/漏区和PMOS栅极，所述NMOS栅极和PMOS栅极两侧都具有侧墙，所述步骤具体如下：在p型半导体衬底300上外延p型硅301，在外延p型硅301中制作N阱302、P阱303以及隔离P阱303和N阱302的浅沟槽隔离304，在P阱303上方形成PMOS栅极308，在P阱303中形成N+源/漏区305，在N阱302上方形成NMOS栅极308，在N阱302中形成P+源/漏区306，所述PMOS栅极308和NMOS栅极308两侧具有侧墙307，所述侧墙307为氮化硅或二氧化硅；
在步骤202中，如图3b所示，在上述结构上沉积第一介质层309，所述第一介质层309为二氧化硅或低介电常数薄膜，所述第一介质层309的厚度为3000-9000埃；
在步骤203中，如图3c所示，化学机械研磨第一介质层309，直至去除所述侧墙307顶部的一部分，在侧墙307顶部形成释放口310，所述释放口310的宽度小于10nm；
在步骤204中，如图3d所示，湿法刻蚀去除PMOS栅极308和NMOS栅极308两侧的氮化硅侧墙307，所述湿法刻蚀采用磷酸，所述磷酸对氮化硅的刻蚀选择比大于介质层和硅；
在步骤205中，如图3e所示，在上述结构上沉积第二介质层311，所述第二介质层311为二氧化硅或低介电常数薄膜，所述第二介质层311的厚度为3000-6000埃，所述第二介质层311的沉积在开始阶段为快速沉积，使去除侧墙的部分仍然保留着孔隙；
在步骤206中，如图3f所示，采用光刻、刻蚀工艺，形成分别连通至N+源/漏区305、P+源/漏区306的接触孔312；
在步骤207中，如图3g所示，在接触孔312内填充金属形成互连313。
本发明在CMOS制作过程中去除栅极两侧的氮化硅侧墙，形成空气侧墙，空气侧墙的引入能有效减小器件的寄生电容，提高器件瞬态响应特性，CMOS的性能得到很大的提高。采用了空气侧墙之后，CMOS反转延迟相对于氮化硅侧墙能够减小45％，相对于二氧化硅侧墙能够减小30％；开关的能耗相对于氮化硅侧墙能够减小46％，相对于二氧化硅侧墙能够减小33％。从而减小反转延迟；降低开关所需能量，减小能耗，提高CMOS的速度。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求范围所做的均等变化与修饰，皆应属本发明权利要求的涵盖范围。

Claims (6)

1.一种具有空气侧墙的CMOS制作方法，其特征在于，包括以下步骤：
提供一硅晶片，所述硅晶片包括NMOS区和PMOS区，所述NMOS区形成有P+源/漏区和NMOS栅极，所述PMOS区形成有N+源/漏区和PMOS栅极，所述NMOS栅极和PMOS栅极两侧都具有侧墙；
在上述结构上沉积第一介质层；
化学机械研磨第一介质层，直至去除所述侧墙顶部的一部分，在侧墙顶部形成释放口；
湿法刻蚀去除NMOS栅极和PMOS栅极两侧的侧墙；
在上述结构上沉积第二介质层；
采用光刻、刻蚀工艺，形成分别连通至N+源/漏区、P+源/漏区的接触孔；
在接触孔内填充金属形成互连。
2.根据权利要求1所述的具有空气侧墙的CMOS制作方法，其特征在于：所述侧墙的材料为氮化硅或二氧化硅。
3.根据权利要求1所述的具有空气侧墙的CMOS制作方法，其特征在于：所述第一介质层为二氧化硅或低介电常数薄膜，其厚度为3000-9000埃。
4.根据权利要求1所述的具有空气侧墙的CMOS制作方法，其特征在于：所述第二介质层为二氧化硅或低介电常数薄膜，其厚度为3000-6000埃。
5.根据权利要求1所述的具有空气侧墙的CMOS制作方法，其特征在于：所述释放口的宽度小于10nm。
6.根据权利要求1所述的具有空气侧墙的CMOS制作方法，其特征在于：所述湿法刻蚀去除NMOS栅极和PMOS栅极两侧的侧墙采用磷酸。
CN 201110379535 2011-11-24 2011-11-24 具有空气侧墙的cmos 制作方法 Active CN102376647B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201110379535 CN102376647B (zh) 2011-11-24 2011-11-24 具有空气侧墙的cmos 制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201110379535 CN102376647B (zh) 2011-11-24 2011-11-24 具有空气侧墙的cmos 制作方法

Publications (2)

Publication Number Publication Date
CN102376647A true CN102376647A (zh) 2012-03-14
CN102376647B CN102376647B (zh) 2013-09-04

Family

ID=45795031

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201110379535 Active CN102376647B (zh) 2011-11-24 2011-11-24 具有空气侧墙的cmos 制作方法

Country Status (1)

Country Link
CN (1) CN102376647B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104409419A (zh) * 2014-11-17 2015-03-11 上海集成电路研发中心有限公司 一种空气侧墙的制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6104077A (en) * 1998-04-14 2000-08-15 Advanced Micro Devices, Inc. Semiconductor device having gate electrode with a sidewall air gap
US6124176A (en) * 1996-03-07 2000-09-26 Nec Corporation Method of producing a semiconductor device with reduced fringe capacitance and short channel effect
CN1437269A (zh) * 2002-02-07 2003-08-20 台湾积体电路制造股份有限公司 闸极组件及其制造方法
CN101114615A (zh) * 2006-07-28 2008-01-30 国际商业机器公司 实现具有改进硅化物控制的双应力层的结构和方法
CN102142373A (zh) * 2010-02-02 2011-08-03 中国科学院微电子研究所 一种半导体器件的制造方法
CN102214595A (zh) * 2011-05-26 2011-10-12 北京大学 一种空气为侧墙的围栅硅纳米线晶体管的制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6124176A (en) * 1996-03-07 2000-09-26 Nec Corporation Method of producing a semiconductor device with reduced fringe capacitance and short channel effect
US6104077A (en) * 1998-04-14 2000-08-15 Advanced Micro Devices, Inc. Semiconductor device having gate electrode with a sidewall air gap
CN1437269A (zh) * 2002-02-07 2003-08-20 台湾积体电路制造股份有限公司 闸极组件及其制造方法
CN101114615A (zh) * 2006-07-28 2008-01-30 国际商业机器公司 实现具有改进硅化物控制的双应力层的结构和方法
CN102142373A (zh) * 2010-02-02 2011-08-03 中国科学院微电子研究所 一种半导体器件的制造方法
CN102214595A (zh) * 2011-05-26 2011-10-12 北京大学 一种空气为侧墙的围栅硅纳米线晶体管的制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104409419A (zh) * 2014-11-17 2015-03-11 上海集成电路研发中心有限公司 一种空气侧墙的制作方法
CN104409419B (zh) * 2014-11-17 2018-01-02 上海集成电路研发中心有限公司 一种空气侧墙的制作方法

Also Published As

Publication number Publication date
CN102376647B (zh) 2013-09-04

Similar Documents

Publication Publication Date Title
CN105244320A (zh) 基于SOI的应变Ge沟道倒梯形栅CMOS集成器件及制备方法
CN103050530A (zh) FinFET器件及其制造方法
US8552503B2 (en) Strained silicon structure
CN102856180A (zh) 一种半导体器件的替代栅集成方法
CN105185702A (zh) 高k金属栅极结构的制造方法
CN102376647B (zh) 具有空气侧墙的cmos 制作方法
CN102664166B (zh) 一种cmos器件及其制作方法
CN103137538B (zh) 一种图形化绝缘体上Si/NiSi2衬底材料及其制备方法
CN103137537B (zh) 一种图形化全耗尽绝缘体上Si/CoSi2衬底材料及其制备方法
CN102800681B (zh) 一种SOI SiGe BiCMOS集成器件及制备方法
CN101202242A (zh) 制作浅槽隔离结构的工艺方法
CN104008975A (zh) 一种沟槽型功率mos晶体管的制造方法
CN102738156B (zh) 一种SiGe基垂直沟道应变BiCMOS集成器件及制备方法
CN102738152B (zh) 一种双多晶的应变Si BiCMOS集成器件及制备方法
CN103311241A (zh) 一种双多晶电容和mos管的集成结构及其制造方法
CN102751292B (zh) 一种基于三多晶SiGe HBT的混合晶面应变BiCMOS集成器件及制备方法
CN103367395B (zh) 半导体器件及其制造方法
CN102738149B (zh) 一种基于平面应变SiGe HBT器件的BiCMOS集成器件及制备方法
CN103187351B (zh) 集成电路的制作方法
CN103165672B (zh) Mos器件及制造方法
CN103137565B (zh) 一种图形化绝缘体上Si/CoSi2衬底材料及其制备方法
CN103633009B (zh) 浅沟槽隔离及其制造方法
CN102738173B (zh) 一种应变SiGe回型沟道SOI BiCMOS集成器件及制备方法
CN103137539B (zh) 一种绝缘体上Si/CoSi2衬底材料及其制备方法
CN102800672B (zh) 一种应变SiGe HBT垂直沟道BiCMOS集成器件及制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant