CN105244320A - 基于SOI的应变Ge沟道倒梯形栅CMOS集成器件及制备方法 - Google Patents

基于SOI的应变Ge沟道倒梯形栅CMOS集成器件及制备方法 Download PDF

Info

Publication number
CN105244320A
CN105244320A CN201510540719.9A CN201510540719A CN105244320A CN 105244320 A CN105244320 A CN 105244320A CN 201510540719 A CN201510540719 A CN 201510540719A CN 105244320 A CN105244320 A CN 105244320A
Authority
CN
China
Prior art keywords
nmos
pmos
layer
active area
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510540719.9A
Other languages
English (en)
Inventor
刘翔宇
苗渊浩
胡辉勇
张鹤鸣
宋建军
舒斌
宣荣喜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201510540719.9A priority Critical patent/CN105244320A/zh
Publication of CN105244320A publication Critical patent/CN105244320A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及一种基于SOI的应变Ge？CMOS集成器件及制备方法，该制备方法包括:选取SOI衬底；形成SiGe层，生长应变Ge层和Si帽层以形成NMOS和PMOS有源区；采用刻蚀工艺形成隔离沟槽；在NMOS有源区表面光刻形成NMOS栅极区图形，利用粒子束刻蚀工艺形成第一双梯形凹槽；在PMOS有源区表面光刻形成PMOS栅极区图形，利用粒子束刻蚀工艺形成第二双梯形凹槽；在NMOS和PMOS有源区表面分别形成栅介质材料；刻蚀PMOS有源区表面指定位置处的栅介质材料，并注入P型离子形成PMOS源漏区，刻蚀NMOS有源区表面指定位置处的栅介质材料，并注入N型离子形成NMOS源漏区；形成NMOS和PMOS栅极；金属化处理，并光刻漏极、源极和栅极引线，最终形成基于SOI的应变Ge沟道倒梯形栅CMOS集成器件。

Description

基于SOI的应变Ge沟道倒梯形栅CMOS集成器件及制备方法
技术领域
本发明属于半导体集成电路技术领域，尤其涉及一种基于SOI的应变Ge沟道倒梯形栅CMOS集成器件及制备方法。
背景技术
自从20世纪60年代出现了硅集成电路后，一个通用的电子电路可以制作在面积很小的单晶硅片上，实现了电子电路的微小型化；随着对集成电路需求的增长和研究工作的深入，又出现了单片集成系统和子系统，逐渐形成了研究在固体(主要在半导体)材料上构成微小型化电子电路、系统及子系统的电子学分支学科，即微电子学。微电子学是在物理学、电子学、材料科学、计算机科学、集成电路设计制造学等多种学科和超净、超纯、超精细加工技术基础上发展起来的一门新兴学科，也是一门极为活跃的学科，正在不断生长新的学科分支，构成一系列新的学科群，是发展现代高新技术和国民经济现代化的重要基础。微电子学主要研究半导体器件物理与固体物理，电子材料与固体电子器件，超大规模集成电路（ULSI）的设计与制造技术，微电子系统与微机械以及计算机辅助设计制造等。将光电子和微电子结合起来构成了集成光电子学（OEIC）；机械材料力学和微电子结合出现了微电子机械学（MEMS）；进入纳米领域后又新生长出量子电子学等等。这些新的学科分支及新的技术不仅有大量学术研究价值而且都具有广阔的应用前景，受到各国学术界、工业界的普遍重视，纷纷投入大量人力、物力发展新学科，开发新技术。微电子学的发展具有广阔的前景。微电子学是21世纪电子科学技术与信息科学技术的先导和基础。
对半导体产业发展产生巨大影响的“摩尔定律”之处：集成电路芯片上的晶体管数目，约每18个月翻一番，性能也翻一番。40多年来，世界半导体产业始终按照这条定律不断地发展。但是，随着器件特征尺寸的不断减小，尤其是进入纳米尺寸之后，微电子技术的发展越来越逼近材料、技术和器件的极限，面临着巨大的挑战。当器件特征尺寸缩小到65nm以后，纳米尺寸器件中的短沟效应、强场效应、量子效应、寄生参量的影响，工艺参数误差等问题对器件泄露电流、压阈特性、开态/关态电流等性能的影响越来越突出，电路速度和功耗的矛盾也将更加严重。
为了解决上述问题，新材料、新技术和新工艺被应用，但效果并不十分理想。比如：隧穿二极管虽然电流开关比很高，但制作成本高，开态电流小；石墨烯材料载流子具有极高的迁移率，但禁带宽度过小的问题一直没有很好的得以解决。FinFET器件可以有效减小泄露电流，但是工艺复杂且器件电学提升效果有限。因此，如何制作一种高性能的CMOS集成器件就变得及其重要。
发明内容
因此，为解决现有技术存在的技术缺陷和不足，本发明提出一种基于SOI的应变Ge沟道倒梯形栅CMOS集成器件及制备方法。
具体地，本发明实施例提出的一种基于SOI的应变Ge沟道倒梯形栅CMOS集成器件的制备方法，包括：
(a)选取SOI衬底；
(b)在所述SOI衬底上形成SiGe层，在所述SiGe层生长应变Ge层和Si帽层以形成NMOS有源区和PMOS有源区；
(c)在所述NMOS有源区和所述PMOS有源区之间采用刻蚀工艺形成隔离沟槽；
(d)在所述NMOS有源区表面光刻形成NMOS栅极区图形，利用粒子束刻蚀工艺在所述NMOS有源区形成第一双梯形凹槽；在所述PMOS有源区表面光刻形成PMOS栅极区图形，利用粒子束刻蚀工艺在所述PMOS有源区形成第二双梯形凹槽；
(e)在所述NMOS有源区和所述PMOS有源区表面分别形成NMOS栅介质材料和PMOS栅介质材料；
(f)刻蚀所述PMOS有源区表面指定位置处的所述栅介质材料，并向所述PMOS有源区注入P型离子形成PMOS源漏区，刻蚀所述NMOS有源区表面指定位置处的所述栅介质材料，并向所述NMOS有源区注入N型离子形成NMOS源漏区；
(g)在所述第一双梯形凹槽上方淀积金属以形成NMOS栅极；在所述第二双梯形凹槽上方淀积金属以形成PMOS栅极；以及
(h)金属化处理，并光刻漏极引线、源极引线和栅极引线，最终形成基于SOI的应变Ge沟道倒梯形栅CMOS集成器件。
此外，本发明另一实施例提出的一种基于SOI的应变Ge沟道倒梯形栅CMOS集成器件，由上述实施例的基于SOI的应变Ge沟道倒梯形栅CMOS集成器件的制备方法制得。
综上所述，本实施例的制备方法具有如下优点：
1.本发明制备的CMOS器件使用了相同的沟道材料，降低了集成电路的制造成本和工艺难度；
2.梯形栅可以等效为无穷多个小台阶的堆积，根据电流集边效应，台阶处的电流密度会增大，从而降低了沟道处的电流密度，以使CMOS电路获得较高的击穿电压；
3.由于栅极结构不是平面结构，栅电容不再是传统的平板电容，增加了器件的栅控能力，增大CMOS电路在关态时的击穿电压，增加了CMOS电路的可靠性；
4.本发明利用的沟道材料为应变Ge材料，相对于传统Si材料载流子迁移率提高了数倍，从而提高了CMOS器件的电流驱动与频率特性；
5.由于本发明所提出的工艺方法与现有Si集成电路加工工艺兼容，因此，可以在不用追加任何资金和设备投入的情况下，制备出应变Si沟道CMOS器件与集成电路，可实现了国内集成电路加工能力的大幅提升。
通过以下参考附图的详细说明，本发明的其它方面和特征变得明显。但是应当知道，该附图仅仅为解释的目的设计，而不是作为本发明的范围的限定，这是因为其应当参考附加的权利要求。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念地说明此处描述的结构和流程。
附图说明
下面将结合附图，对本发明的具体实施方式进行详细的说明。
图1为本发明实施例的一种基于SOI的应变Ge沟道倒梯形栅CMOS集成器件的制备方法流程图；
图2a-图2v为本发明实施例的一种基于SOI的应变Ge沟道倒梯形栅CMOS集成器件的制备方法示意图；以及
图3为本发明实施例的一种基于SOI的应变Ge沟道倒梯形栅CMOS集成器件的器件结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
实施例一
请参加图1，图1为本发明实施例的一种基于SOI的应变Ge沟道倒梯形栅CMOS集成器件的制备方法流程图，该制备方法包括如下步骤：
(a)选取SOI衬底；
(b)在SOI衬底上形成SiGe层，在SiGe层生长应变Ge层和Si帽层以形成NMOS有源区和PMOS有源区；
(c)在NMOS有源区和PMOS有源区之间采用刻蚀工艺形成隔离沟槽；
(d)在NMOS有源区表面光刻形成NMOS栅极区图形，利用粒子束刻蚀工艺在NMOS有源区形成第一双梯形凹槽；在PMOS有源区表面光刻形成PMOS栅极区图形，利用粒子束刻蚀工艺在PMOS有源区形成第二双梯形凹槽；
(e)在NMOS有源区和PMOS有源区表面分别形成NMOS栅介质材料和PMOS栅介质材料；
(f)刻蚀PMOS有源区表面指定位置处的栅介质材料，并向PMOS有源区注入P型离子形成PMOS源漏区，刻蚀NMOS有源区表面指定位置处的栅介质材料，并向NMOS有源区注入N型离子形成NMOS源漏区；
(g)在第一双梯形凹槽上方淀积金属以形成NMOS栅极；在第二双梯形凹槽上方淀积金属以形成PMOS栅极；以及
(h)金属化处理，并光刻漏极引线、源极引线和栅极引线，最终形成基于SOI的应变Ge沟道倒梯形栅CMOS集成器件。
具体地，若步骤(b)包括：
(b1-1)在所述SOI衬底上外延生长P型SiGe层和本征Si层；
(b2-1)对所述本征Si层、所述P型SiGe层和所述SOI衬底形成的堆叠结构进行干氧氧化，并在惰性气体气氛下退火处理，形成具有Ge组分固定的P型SiGe层；
(b3-1)在所述Ge组分固定的P型SiGe层表面生长N型应变Ge层和N型Si帽层以形成所述NMOS有源区和所述PMOS有源区。
则在步骤(d)之前，对应地还包括：
(x1)在所述NMOS有源区表面采用离子注入工艺注入P型离子形成P阱。
若步骤(b)包括：
(b1-2)在所述SOI衬底上外延生长N型SiGe层和本征Si层；
(b2-2)对所述本征Si层、所述N型SiGe层和所述SOI衬底形成的堆叠结构进行干氧氧化，并在惰性气体气氛下退火处理，形成具有Ge组分固定的N型SiGe层；
(b3-2)在所述Ge组分固定的N型SiGe层表面生长P型应变Ge层和P型Si帽层以形成所述NMOS有源区和所述PMOS有源区。
则在步骤(d)之前，相应地还包括：
(x2)在所述PMOS有源区表面采用离子注入工艺注入N型离子形成N阱。
具体地，步骤(c)包括：
(c1)利用光刻工艺在所述NMOS有源区和所述PMOS有源区之间形成隔离区图形；
(c2)利用刻蚀工艺，在所述隔离区图形所在位置刻蚀形成所述隔离沟槽；
(c3)利用化学气相沉积工艺，采用氧化物填充所述隔离沟槽；
(c4)利用化学气相沉积工艺，在所述氧化物表面生长氮化物形成保护层；
(c5)利用化学机械抛光工艺去除所述氮化物且去除厚度为所述氮化物的生长厚度，或者，利用化学机械抛光工艺去除所述氮化物和所述氧化物且保留所述隔离沟槽上方的部分所述氮化物；
(c6)利用各向异性刻蚀工艺刻蚀所述氧化物，形成所述隔离沟槽。
具体地，步骤(d)包括：
(d1)在所述NMOS有源区表面和所述PMOS有源区表面形成第一阻挡层；
(e2)在所述NMOS有源区表面光刻形成所述NMOS栅极区图形，在所述NMOS栅极区图形区域利用粒子束刻蚀工艺在所述NMOS有源区形成所述第一双梯形凹槽；
(e3)去除所述第一阻挡层；
(e4)在所述NMOS有源区表面和所述PMOS有源区表面形成第二阻挡层；
(e5)在所述PMOS有源区表面光刻形成所述PMOS栅极区图形，在所述PMOS栅极区图形区域利用粒子束刻蚀工艺在所述PMOS有源区形成所述第二双梯形凹槽；
(e6)去除所述第二阻挡层。
具体地，所述粒子束刻蚀工艺条件为：采用氩(Ar)粒子作为粒子束，固定束流为50mA，偏置条件为400~700V。
具体地，步骤(g)包括：
(g1)在所述NMOS有源区和所述PMOS有源区表面形成第三阻挡层；
(g2)在所述第一双梯形凹槽上方利用刻蚀工艺刻蚀所述第二阻挡层以形成NMOS栅极窗口；
(g3)利用化学气相沉积工艺，在所述NMOS栅极窗口处淀积金属以形成所述NMOS栅极；
(g4)去除所述第三阻挡层；
(g5)在所述NMOS有源区和所述PMOS有源区表面形成第四阻挡层；
(g6)在所述第二双梯形凹槽上方利用刻蚀工艺刻蚀所述第四阻挡层形成PMOS栅极窗口；
(g7)利用化学气相沉积工艺，在所述PMOS栅极窗口处淀积金属以形成所述PMOS栅极；
(g8)去除所述第四阻挡层。
本发明实施例，通过在种基于高锗组分硅锗（SiGe）层生长技术的应变锗(Ge)沟道倒梯形栅高压CMOS集成器件，即通过在SOI衬底上生长高锗组分硅锗（SiGe）层，之后继续外延生长应变锗(Ge)层形成CMOS集成器件中NMOS器件和PMOS的沟道层，采用各项异性的干法刻蚀刻蚀出两个倒梯型凹槽，实现了应变Ge沟道倒梯形栅高压CMOS电路。
需要说明的是，本实施例中，步骤(d)中第一双梯形凹槽和第二双梯形凹槽的工艺流程顺序并不限定，即可以先形成第一梯形凹槽再形成第二梯形凹槽，也可以先形成第二梯形凹槽再形成第一梯形凹槽。同理，步骤(f)中的形成NMOS源漏区和PMOS源漏区的顺序以及步骤(g)中的形成NMOS栅极和PMOS栅极的顺序也并不限定。
另外，在本实施例中，第一、第二、第三等只是为了便于清楚描述而设置。即可以理解的是，第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不要求这些实体或操作之间存在任何实际的关系或者顺序。
实施例二
请参见图2a-图2v，图2a-图2v为本发明实施例的一种应变锗(Ge)沟道倒梯形栅高压CMOS的制备方法示意图，在上述实施例一的基础上，以制备导电沟道为50nm的应变锗(Ge)沟道倒梯形栅高压CMOS集成器件为例进行详细说明，具体步骤如下：
S101、衬底选取。如图2a所示，选取P型掺杂为1×1016cm-3~3×1016cm-3顶层硅(Si)厚度为20~30nm，氧化层厚度为150~200nm的绝缘衬底上的硅(Silicon-On-Insulator,简称SOI)衬底片201为初始材料。
S102、外延层生长。如图2b所示，利用超高真空化学气相沉积（UltrahighvacuumCVD,简称UHVCVD）的方法，在SOI衬底上生长一层70~80nm厚的P型硅锗(SiGe)外延层202，掺杂浓度为1×1016cm-3，锗(Ge)组分为0.1。
S103、本征层生长。如图2c所示，利用UHVCVD的方法，在硅锗(SiGe)外延层上生长一层厚度为10~15nm的本征硅(Si)层203。
S104、有制备高锗组分硅锗（SiGe）层具体步骤如下：
S1041、利用标准清洗工艺清洗本征硅(Si)层203表面；
S1042、在温度可控的石英管中，将本征硅(Si)层/硅锗(SiGe)/SOI堆叠结构进行干氧氧化，温度为1150~1200℃，时间为150~180分钟；
S1043、如图2d所示，在氮气(N2)气氛中进行退火，退火温度由1150℃逐渐降至900℃，时间为80~90分钟，以得到Ge组分约为40%的硅锗(SiGe)层204；进行干氧氧化，温度为800~900℃，时间为180~240分钟；
S1044、如图2e所示，在N2气氛中进行退火，退火温度为900℃，时间为50~60分钟，以得到Ge组分约为70%~80%的P型SiGe层205。
上述步骤S1041~S1044的好处在于能够有效降低位错，因此应变锗(Ge)沟道材料中缺陷密度低，且应变锗（Ge）沟道层临街厚度增加，制备的应变锗(Ge)CMOS器件性能良好。
S105、制备有源区：
S1051、如图2f所示，利用CVD的方法，在SiGe层205上生长一层20~30nm的N型应变锗(Ge)层206，掺杂浓度为1×1018cm-3~5×1018cm-3；应变Ge材料，相对于传统Si材料载流子迁移率提高了数倍，从而提高了CMOS器件的电流驱动与频率特性；
S1052、利用CVD的方法，在应变锗(Ge)层206上生长一层1~2nm的N型硅(Si)帽层207，掺杂浓度为1×1018cm-3~5×1018cm-3；硅帽层可有效降低沟道层与栅氧化层界面的界面态密度；
S106、隔离区的制备：
S1061如图2g所示，光刻浅槽隔离区，利用干法刻蚀工艺，在源漏隔离区刻蚀出深度为30~50nm的浅槽208，因为此器件为小尺寸器件，沟道层厚度较低，深槽隔离误差太大；
S1062、如图2h所示，利用CVD的方法，在750~850℃下，在表面淀积30~40nm的二氧化硅（SiO2）209，将浅槽208内填满；
S1063、如图2i所示，利用CVD的方法在表面淀积20~30nm的氮化硅(SiN)210；
S1064、如图2j所示，利用CMP方法，将表面20~30nm以上的SiO2与SiN除去；
S1065、如图2k所示，利用各向异性的干法刻蚀刻蚀掉表面多余的氧化层，形成浅槽隔离；
S107、制作NMOS的有源区：
S1071、如图2l所示，利用利用化学气相淀积（CVD）的方法在750~850℃下，表面淀积一层20nm氮化硅(SiN)211；
S1072、光刻NMOS有源区，利用离子注入的方法，注入浓度为1×1012cm-3~10×1012cm-3，能量为100eV的硼（B）离子，并在700~900℃下扩散1~2分钟，形成掺杂浓度为1×1018cm-3~5×1018的P阱；
S108、制作NMOS和PMOS的双倒梯形凹槽栅极：
S1081、如图2m所示，利用利用化学气相淀积（CVD）的方法在750~850℃下，表面淀积一层20nm氮化硅(SiN)212；
S1082、光刻NMOS栅极区，形成光刻图形（如图2m所示），也可为此形状的掩膜板。利用粒子束刻蚀技术，对栅极指定区域进行刻蚀，理想状态下所刻蚀图形应为矩形凹槽，但由于刻蚀凹槽侧墙的作用，凹槽边沿的刻蚀速率较小，所以实际情况下所刻蚀的图形应为倒梯形，且梯形的底角大小与轰击的粒子束能量相关，粒子束能量越大，则梯形的底角越接近90°，利用粒子束为氩(Ar)粒子，固定束流为50mA，偏置条件为400~700V的粒子束刻蚀方法，刻蚀时间为0.5~1.5分钟，，从而在NMOS栅极区刻蚀出两个角度为75~85°，深度为15~25nm的倒梯形凹槽213，且两凹槽相距10nm，凹槽顶部宽度为5~8nm，这样做的好处在于：1，梯形栅可以等效为无穷多个小台阶的堆积，根据电流集边效应，台阶处的电流密度会增大，从而降低了沟道处的电流密度，以使NMOS器件获得较高的击穿电压；2，由于栅极结构不是平面结构，栅电容不再是传统的平板电容，增加了器件的栅控能力，增大了NMOS器件在关态时的击穿电压，增加了CMOS电路的可靠性；
S1083、如图2n所示，利用利用化学气相淀积（CVD）的方法在750~850℃下，表面淀积一层20nm氮化硅(SiN)214；
S1084、光刻NMOS栅极区，形成光刻图形（如图2n所示），也可为此形状的掩膜板。刻NMOS栅极区，利用粒子束刻蚀技术，对栅极指定区域进行刻蚀，理想状态下所刻蚀图形应为矩形凹槽，但由于刻蚀凹槽侧墙的作用，凹槽边沿的刻蚀速率较小，所以实际情况下所刻蚀的图形应为倒梯形，且梯形的底角大小与轰击的粒子束能量相关，粒子束能量越大，则梯形的底角越接近90°，利用粒子束为氩(Ar)粒子，固定束流为50mA，偏置条件为400~700V的粒子束刻蚀方法，刻蚀时间为0.5~1.5分钟，从而在NMOS栅极区刻蚀出两个角度为75~85°，深度为15~25nm的倒梯形凹槽215，且两凹槽相距10nm，凹槽顶部宽度为5~8nm，这样做的好处在于：1，梯形栅可以等效为无穷多个小台阶的堆积，根据电流集边效应，台阶处的电流密度会增大，从而降低了沟道处的电流密度，以使PMOS器件获得较高的击穿电压；2，由于栅极结构不是平面结构，栅电容不再是传统的平板电容，增加了器件的栅控能力，增大了PMOS器件在关态时的击穿电压，增加了CMOS电路的可靠性；
S109、制作PMOS与NMOS源漏极：
S1091、刻蚀掉表面多余的SiN阻挡层；
S1092、如图2o所示，利用ALCVD的方法在200~250℃，在表面淀积一层厚度为5~8nm的HfO2层216；这样做的好处在于：可以提高器件的栅控能力，增强了器件的电学特性；
S1093、利用化学气相淀积（CVD）的方法在750~850℃下，表面淀积一层20nmSiN217；
S1094、如图2p所示，利用刻蚀工艺刻蚀掉PMOS的有源区表面指定位置即源漏位置处的SiN217和HfO2216；
S1095、采用离子注入工艺，对PMOS的源漏区进行硼(B)注入，形成重掺杂的源漏区218；
S1096、刻蚀掉表面多余的SiN阻挡层；
S1097、利用化学气相淀积（CVD）的方法在750~850℃下，表面淀积一层20nmSiN219；
S1098、如图2q所示，利用刻蚀工艺刻蚀掉NMOS的有源区表面指定位置即源漏位置处的SiN219和HfO2216；
S1099、采用离子注入工艺，对PMOS的源漏区进行磷(P)注入，形成重掺杂的源漏区220。蚀掉表面多余的SiN阻挡层，在温度为570~600℃的N2的环境下，对杂质进行激活，1~2分钟；
S110、制作PMOS和NMOS的电极；
S1101、如图2r所示，利用CVD的方法在750~850℃下，在表面淀积一层20nmSiN221；
S1102、利用刻蚀工艺刻蚀掉指定区域的SiN221形成PMOS与NMOS的源漏区窗口；
S1103、如图2s所示，利用CVD的方法，在400~450℃淀积厚度为4~6nm的金属Al层222；在225~300℃下进行欧姆退火25~40秒；刻蚀掉表面多余的SiN阻挡层；利用CVD的方法，在750~850℃，在表面淀积一层20nmSiN223；
S1104、如图2t所示，利用刻蚀工艺，刻蚀掉部分SiN223形成PMOS和NMOS的栅极区；
S1105、如图2u所示，利用CVD的方法，淀积金属Ni224，制备形成PMOS和NMOS的栅极；
S111、制备CMOS集成电路；
S1111、如图2v所示，利用刻蚀工艺，刻蚀掉表面多余的SiN阻挡层，利用CVD的方法，在750~850℃，在表面淀积一层SiN225；
S1112、在PMOS和NMOS的栅，源和漏区上光刻引线孔；
S1113、金属化处理
S1114、光刻引线，形成漏极金属引线，源极金属引线和栅极金属引线，最终形成，构成沟道长度为50nm的应变Ge沟道CMOS集成电路；
上述实施例中，应变Si材料的电子迁移率约为Si材料的1.2倍，空穴迁移率约为Si材料的1.3倍，且应变Si工艺具有与现有Si工艺兼容，载流子迁移率高等特点，可以使CMOS集成电路芯片性能得到明显改善。
实施例三
请参见图3，图3为本发明实施例的另一种基于SOI的双倒梯形栅NMOS和PMOS形成的应变SiCMOS集成器件的制备方法流程图，该应变SiCMOS器件从衬底底部向上依次包括：SOI衬底、硅锗(SiGe)层、应变锗（Ge）层、硅(Si)帽层、在NMOS器件和PMOS器件源漏区上方的金属接触层及在NMOS器件和PMOS器件栅极下方的金属氧化物形成的栅氧化层、NMOS和PMOS的金属栅极，以及在分离的NMOS和PMOS之间形成互连的引线和钝化层等(图中未示出)。其中，NMOS器件和PMOS器件的栅极均为如图3所示的双倒梯形凹槽栅极，其工艺由上述实施例中的工艺方法制备形成。当然，还包括位于NMOS和PMOS之间的隔离区，该隔离区由浅槽隔离工艺(shallowtrenchisolation,简称STI)技术实现。
综上所述，本文中应用了具体个例对本发明基于SOI的应变Ge沟道倒梯形栅CMOS集成器件及制备方法的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制，本发明的保护范围应以所附的权利要求为准。

Claims (10)

1.一种基于SOI的应变Ge沟道倒梯形栅CMOS集成器件的制备方法，其特征在于，包括步骤：
(a)选取SOI衬底；
(b)在所述SOI衬底上形成SiGe层，在所述SiGe层生长应变Ge层和Si帽层以形成NMOS有源区和PMOS有源区；
(c)在所述NMOS有源区和所述PMOS有源区之间采用刻蚀工艺形成隔离沟槽；
(d)在所述NMOS有源区表面光刻形成NMOS栅极区图形，利用粒子束刻蚀工艺在所述NMOS有源区形成第一双梯形凹槽；在所述PMOS有源区表面光刻形成PMOS栅极区图形，利用粒子束刻蚀工艺在所述PMOS有源区形成第二双梯形凹槽；
(e)在所述NMOS有源区和所述PMOS有源区表面分别形成NMOS栅介质材料和PMOS栅介质材料；
(f)刻蚀所述PMOS有源区表面指定位置处的所述栅介质材料，并向所述PMOS有源区注入P型离子形成PMOS源漏区，刻蚀所述NMOS有源区表面指定位置处的所述栅介质材料，并向所述NMOS有源区注入N型离子形成NMOS源漏区；
(g)在所述第一双梯形凹槽上方淀积金属以形成NMOS栅极；在所述第二双梯形凹槽上方淀积金属以形成PMOS栅极；以及
(h)金属化处理，并光刻漏极引线、源极引线和栅极引线，最终形成基于SOI的应变Ge沟道倒梯形栅CMOS集成器件。
2.如权利要求1所述的制备方法，其特征在于，步骤(b)包括：
(b1-1)在所述SOI衬底上外延生长P型SiGe层和本征Si层；
(b2-1)对所述本征Si层、所述P型SiGe层和所述SOI衬底形成的堆叠结构进行干氧氧化，并在惰性气体气氛下退火处理，形成具有Ge组分固定的P型SiGe层；
(b3-1)在所述Ge组分固定的P型SiGe层表面生长N型应变Ge层和N型Si帽层以形成所述NMOS有源区和所述PMOS有源区。
3.如权利要求2所述的制备方法，其特征在于，在步骤(d)之前，还包括：
(x1)在所述NMOS有源区表面采用离子注入工艺注入P型离子形成P阱。
4.如权利要求1所述的制备方法，其特征在于，步骤(b)包括：
(b1-2)在所述SOI衬底上外延生长N型SiGe层和本征Si层；
(b2-2)对所述本征Si层、所述N型SiGe层和所述SOI衬底形成的堆叠结构进行干氧氧化，并在惰性气体气氛下退火处理，形成具有Ge组分固定的N型SiGe层；
(b3-2)在所述Ge组分固定的N型SiGe层表面生长P型应变Ge层和P型Si帽层以形成所述NMOS有源区和所述PMOS有源区。
5.如权利要求4所述的制备方法，其特征在于，在步骤(d)之前，还包括：
(x2)在所述PMOS有源区表面采用离子注入工艺注入N型离子形成N阱。
6.如权利要求1所述的制备方法，其特征在于，步骤(c)包括：
(c1)利用光刻工艺在所述NMOS有源区和所述PMOS有源区之间形成隔离区图形；
(c2)利用刻蚀工艺，在所述隔离区图形所在位置刻蚀形成所述隔离沟槽；
(c3)利用化学气相沉积工艺，采用氧化物填充所述隔离沟槽；
(c4)利用化学气相沉积工艺，在所述氧化物表面生长氮化物形成保护层；
(c5)利用化学机械抛光工艺去除所述氮化物且去除厚度为所述氮化物的生长厚度，或者，利用化学机械抛光工艺去除所述氮化物和所述氧化物且保留所述隔离沟槽上方的部分所述氮化物；
(c6)利用各向异性刻蚀工艺刻蚀所述氧化物，形成所述隔离沟槽。
7.如权利要求1所述的制备方法，其特征在于，步骤(d)包括：
(d1)在所述NMOS有源区表面和所述PMOS有源区表面形成第一阻挡层；
(e2)在所述NMOS有源区表面光刻形成所述NMOS栅极区图形，在所述NMOS栅极区图形区域利用粒子束刻蚀工艺在所述NMOS有源区形成所述第一双梯形凹槽；
(e3)去除所述第一阻挡层；
(e4)在所述NMOS有源区表面和所述PMOS有源区表面形成第二阻挡层；
(e5)在所述PMOS有源区表面光刻形成所述PMOS栅极区图形，在所述PMOS栅极区图形区域利用粒子束刻蚀工艺在所述PMOS有源区形成所述第二双梯形凹槽；
(e6)去除所述第二阻挡层。
8.如权利要求7所述的制备方法，其特征在于，所述粒子束刻蚀工艺条件为：采用氩(Ar)粒子作为粒子束，固定束流为50mA，偏置条件为400~700V。
9.如权利要求1所述的制备方法，其特征在于，步骤(g)包括：
(g1)在所述NMOS有源区和所述PMOS有源区表面形成第三阻挡层；
(g2)在所述第一双梯形凹槽上方利用刻蚀工艺刻蚀所述第二阻挡层以形成NMOS栅极窗口；
(g3)利用化学气相沉积工艺，在所述NMOS栅极窗口处淀积金属以形成所述NMOS栅极；
(g4)去除所述第三阻挡层；
(g5)在所述NMOS有源区和所述PMOS有源区表面形成第四阻挡层；
(g6)在所述第二双梯形凹槽上方利用刻蚀工艺刻蚀所述第四阻挡层形成PMOS栅极窗口；
(g7)利用化学气相沉积工艺，在所述PMOS栅极窗口处淀积金属以形成所述PMOS栅极；
(g8)去除所述第四阻挡层。
10.一种基于SOI的应变Ge沟道倒梯形栅CMOS集成器件，其特征在于，由如权利要求1-9中任一项所述的方法制得。
CN201510540719.9A 2015-08-28 2015-08-28 基于SOI的应变Ge沟道倒梯形栅CMOS集成器件及制备方法 Pending CN105244320A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510540719.9A CN105244320A (zh) 2015-08-28 2015-08-28 基于SOI的应变Ge沟道倒梯形栅CMOS集成器件及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510540719.9A CN105244320A (zh) 2015-08-28 2015-08-28 基于SOI的应变Ge沟道倒梯形栅CMOS集成器件及制备方法

Publications (1)

Publication Number Publication Date
CN105244320A true CN105244320A (zh) 2016-01-13

Family

ID=55041908

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510540719.9A Pending CN105244320A (zh) 2015-08-28 2015-08-28 基于SOI的应变Ge沟道倒梯形栅CMOS集成器件及制备方法

Country Status (1)

Country Link
CN (1) CN105244320A (zh)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106654522A (zh) * 2016-12-20 2017-05-10 西安科锐盛创新科技有限公司 一种多层全息天线SiGe基等离子pin二极管的制备方法
CN106654523A (zh) * 2016-12-20 2017-05-10 西安科锐盛创新科技有限公司 用于可重构多层全息天线的Si基SPiN二极管制备方法
CN107452681A (zh) * 2016-08-25 2017-12-08 西北大学 激光再晶化GeNMOS器件及其制备方法
CN107452682A (zh) * 2016-08-25 2017-12-08 西北大学 激光再晶化Ge CMOS器件及其制备方法
CN107785418A (zh) * 2016-08-25 2018-03-09 西北大学 基于LRC工艺Ge PMOS器件及其制备方法
CN107845686A (zh) * 2017-11-30 2018-03-27 西安科锐盛创新科技有限公司 基于SiGe的PMOS器件
CN107863389A (zh) * 2017-11-30 2018-03-30 西安科锐盛创新科技有限公司 Nmos器件及计算机
CN107863390A (zh) * 2017-11-30 2018-03-30 西安科锐盛创新科技有限公司 Ge材料NMOS器件
CN107919288A (zh) * 2017-11-30 2018-04-17 西安科锐盛创新科技有限公司 基于压应变Ge材料NMOS器件及其制备方法
CN107946181A (zh) * 2017-11-30 2018-04-20 西安科锐盛创新科技有限公司 SiGe材料CMOS器件及其制备方法
CN107968043A (zh) * 2017-11-30 2018-04-27 西安科锐盛创新科技有限公司 应变GeCMOS器件及其制备方法
CN107978529A (zh) * 2017-11-30 2018-05-01 西安科锐盛创新科技有限公司 基于SiGe的PMOS器件及其制备方法
CN107994017A (zh) * 2017-11-30 2018-05-04 西安科锐盛创新科技有限公司 SiGe材料CMOS器件
CN108022979A (zh) * 2017-11-30 2018-05-11 西安科锐盛创新科技有限公司 Nmos器件及其制备方法及计算机
CN108022844A (zh) * 2017-11-30 2018-05-11 西安科锐盛创新科技有限公司 Pmos器件及其制备方法及计算机
CN108039370A (zh) * 2017-11-30 2018-05-15 西安科锐盛创新科技有限公司 Pmos器件及计算机
CN108039349A (zh) * 2017-11-30 2018-05-15 西安科锐盛创新科技有限公司 应变GeCMOS器件
CN108962918A (zh) * 2018-06-20 2018-12-07 中国电子科技集团公司第二十四研究所 一种基于soi cmos的电子器件、制备方法以及剥离方法
CN109427777A (zh) * 2017-08-30 2019-03-05 台湾积体电路制造股份有限公司 具有倾斜侧壁的切割金属栅极

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1343374A (zh) * 1999-03-12 2002-04-03 国际商业机器公司 场效应器件的高速锗沟道异质结构
CN1534744A (zh) * 2003-03-27 2004-10-06 台湾积体电路制造股份有限公司 具有应变硅锗层磊晶的场效应晶体管结构及其制造方法
US6903384B2 (en) * 2003-01-15 2005-06-07 Sharp Laboratories Of America, Inc. System and method for isolating silicon germanium dislocation regions in strained-silicon CMOS applications
CN101414608A (zh) * 2007-10-16 2009-04-22 三星电子株式会社 互补金属氧化物半导体装置及其制造方法
CN101976667A (zh) * 2010-09-06 2011-02-16 清华大学 一种高性能cmos器件
CN102610529A (zh) * 2012-03-31 2012-07-25 上海华力微电子有限公司 基于体硅的三维阵列式后栅型SiNWFET制备方法
US20140151807A1 (en) * 2012-12-05 2014-06-05 Globalfoundries Inc. Combination finfet and planar fet semiconductor device and methods of making such a device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1343374A (zh) * 1999-03-12 2002-04-03 国际商业机器公司 场效应器件的高速锗沟道异质结构
US6903384B2 (en) * 2003-01-15 2005-06-07 Sharp Laboratories Of America, Inc. System and method for isolating silicon germanium dislocation regions in strained-silicon CMOS applications
CN1534744A (zh) * 2003-03-27 2004-10-06 台湾积体电路制造股份有限公司 具有应变硅锗层磊晶的场效应晶体管结构及其制造方法
CN101414608A (zh) * 2007-10-16 2009-04-22 三星电子株式会社 互补金属氧化物半导体装置及其制造方法
CN101976667A (zh) * 2010-09-06 2011-02-16 清华大学 一种高性能cmos器件
CN102610529A (zh) * 2012-03-31 2012-07-25 上海华力微电子有限公司 基于体硅的三维阵列式后栅型SiNWFET制备方法
US20140151807A1 (en) * 2012-12-05 2014-06-05 Globalfoundries Inc. Combination finfet and planar fet semiconductor device and methods of making such a device

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107452681A (zh) * 2016-08-25 2017-12-08 西北大学 激光再晶化GeNMOS器件及其制备方法
CN107452682A (zh) * 2016-08-25 2017-12-08 西北大学 激光再晶化Ge CMOS器件及其制备方法
CN107785418A (zh) * 2016-08-25 2018-03-09 西北大学 基于LRC工艺Ge PMOS器件及其制备方法
CN106654522A (zh) * 2016-12-20 2017-05-10 西安科锐盛创新科技有限公司 一种多层全息天线SiGe基等离子pin二极管的制备方法
CN106654523A (zh) * 2016-12-20 2017-05-10 西安科锐盛创新科技有限公司 用于可重构多层全息天线的Si基SPiN二极管制备方法
CN109427777B (zh) * 2017-08-30 2021-08-24 台湾积体电路制造股份有限公司 具有倾斜侧壁的切割金属栅极
CN109427777A (zh) * 2017-08-30 2019-03-05 台湾积体电路制造股份有限公司 具有倾斜侧壁的切割金属栅极
CN107968043A (zh) * 2017-11-30 2018-04-27 西安科锐盛创新科技有限公司 应变GeCMOS器件及其制备方法
CN108022844A (zh) * 2017-11-30 2018-05-11 西安科锐盛创新科技有限公司 Pmos器件及其制备方法及计算机
CN107946181A (zh) * 2017-11-30 2018-04-20 西安科锐盛创新科技有限公司 SiGe材料CMOS器件及其制备方法
CN107863390A (zh) * 2017-11-30 2018-03-30 西安科锐盛创新科技有限公司 Ge材料NMOS器件
CN107978529A (zh) * 2017-11-30 2018-05-01 西安科锐盛创新科技有限公司 基于SiGe的PMOS器件及其制备方法
CN107994017A (zh) * 2017-11-30 2018-05-04 西安科锐盛创新科技有限公司 SiGe材料CMOS器件
CN108022979A (zh) * 2017-11-30 2018-05-11 西安科锐盛创新科技有限公司 Nmos器件及其制备方法及计算机
CN107919288A (zh) * 2017-11-30 2018-04-17 西安科锐盛创新科技有限公司 基于压应变Ge材料NMOS器件及其制备方法
CN108039370A (zh) * 2017-11-30 2018-05-15 西安科锐盛创新科技有限公司 Pmos器件及计算机
CN108039349A (zh) * 2017-11-30 2018-05-15 西安科锐盛创新科技有限公司 应变GeCMOS器件
CN107845686A (zh) * 2017-11-30 2018-03-27 西安科锐盛创新科技有限公司 基于SiGe的PMOS器件
CN107863389A (zh) * 2017-11-30 2018-03-30 西安科锐盛创新科技有限公司 Nmos器件及计算机
CN108962918B (zh) * 2018-06-20 2021-05-28 中国电子科技集团公司第二十四研究所 一种基于soi cmos的电子器件、制备方法以及剥离方法
CN108962918A (zh) * 2018-06-20 2018-12-07 中国电子科技集团公司第二十四研究所 一种基于soi cmos的电子器件、制备方法以及剥离方法

Similar Documents

Publication Publication Date Title
CN105244320A (zh) 基于SOI的应变Ge沟道倒梯形栅CMOS集成器件及制备方法
CN104992931A (zh) 基于GOI的增强型NMOS形成的应变SiGe CMOS集成器件及制备方法
CN105206584B (zh) 异质沟道槽型栅cmos集成器件及其制备方法
CN102738161B (zh) 一种双多晶双应变混合晶面Si基BiCMOS集成器件及制备方法
CN102790052B (zh) 一种基于SiGe HBT的三应变BiCMOS集成器件及制备方法
CN105244319A (zh) 应变SiGe沟道的倒梯形栅CMOS集成器件及制备方法
CN102751292B (zh) 一种基于三多晶SiGe HBT的混合晶面应变BiCMOS集成器件及制备方法
CN102723341B (zh) 一种混合晶面应变Si垂直沟道BiCMOS集成器件及制备方法
CN102738152B (zh) 一种双多晶的应变Si BiCMOS集成器件及制备方法
CN105244373A (zh) 应变Ge倒梯形栅PMOS器件及制备方法
CN102916015B (zh) 一种基于SOI SiGe HBT的应变Si BiCMOS集成器件及制备方法
CN102800681A (zh) 一种SOI SiGe BiCMOS集成器件及制备方法
CN102723332B (zh) 一种应变Si垂直回型沟道纳米CMOS集成器件及制备方法
CN105118809A (zh) 应变Ge槽型栅CMOS集成器件制备方法及其CMOS集成器件
CN105140125A (zh) 应变Ge倒梯形栅NMOS器件及制备方法
CN102738149B (zh) 一种基于平面应变SiGe HBT器件的BiCMOS集成器件及制备方法
CN102723340B (zh) 一种SOI BJT双应变平面BiCMOS集成器件及制备方法
CN104966716B (zh) 异沟道cmos集成器件及其制备方法
CN105206583A (zh) 基于SOI的应变Si沟道倒梯形栅CMOS集成器件及制备方法
CN102810544B (zh) 一种基于SOI衬底的双应变BiCMOS集成器件及制备方法
CN102738175B (zh) 一种基于SOI衬底的BiCMOS集成器件及制备方法
CN102738174B (zh) 一种三应变全平面SOI BiCMOS集成器件及制备方法
CN102751282B (zh) 一种基于晶面选择的应变BiCMOS集成器件及制备方法
CN102820295B (zh) 一种双应变平面BiCMOS集成器件及制备方法
CN102738172B (zh) 一种双多晶平面SOI BiCMOS集成器件及制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160113