CN108022979A - Nmos器件及其制备方法及计算机 - Google Patents
Nmos器件及其制备方法及计算机 Download PDFInfo
- Publication number
- CN108022979A CN108022979A CN201711243355.3A CN201711243355A CN108022979A CN 108022979 A CN108022979 A CN 108022979A CN 201711243355 A CN201711243355 A CN 201711243355A CN 108022979 A CN108022979 A CN 108022979A
- Authority
- CN
- China
- Prior art keywords
- layer
- region
- utilized
- substrates
- source region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 66
- 239000000758 substrate Substances 0.000 claims abstract description 60
- 230000008569 process Effects 0.000 claims abstract description 34
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 24
- 150000002500 ions Chemical group 0.000 claims description 33
- 238000000151 deposition Methods 0.000 claims description 27
- 239000000463 material Substances 0.000 claims description 26
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 18
- 230000008021 deposition Effects 0.000 claims description 18
- 238000002425 crystallisation Methods 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 15
- 230000008025 crystallization Effects 0.000 claims description 14
- 229910052681 coesite Inorganic materials 0.000 claims description 12
- 229910052906 cristobalite Inorganic materials 0.000 claims description 12
- 239000000377 silicon dioxide Substances 0.000 claims description 12
- 229910052682 stishovite Inorganic materials 0.000 claims description 12
- 229910052905 tridymite Inorganic materials 0.000 claims description 12
- 238000005516 engineering process Methods 0.000 claims description 9
- 229910018182 Al—Cu Inorganic materials 0.000 claims description 8
- 238000005566 electron beam evaporation Methods 0.000 claims description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 6
- 238000002161 passivation Methods 0.000 claims description 6
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 5
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 4
- 238000000231 atomic layer deposition Methods 0.000 claims description 4
- 238000001816 cooling Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910017604 nitric acid Inorganic materials 0.000 claims description 4
- 238000001259 photo etching Methods 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000011800 void material Substances 0.000 claims description 3
- -1 89P ion Chemical class 0.000 claims description 2
- 239000005380 borophosphosilicate glass Substances 0.000 claims 1
- 229910052732 germanium Inorganic materials 0.000 abstract description 7
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 abstract description 7
- 230000012010 growth Effects 0.000 abstract description 6
- 239000012071 phase Substances 0.000 abstract description 5
- 239000007790 solid phase Substances 0.000 abstract description 5
- 239000013078 crystal Substances 0.000 abstract description 4
- 238000005499 laser crystallization Methods 0.000 abstract description 4
- 230000009466 transformation Effects 0.000 abstract description 4
- 239000007791 liquid phase Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 238000000137 annealing Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 230000037230 mobility Effects 0.000 description 4
- 230000007812 deficiency Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 241000931526 Acer campestre Species 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 241000790917 Dioxys <bee> Species 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 241000033695 Sige Species 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 238000011031 large-scale manufacturing process Methods 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
Abstract
本发明涉及一种NMOS器件的制备方法，该制备方法包括：(a)选取Si衬底；(b)在所述Si衬底上制作外延层；(c)在所述外延层表面制作栅极；(d)在所述外延层的第一指定区域与第二指定区域分别制作源区与漏区；(e)在所述源区与所示漏区表面分别制作源区电极与漏区电极。本发明通过激光再晶化工艺，使外延层发生固相‑液相‑固相的两次相变，通过横向释放高Ge组分SiGe与Si之间的失配位错，可极大提升高Ge组分SiGe/Si外延层的晶体质量，为后续应变锗的生长提供了重要前提；利用上述应变锗制备的NMOS迁移率比传统NMOS高，器件工作速度快，性能提高。
Description
技术领域
本发明属于集成电路技术领域，特别涉及一种NMOS器件及其制备方法及计算机。
背景技术
传统的Si基器件，以其低功耗、低噪声、高集成度、可靠性好等优点在集成电路(IC,IntegratedCircuit)领域占据着重要的地位。微电子技术的发展一直沿着在两个方向进行，一是不断缩小芯片的特征尺寸，在20世纪80年代末90年代初，芯片特征尺寸缩小到1μm以下，90年代末达到0.18μm，目前45nm集成电路已进入大规模的生产时期，在单个芯片上可集成约几十亿个晶体管。这不仅提高了集成度，同时也使其速度、功耗、可靠性等大大地改善。
随着器件特征尺寸的不断缩小，电路的速度不断增快，静态漏电、功耗密度也在增大、迁移率退化等物理极限使器件性能不断恶化，IC芯片逐渐趋近其物理与工艺极限，传统Si基器件和集成电路逐渐显示出其缺陷和不足，使得Si基集成电路技术难以再按照摩尔定律继续发展下去。Si基微电子器件已经不能满足集成电路的的快速发展，这就需要有其他材料的理论与技术的突破，于是采用新的沟道材料、新的工艺技术和新的集成方式势在必行。目前一个新的发展趋势就是将现有成熟的微电子和光电子技术结合，充分发挥硅基微电子先进成熟的工艺技术、高密度集成、价格低廉以及光子极高的传输速率、高抗干扰性和低功耗的优势，实现硅基光电集成；另一个趋势就是使用高迁移率材料作为MOSFET器件的沟道以提升器件速度。近年来，压应变Ge材料由于同时具备这两种优势而得到了重点研究。
材料是器件制作的重要前提，因此高质量的应变Ge材料是制备应变GePMOS的关键。由于Ge材料机械强度差，并且Ge材料与Si材料的晶格失配率较大，因此选取Si作为衬底，在此衬底上生长一层高Ge组分的SiGe虚衬底，作为应变Ge材料生长的衬底。SiGe层和Si衬底之间的晶格失配度随着Ge组分的增加而增大，所以在Si衬底上直接外延生长高Ge组分SiGe材料比较困难，因此制备高质量的高Ge组分SiGe材料是整个制备过程中的关键。
但是，由于Si与高Ge组分SiGe之间晶格失配位错大，界面位错缺陷在外延层逐渐增厚的过程中，会从高Ge组分SiGe/Si界面开始一直纵向延伸至高Ge组分SiGe表面(高Ge组分SiGe/Si界面处位错密度最高)，进而导致高Ge组分SiGe/Si外延层晶体质量降低，从而难以制备出性能优良的NMOS器件。
因此，如何制备一种性能优良的NMOS器件就变得极其重要。
发明内容
为解决现有技术存在的技术缺陷和不足，本发明提供了一种PMOS器件的制备方法。该方法包括：
(a)选取Si衬底；
(b)在所述Si衬底上制作外延层；
(c)在所述外延层表面制作栅极；
(d)在所述外延层的第一指定区域与第二指定区域分别制作源区与漏区；
(e)在所述源区与所示漏区表面分别制作源区电极与漏区电极。
在本发明的一个实施例中，在步骤(b)之前，还包括：
(x1)利用RCA工艺，清洗所述Si衬底；
(x2)利用氢氟酸溶液，清洗所述Si衬底以去除所述Si衬底表面的氧化层。
在本发明的一个实施例中，步骤(b)包括：
(b1)在400℃～500℃温度下，利用磁控溅射工艺，在所述Si衬底上淀积厚度为450～500nm的Si0.11Ge0.89层，其中0.11与0.89分别表示对应成分的组分比例；
(b2)利用CVD工艺，在所述Si0.11Ge0.89层上淀积SiO2层；
(b3)利用激光再晶化工艺处理包括所述Si衬底、所述Si0.11Ge0.89层及所述SiO2层的整个材料，并将所述整个材料进行自然冷却处理；
(b4)利用干法刻蚀工艺，刻蚀掉所述SiO2层，得到晶化Si0.11Ge0.89层作为所述Si0.11Ge0.89虚衬底；
(b5)在500～600℃温度下，利用CVD工艺在所述Si0.11Ge0.89虚衬底上淀积厚度为900～950nm、掺杂浓度为1×1016～5×1016cm-3的P型Si0.11Ge0.89层。在本发明的一个实施例中，在步骤(b3)之前，还包括：
将包括所述Si衬底、所述Si0.11Ge0.89层及所述SiO2层的整个材料进行预热处理。
在本发明的一个实施例中，步骤(c)包括：
(c1)在250～300℃温度下，利用原子层淀积工艺，在所述P型Si0.11Ge0.89层上淀积厚度为2～3nm的HfO2层；
(c2)利用电子束蒸发工艺，在所述HfO2层上淀积厚度为10～20nm的Al-Cu层；
(c3)利用刻蚀工艺，选择性刻蚀所述HfO2层与所述Al-Cu层，在所述P型Si0.11Ge0.89层表面形成所述栅极。
在本发明的一个实施例中，步骤(d)包括：
(d1)利用光刻工艺，选择性刻蚀光刻胶，在露出的所述P型Si0.11Ge0.89层表面分别形成第一离子待注入区域与第二离子待注入区域；
(d2)利用自对准工艺，在所述第一离子待注入区域与所述第二离子待注入区域注入P离子，在所述P型Si0.11Ge0.89层中分别形成第一离子注入区域与第二离子注入区域；
(d3)利用快速热退火工艺，对所述第一离子注入区域与所述第二离子注入区域进行退火处理以分别形成所述源区与所述漏区；
(d4)去除所述光刻胶。
在本发明的一个实施例中，步骤(e)包括：
(e1)利用CVD工艺，在所述栅极、所述源区及所述漏区上淀积厚度为200～300nm的BPSG层；
(e2)利用硝酸与氢氟酸，选择性刻蚀所述BPSG层，分别形成源区接触孔与漏区接触孔；
(e3)利用电子束蒸发工艺，通过所述源区接触孔与所述漏区接触孔在所述源区与所述漏区表面淀积厚度为10～20nm的钨层作为所述源区电极与所述漏区电极。
在本发明的一个实施例中，该制备方法还包括：
在包括所述栅极、源区电极及漏区电极的整个衬底表面淀积厚度为20～30nm的SiN钝化层。
在本发明的另一个实施例中,提供了一种NMOS器件，包括：Si衬底、SiGe虚衬底、P型SiGe层、栅极、源区、漏区、源区电极、漏区电极308、介质层及SiN钝化层。；其中，所述NMOS器件由上述任一项所述的方法制备形成。
在本发明的再一个实施例中，提供了一种计算机，包括：主板、设置于主板上的CPU和内存，其特征在于，所述CPU和所述内存的集成电路中均包括上述NMOS器件。
与现有技术相比，本发明具有以下有益效果：
1)本发明通过激光再晶化工艺，使外延层发生固相-液相-固相的两次相变，通过横向释放高Ge组分SiGe与Si之间的失配位错，可极大提升高Ge组分SiGe/Si外延层的晶体质量，为后续应变锗的生长提供了重要前提；
2)利用上述应变锗制备的NMOS器件迁移率比传统NMOS器件高，器件工作速度快，性能提高。
附图说明
下面将结合附图，对本发明的具体实施方式进行详细的说明。
图1为本发明实施例提供的一种NMOS器件的制备方法流程图；
图2为本发明实施例提供的一种激光再晶化工艺的示意图；
图3a-图3m为本发明实施例的一种NMOS器件的制备方法示意图；
图4为本发明实施例提供的一种NMOS器件的结构示意图；
图5为本实施例提供的一种计算机的结构示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1，图1为本发明实施例提供的一种NMOS器件的制备方法流程图，该制备方法包括：
(a)选取Si衬底；
(b)在所述Si衬底上制作外延层；
(c)在所述外延层表面制作栅极；
(d)在所述外延层的第一指定区域与第二指定区域分别制作源区与漏区；
(e)在所述源区与所示漏区表面分别制作源区电极与漏区电极。
其中，在步骤(a)中，选取厚度为2μm的单晶硅材料作为所述Si衬底。
进一步地，在上述实施例的基础上，在步骤(b)之前，还包括：
(x1)利用RCA工艺，清洗所述Si衬底；
(x2)利用氢氟酸溶液，清洗所述Si衬底以去除所述Si衬底表面的氧化层。优选地，氢氟酸溶液的浓度为10％可以使清洗效果达到最佳。
进一步地，在上述实施例的基础上，步骤(b)包括：
(b1)在400℃～500℃温度下，利用磁控溅射工艺，在所述Si衬底上淀积厚度为450～500nm的Si0.11Ge0.89层，其中0.11与0.89分别表示对应成分的组分比例；
(b2)利用CVD工艺，在所述Si0.11Ge0.89层上淀积SiO2层；
(b3)利用激光再晶化工艺处理包括所述Si衬底、所述Si0.11Ge0.89层及所述SiO2层的整个材料，并将所述整个材料进行自然冷却处理；
(b4)利用干法刻蚀工艺，刻蚀掉所述SiO2层，得到晶化Si0.11Ge0.89层作为所述Si0.11Ge0.89虚衬底；
(b5)在500～600℃温度下，利用CVD工艺在所述Si0.11Ge0.89虚衬底上淀积厚度为900～950nm、掺杂浓度为1×1016～5×1016cm-3的P型Si0.11Ge0.89层。进一步地，在上述实施例的基础上，在步骤(b3)之前，还包括：
将包括所述Si衬底、所述Si0.11Ge0.89层及所述SiO2层的整个材料进行预热处理。通过预热处理一方面可以显著降低激光再晶化所需的阈值激光功率；另一方面，Si衬底与高Ge组分SiGe外延层存在热失配，体系预热还可以有效防止因激光照射时温度瞬时大幅升高引起的材料开裂现象。
优选地地，在上述实施例的基础上，所述激光再晶化工艺的激光波长为795nm、激光功率密度为2.85kW/cm2、激光光斑尺寸10mm×1mm、激光移动速度为20mm/s。
请参见图2，图2为本发明实施例提供的一种激光再晶化工艺的示意图，激光再晶化工艺(Laserre-crystallization,简称LRC)是一种热致相变结晶的方法，通过激光热处理，使外延层发生固相-液相-固相的两次相变，通过横向释放高Ge组分SiGe与Si之间的失配位错，可极大提升高Ge组分SiGe/Si外延层的晶体质量，为后续应变锗的生长提供了重要前提。
进一步地，在上述实施例的基础上，骤(c)包括：
(c1)在250～300℃温度下，利用原子层淀积工艺，在所述P型Si0.11Ge0.89层上淀积厚度为2～3nm的HfO2层；
(c2)利用电子束蒸发工艺，在所述HfO2层上淀积厚度为10～20nm的Al-Cu层；
(c3)利用刻蚀工艺，选择性刻蚀所述HfO2层与所述Al-Cu层，在所述P型Si0.11Ge0.89层表面形成所述栅极。
进一步地，在上述实施例的基础上，步骤(d)包括：
(d1)利用光刻工艺，选择性刻蚀光刻胶，在露出的所述P型Si0.11Ge0.89层表面分别形成第一离子待注入区域与第二离子待注入区域；
(d2)利用自对准工艺，在所述第一离子待注入区域与所述第二离子待注入区域注入P离子，在所述P型Si0.11Ge0.89层中分别形成第一离子注入区域与第二离子注入区域；
(d3)利用快速热退火工艺，对所述第一离子注入区域与所述第二离子注入区域进行退火处理以分别形成所述源区与所述漏区；优选地，退火时间为30s；
(d4)去除所述光刻胶。
进一步地，在上述实施例的基础上，步骤(e)包括：
(e1)利用CVD工艺，在所述栅极、所述源区及所述漏区上淀积厚度为200～300nm的BPSG层；
(e2)利用硝酸与氢氟酸，选择性刻蚀所述BPSG层，分别形成源区接触孔与漏区接触孔；
(e3)利用电子束蒸发工艺，通过所述源区接触孔与所述漏区接触孔在所述源区与所述漏区表面淀积厚度为10～20nm的钨层作为所述源区电极与所述漏区电极。
进一步地，在上述实施例的基础上，该制备方法还包括在所述栅极、源区电极及漏区电极的整个衬底表面淀积厚度为20～30nm的SiN钝化层。
本实施例中，通过激光再晶化工艺，使外延层发生固相-液相-固相的两次相变，通过横向释放高Ge组分SiGe与Si之间的失配位错，可极大提升高Ge组分SiGe/Si外延层的晶体质量，为后续应变锗的生长提供了重要前提；利用上述应变锗制备的NMOS迁移率比传统NMOS高，器件工作速度快，性能提高。
实施例二
请参见图3a-图3m，图3a-图3m为本发明实施例的一种PMOS器件的制备方法示意图，该制备方法包括如下步骤：
第1步、选取厚度为2μm的单晶硅材料作为Si衬底001，利用RCA工艺，清洗Si衬底001；然后利用浓度为10％的氢氟酸溶液，清洗Si衬底以去除Si衬底表面的氧化层，如图3a所示。
第2步、(b1)在400℃～500℃温度下，利用磁控溅射工艺，在所述Si衬底上淀积厚度为450～500nm的Si0.11Ge0.89层002，其中0.11与0.89分别表示对应成分的组分比例，如图3b所示；在本步骤中，通过磁控溅射工艺淀积Si0.11Ge0.89层002，淀积速率高，而且Si0.11Ge0.89层002的质量好，适宜大规模生产。
第3步、利用CVD工艺，在所述Si0.11Ge0.89层上淀积厚度为
130nm～160nm的SiO2层003；将包括所述Si衬底001、所述Si0.11Ge0.89层002及所述SiO2层003的整个材料进行预热处理(通过预热处理一方面可以显著降低激光再晶化所需的阈值激光功率；另一方面，Si衬底与高Ge组分SiGe外延层存在热失配，体系预热还可以有效防止因激光照射时温度瞬时大幅升高引起的材料开裂现象)；利用激光再晶化工艺处理包括所述Si衬底、所述Si0.11Ge0.89层及所述SiO2层的整个材料，并将所述整个材料进行自然冷却处理；如图3c所示；在本步骤中，SiO2-高Ge组分Si0.11Ge0.89-Si体系795nm连续激光透射规律FDTD(时域有限差分)仿真表明，高Ge组分Si0.11Ge0.89材料上淀积130nm～160nm的二氧化硅时，激光在该层的透过率最优；激光再晶化工艺的激光波长为795nm、激光功率密度为2.85kW/cm2、激光光斑尺寸10mm×1mm、激光移动速度为20mm/s。
第4步、利用干法刻蚀工艺，刻蚀掉所述SiO2层003，得到晶化Si0.11Ge0.89层002作为所述Si0.11Ge0.89虚衬底，如图3d所示。
第5步、在500～600℃温度下，利用CVD工艺在所述Si0.11Ge0.89虚衬底上淀积厚度为900～950nm、掺杂浓度为1×1016～5×1016cm-3的P型
Si0.11Ge0.89层004，如图3e所示。
第6步、在250～300℃温度下，利用原子层淀积工艺，在所述P型Si0.11Ge0.89层004上淀积厚度为2～3nm的HfO2层005，如图3f所示。
第7步、利用电子束蒸发工艺，在所述HfO2层005上淀积厚度为10～20nm的Al-Cu层006，如图3g所示。
第8步、利用刻蚀工艺，选择性刻蚀所述HfO2层005与所述Al-Cu层006，在所述P型Si0.11Ge0.89层004表面形成所述栅极007，如图3h所示。
第9步、利用光刻工艺，选择性刻蚀光刻胶，在露出的所述P型Si0.11Ge0.89层004表面分别形成第一离子待注入区域与第二离子待注入区域；利用自对准工艺，通过所述第一离子待注入区域与所述第二离子待注入区域在所述P型Si0.11Ge0.89层004中注入P离子，在所述P型Si0.11Ge0.89层004中分别形成第一离子注入区域与第二离子注入区域；利用快速热退火工艺，对所述第一离子注入区域与所述第二离子注入区域进行退火处理以分别形成所述源区008与所述漏区009，其中，退火时间为30s；去除所述光刻胶，如图3i所示。
第10步、利用CVD工艺，在所述栅极007、所述源区008及所述漏区009上淀积厚度为200～300nm的BPSG层010，如图3j所示。
第11步、利用硝酸与氢氟酸，选择性刻蚀所述BPSG层010，分别形成源区接触孔与漏区接触孔，如图3k所示。
第12步、利用电子束蒸发工艺，通过所述源区接触孔与所述漏区接触孔在所述源区与所述漏区表面淀积厚度为10～20nm的钨层011作为所述源区电极与所述漏区电极，如图3l所示。
第13步、在所述栅极007、源区电极及漏区电极的整个衬底表面淀积厚度为20～30nm的SiN钝化层012，如图3m所示。
实施例三
请参见图4，图4为本发明实施例提供的一种NMOS器件的结构示意图。该NMOS采用实施例二中如图3a-图3m所示的制备方法制成。具体地，该NMOS300包括：Si衬底301、SiGe虚衬底302、P型SiGe层303、栅极304、源区305、漏区306、源区电极307、漏区电极308、介质层309及SiN钝化层310。
实施例四
请参见图5，图5为本实施例提供的一种计算机的结构示意图。该计算机500包括：主板501、设置于主板上的CPU502和内存503；其中，所述CPU502和所述内存503的集成电路中均包括如实施例三所述的NMOS器件。
综上所述，本文中应用了具体个例对本发明的结构及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上，本说明书内容不应理解为对本发明的限制，本发明的保护范围应以所附的权利要求为准。
Claims (10)
1.一种NMOS器件的制备方法，其特征在于，包括：
(a)选取Si衬底；
(b)在所述Si衬底上制作外延层；
(c)在所述外延层表面制作栅极；
(d)在所述外延层的第一指定区域与第二指定区域分别制作源区与漏区；
(e)在所述源区与所示漏区表面分别制作源区电极与漏区电极。
2.根据权利要求1所述的制备方法，其特征在于，在步骤(b)之前，还包括：
(x1)利用RCA工艺，清洗所述Si衬底；
(x2)利用氢氟酸溶液，清洗所述Si衬底以去除所述Si衬底表面的氧化层。
3.根据权利要求2所述的制备方法，其特征在于，步骤(b)包括：
(b1)在400℃～500℃温度下，利用磁控溅射工艺，在所述Si衬底上淀积厚度为450～500nm的Si0.11Ge0.89层，其中0.11与0.89分别表示对应成分的组分比例；
(b2)利用CVD工艺，在所述Si0.11Ge0.89层上淀积SiO2层；
(b3)利用激光再晶化工艺处理包括所述Si衬底、所述Si0.11Ge0.89层及所述SiO2层的整个材料，并将所述整个材料进行自然冷却处理；
(b4)利用干法刻蚀工艺，刻蚀掉所述SiO2层，得到晶化Si0.11Ge0.89层作为所述Si0.11Ge0.89虚衬底；
(b5)在500～600℃温度下，利用CVD工艺在所述Si0.11Ge0.89虚衬底上淀积厚度为900～950nm、掺杂浓度为1×1016～5×1016cm-3的P型Si0.11Ge0.89层。
4.根据权利要求3所述的制备方法，其特征在于，在步骤(b3)之前，还包括：
将包括所述Si衬底、所述Si0.11Ge0.89层及所述SiO2层的整个材料进行预热处理。
5.根据权利要求3所述的制备方法，其特征在于，步骤(c)包括：
(c1)在250～300℃温度下，利用原子层淀积工艺，在所述P型Si0.11Ge0.89层上淀积厚度为2～3nm的HfO2层；
(c2)利用电子束蒸发工艺，在所述HfO2层上淀积厚度为10～20nm的Al-Cu层；
(c3)利用刻蚀工艺，选择性刻蚀所述HfO2层与所述Al-Cu层，在所述P型Si0.11Ge0.89层表面形成所述栅极。
6.根据权利要求3所述的制备方法，其特征在于，步骤(d)包括：
(d1)利用光刻工艺，选择性刻蚀光刻胶，在露出的所述P型Si0.11Ge0.89层表面分别形成第一离子待注入区域与第二离子待注入区域；
(d2)利用自对准工艺，通过所述第一离子待注入区域与所述第二离子待注入区域向所述P型Si0.11Ge0.89层中注入P离子，在所述P型Si0.11Ge0.89层中分别形成第一离子注入区域与第二离子注入区域；
(d3)利用快速热退火工艺，对所述第一离子注入区域与所述第二离子注入区域进行退火处理以分别形成所述源区与所述漏区；
(d4)去除所述光刻胶。
7.根据权利要求6所述的制备方法，其特征在于，步骤(e)包括：
(e1)利用CVD工艺，在所述栅极、所述源区及所述漏区上淀积厚度为200～300nm的BPSG层；
(e2)利用硝酸与氢氟酸，选择性刻蚀所述BPSG层，分别形成源区接触孔与漏区接触孔；
(e3)利用电子束蒸发工艺，通过所述源区接触孔与所述漏区接触孔在所述源区与所述漏区表面淀积厚度为10～20nm的钨层作为所述源区电极与所述漏区电极。
8.根据权利要求7所述的制备方法，其特征在于，还包括：
在包括所述栅极、源区电极及漏区电极的整个衬底表面淀积厚度为20～30nm的SiN钝化层。
9.一种NMOS器件，其特征在于，包括：Si衬底、SiGe虚衬底、P型SiGe层、栅极、源区、漏区、源区电极、漏区电极、介质层及SiN钝化层。；其中，所述NMOS器件由权利要求1～8任一项所述的方法制备形成。
10.一种计算机，包括：主板、设置于主板上的CPU和内存，其特征在于，所述CPU和所述内存的集成电路中均包括如权利要求9所述的NMOS器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711243355.3A CN108022979A (zh) | 2017-11-30 | 2017-11-30 | Nmos器件及其制备方法及计算机 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711243355.3A CN108022979A (zh) | 2017-11-30 | 2017-11-30 | Nmos器件及其制备方法及计算机 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108022979A true CN108022979A (zh) | 2018-05-11 |
Family
ID=62077770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711243355.3A Pending CN108022979A (zh) | 2017-11-30 | 2017-11-30 | Nmos器件及其制备方法及计算机 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108022979A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110176459A (zh) * | 2019-06-19 | 2019-08-27 | 英特尔半导体(大连)有限公司 | 用于存储器的沟道柱及其制造方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1770391A (zh) * | 2004-11-01 | 2006-05-10 | 国际商业机器公司 | 半导体结构及其制造方法 |
| CN101378016A (zh) * | 2007-08-29 | 2009-03-04 | 中国科学院半导体研究所 | 利用准分子激光退火制作SiGe或Ge量子点的方法 |
| CN102201335A (zh) * | 2011-06-01 | 2011-09-28 | 电子科技大学 | 一种应力稳定的mos晶体管的栅的制造方法 |
| CN102738179A (zh) * | 2012-07-16 | 2012-10-17 | 西安电子科技大学 | 一种SOI应变SiGe CMOS集成器件及制备方法 |
| CN105244320A (zh) * | 2015-08-28 | 2016-01-13 | 西安电子科技大学 | 基于SOI的应变Ge沟道倒梯形栅CMOS集成器件及制备方法 |
| CN105895532A (zh) * | 2016-06-14 | 2016-08-24 | 西安电子科技大学 | 基于[100]/(001)沟道的[110]单轴张应力nmos器件及其制备方法 |
| CN107221582A (zh) * | 2017-05-17 | 2017-09-29 | 厦门科锐捷半导体科技有限公司 | 一种发光二极管及其制备方法 |
-
2017
- 2017-11-30 CN CN201711243355.3A patent/CN108022979A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1770391A (zh) * | 2004-11-01 | 2006-05-10 | 国际商业机器公司 | 半导体结构及其制造方法 |
| CN101378016A (zh) * | 2007-08-29 | 2009-03-04 | 中国科学院半导体研究所 | 利用准分子激光退火制作SiGe或Ge量子点的方法 |
| CN102201335A (zh) * | 2011-06-01 | 2011-09-28 | 电子科技大学 | 一种应力稳定的mos晶体管的栅的制造方法 |
| CN102738179A (zh) * | 2012-07-16 | 2012-10-17 | 西安电子科技大学 | 一种SOI应变SiGe CMOS集成器件及制备方法 |
| CN105244320A (zh) * | 2015-08-28 | 2016-01-13 | 西安电子科技大学 | 基于SOI的应变Ge沟道倒梯形栅CMOS集成器件及制备方法 |
| CN105895532A (zh) * | 2016-06-14 | 2016-08-24 | 西安电子科技大学 | 基于[100]/(001)沟道的[110]单轴张应力nmos器件及其制备方法 |
| CN107221582A (zh) * | 2017-05-17 | 2017-09-29 | 厦门科锐捷半导体科技有限公司 | 一种发光二极管及其制备方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110176459A (zh) * | 2019-06-19 | 2019-08-27 | 英特尔半导体(大连)有限公司 | 用于存储器的沟道柱及其制造方法 |
| CN110176459B (zh) * | 2019-06-19 | 2020-07-03 | 英特尔半导体(大连)有限公司 | 用于存储器的沟道柱及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9824891B1 (en) | Method of manufacturing the thin film | |
| KR20100017143A (ko) | 유리계 기판을 제조하는 방법 및 이를 채용한 장치 | |
| CN103928320B (zh) | 沟槽栅碳化硅绝缘栅双极型晶体管的制备方法 | |
| WO2015014263A1 (zh) | 绝缘栅双极性晶体管的制造方法 | |
| US8877608B2 (en) | Method for preparing GOI chip structure | |
| CN103021848A (zh) | 一种锗硅异质结隧穿场效应晶体管及其制备方法 | |
| CN102738060B (zh) | 一种goi晶片结构的制备方法 | |
| CN103928309B (zh) | N沟道碳化硅绝缘栅双极型晶体管的制备方法 | |
| CN101958328B (zh) | Cmos器件及其制造方法 | |
| CN108022979A (zh) | Nmos器件及其制备方法及计算机 | |
| CN103646909B (zh) | 绝缘体上锗goi结构的制备方法 | |
| CN105428301A (zh) | 利用微波退火技术低温制备goi的方法 | |
| CN109686667A (zh) | 一种SiC基MOS器件及其制备方法和应用 | |
| JPS61289618A (ja) | 半導体装置の製造方法 | |
| CN107863389A (zh) | Nmos器件及计算机 | |
| CN108109933A (zh) | 离子注入工艺的监控方法 | |
| CN103646865A (zh) | 在Ge衬底制备超薄氧化锗界面修复层的方法 | |
| JP5579614B2 (ja) | 半導体・オン・インシュレータ装置を形成するための基板組成および方法の改善 | |
| CN103646910B (zh) | 一种sgoi结构的制备方法 | |
| CN102347267A (zh) | 一种利用超晶格结构材料制备的高质量sgoi及其制备方法 | |
| CN208970514U (zh) | Nmos器件 | |
| CN207690801U (zh) | Pmos器件 | |
| CN104637813A (zh) | Igbt的制作方法 | |
| CN108022844A (zh) | Pmos器件及其制备方法及计算机 | |
| CN108039370A (zh) | Pmos器件及计算机 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180511 |
|
| RJ01 | Rejection of invention patent application after publication |