CN108039370A - Pmos器件及计算机 - Google Patents
Pmos器件及计算机 Download PDFInfo
- Publication number
- CN108039370A CN108039370A CN201711244554.6A CN201711244554A CN108039370A CN 108039370 A CN108039370 A CN 108039370A CN 201711244554 A CN201711244554 A CN 201711244554A CN 108039370 A CN108039370 A CN 108039370A
- Authority
- CN
- China
- Prior art keywords
- layer
- pmos device
- sige
- source region
- drain region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000002425 crystallisation Methods 0.000 claims abstract description 17
- 230000008025 crystallization Effects 0.000 claims abstract description 17
- 238000002161 passivation Methods 0.000 claims description 9
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 4
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 26
- 230000008569 process Effects 0.000 abstract description 12
- 229910052732 germanium Inorganic materials 0.000 abstract description 8
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 abstract description 8
- 238000005499 laser crystallization Methods 0.000 abstract description 7
- 230000012010 growth Effects 0.000 abstract description 6
- 239000012071 phase Substances 0.000 abstract description 5
- 239000007790 solid phase Substances 0.000 abstract description 5
- 239000013078 crystal Substances 0.000 abstract description 4
- 230000009466 transformation Effects 0.000 abstract description 4
- 239000007791 liquid phase Substances 0.000 abstract 1
- 239000000463 material Substances 0.000 description 20
- 238000000151 deposition Methods 0.000 description 8
- 230000037230 mobility Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 7
- 150000002500 ions Chemical group 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 230000007812 deficiency Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 241000931526 Acer campestre Species 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 241000033695 Sige Species 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium oxide Inorganic materials O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000011031 large-scale manufacturing process Methods 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000002791 soaking Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及一种PMOS器件及计算机，所述PMOS器件(100)包括：Si衬底(101)；晶化SiGe层(102)，设置于所述Si衬底(101)上表面；N型应变Ge层(103)，设置于所述晶化SiGe层(102)上表面；栅极(104)，设置于所述N型应变Ge层(103)上表面中间位置处；源区(105)与漏区(106)，设置于所述N型应变Ge层(103)上部并分别位于所述栅极(104)两侧位置处。本发明通过激光再晶化工艺，使外延层发生固相‑液相‑固相的两次相变，通过横向释放高Ge组分SiGe与Si之间的失配位错，可极大提升高Ge组分SiGe/Si外延层的晶体质量，为后续应变锗的生长提供了重要前提；利用上述应变锗制备的PMOS迁移率比传统PMOS高，器件工作速度快，性能提高。
Description
技术领域
本发明属于集成电路技术领域，特别涉及一种PMOS器件及计算机。
背景技术
传统的Si基器件，以其低功耗、低噪声、高集成度、可靠性好等优点在集成电路领域占据着重要的地位。微电子技术的发展一直沿着在两个方向进行，一是不断缩小芯片的特征尺寸，在20世纪80年代末90年代初，芯片特征尺寸缩小到1μm以下，90年代末达到0.18μm，目前45nm集成电路已进入大规模的生产时期，在单个芯片上可集成约几十亿个晶体管。这不仅提高了集成度，同时也使其速度、功耗、可靠性等大大地改善。
随着器件特征尺寸的不断缩小，电路的速度不断增快，静态漏电、功耗密度也在增大、迁移率退化等物理极限使器件性能不断恶化，IC芯片逐渐趋近其物理与工艺极限，传统Si基器件和集成电路逐渐显示出其缺陷和不足，使得Si基集成电路技术难以再按照摩尔定律继续发展下去。Si基微电子器件已经不能满足集成电路的的快速发展，这就需要有其他材料的理论与技术的突破，于是采用新的沟道材料、新的工艺技术和新的集成方式势在必行。目前一个新的发展趋势就是将现有成熟的微电子和光电子技术结合，充分发挥硅基微电子先进成熟的工艺技术、高密度集成、价格低廉以及光子极高的传输速率、高抗干扰性和低功耗的优势，实现硅基光电集成；另一个趋势就是使用高迁移率材料作为MOSFET器件的沟道以提升器件速度。近年来，压应变Ge材料由于同时具备这两种优势而得到了重点研究。
锗(Ge)材料的空穴迁移率为1900cm2/V·s约为Si材料的4倍，由于Ge材料具有较高的空穴迁移率，因此将Ge作为沟道是提高PMOS性能的重要方法。PMOS器件的性能是当前的CMOS电路性能提升的关键，原因在于相同宽长比的条件下，PMOS的驱动电流往往比NMOS小很多。一般是增大PMOS器件的宽长比来实现驱动电流的匹配，但这样会使电路的速度和集成度都受到一定影响，降低电路的整体性能。为了解决这个问题，最有效的办法就是提高PMOS器件中沟道材料的空穴迁移率。应变锗技术可使载流子的迁移率增加，即保持器件的尺寸的前提下提升器件的性能。
材料是器件制作的重要前提，因此高质量的应变Ge材料是制备应变Ge PMOS的关键。由于Ge材料机械强度差，并且Ge材料与Si材料的晶格失配率较大，因此选取Si作为衬底，在此衬底上生长一层高Ge组分的SiGe虚衬底，作为应变Ge材料生长的衬底。SiGe层和Si衬底之间的晶格失配度随着Ge组分的增加而增大，所以在Si衬底上直接外延生长高Ge组分SiGe材料比较困难，因此制备高质量的高Ge组分SiGe材料是整个制备过程中的关键。
但是，由于Si与高Ge组分SiGe之间晶格失配位错大，界面位错缺陷在外延层逐渐增厚的过程中，会从高Ge组分SiGe/Si界面开始一直纵向延伸至高Ge组分SiGe表面(高Ge组分SiGe/Si界面处位错密度最高)，进而导致高Ge组分SiGe/Si外延层晶体质量降低，从而难以制备出性能优良的PMOS器件。
因此，如何制备一种性能优良的PMOS器件就变得极其重要。
发明内容
为解决现有技术存在的技术缺陷和不足，本发明提供了一种PMOS器件，该PMOS器件(100)包括：
Si衬底(101)；
晶化SiGe层(102)，设置于所述Si衬底(101)上表面；
N型应变Ge层(103)，设置于所述晶化SiGe层(102)上表面；
栅极(104)，设置于所述N型应变Ge层(103)上表面中间位置处；
源区(105)与漏区(106)，设置于所述N型应变Ge层(103)上部并分别位于所述栅极(104)两侧位置处；
源区电极(107)、漏区电极(108)，分别设置于所述源区(105)上表面中间位置处与所述漏区(106)上表面中间位置处；
介质层(109)，设置于所述源区(105)上表面并位于所述源区电极(107)两侧位置处、所述漏区(106)上表面并位于所述漏区电极(108)两侧位置处及所述栅极(104)上表面；
钝化层(110)，设置于所述源区电极(107)、所述漏区电极(108)及所述介质层(109)上表面。
在本发明的一个实施例中，所述Si衬底(101)为厚度为2μm的单晶硅。
在本发明的一个实施例中，所述晶化SiGe层(102)的厚度为300～400nm。
在本发明的一个实施例中，N型应变Ge层(103)的厚度为800～900nm。
在本发明的一个实施例中，所述源区电极(107)与所述漏区电极(108)均为钨。
在本发明的一个实施例中，所述源区电极(107)与所述漏区电极(108)的厚度均为10～20nm。
在本发明的一个实施例中，所述介质层(109)为BPSG。
在本发明的一个实施例中，所述介质层(109)的厚度为20～30nm。
在本发明的一个实施例中，所述钝化层(110)为SiN。
在本发明的另一个实施例中,提供了一种计算机，该计算机(300)包括：主板(301)、设置于主板上的CPU(302)与内存(303)；其中，所述CPU(302)与所述内存(303)的集成电路中均包括如上述任一项实施例所述的PMOS器件。
与现有技术相比，本发明具有以下有益效果：
1)本发明提供的PMOS器件，通过采用激光再晶化工艺，使外延层发生固相-液相-固相的两次相变，通过横向释放高Ge组分SiGe与Si之间的失配位错，可极大提升高Ge组分SiGe/Si外延层的晶体质量，为后续应变锗的生长提供了重要前提；
2)本发明提供的PMOS器件，迁移率比传统Ge PMOS器件高，器件工作速度快，性能得到极大改善。
附图说明
下面将结合附图，对本发明的具体实施方式进行详细的说明。
图1为本发明实施例提供的一种PMOS器件的结构示意图；
图2a-图2q为本发明实施例的一种PMOS器件的制备方法示意图；
图3为本发明实施例提供的一种激光再晶化工艺的示意图；
图4为本实施例提供的一种计算机的结构示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1，图1为本发明实施例提供的一种PMOS器件的结构示意图，该PMOS器件100包括：
Si衬底101；
晶化SiGe层102，设置于所述Si衬底101上表面；
N型应变Ge层103，设置于所述晶化SiGe层102上表面；
栅极104，设置于所述N型应变Ge层103上表面中间位置处；
源区105与漏区106，设置于所述N型应变Ge层103上部并分别位于所述栅极104两侧位置处；
源区电极107、漏区电极108，分别设置于所述源区105上表面中间位置处与所述漏区106上表面中间位置处；
介质层109，设置于所述源区105上表面并位于所述源区电极107两侧位置处、所述漏区106上表面并位于所述漏区电极108两侧位置处及所述栅极104上表面；
钝化层110，设置于所述源区电极107、所述漏区电极108及所述介质层109上表面。
进一步地，在上述实施例的基础上，所述Si衬底101为厚度为2μm的单晶硅。
进一步地，在上述实施例的基础上，所述晶化SiGe层102的厚度为300～400nm。
进一步地，在上述实施例的基础上，N型应变Ge层103的厚度为800～900nm。
进一步地，在上述实施例的基础上，所述源区电极107与所述漏区电极108均为钨。
进一步地，在上述实施例的基础上，所述源区电极107与所述漏区电极108的厚度均为10～20nm。
进一步地，在上述实施例的基础上，所述介质层109为BPSG。
进一步地，在上述实施例的基础上，所述介质层109的厚度为20～30nm。
进一步地，在上述实施例的基础上，
进一步地，在上述实施例的基础上，所述钝化层110为SiN。
本实施例中，晶化SiGe层是通过激光再晶化工艺，使外延层发生固相-液相-固相的两次相变，通过横向释放SiGe与Si之间的失配位错，可极大提升SiGe/Si外延层的晶体质量，为后续应变锗的生长提供了重要前提；利用上述应变锗制备的PMOS迁移率比传统GePMOS高，器件工作速度快，性能提高。
实施例二
请参见图2a-图2q，图2a-图2q为本发明实施例的一种PMOS器件的制备方法示意图，该制备方法包括如下步骤：
第1步、选取厚度为2μm的单晶硅材料作为Si衬底001，如图2a所示。
第2步、利用RCA工艺，清洗Si衬底；然后利用浓度为10％的氢氟酸溶液，清洗Si衬底以去除Si衬底表面的氧化层。
第3步、在400～500℃温度下，利用磁控溅射工艺，将纯度为99.999％的本征SiGe靶材料以1.5×10-3mb的工艺压力、5nm/min的淀积速率淀积在Si衬底001上形成SiGe层002，优选地，SiGe层002的厚度为300～400nm，如图2b所示。
第4步、利用CVD工艺，在SiGe层002上淀积厚度为100～150nm的SiO2层003，如图2c所示。
第5步、将包括Si衬底001、SiGe层002及SiO2层003的整个材料加热至600℃～650℃；利用激光再晶化工艺，处理整个材料，其中，SiGe层002形成晶化SiGe层；将整个材料进行自然冷却处理；利用干法刻蚀工艺，刻蚀掉SiO2层003，如图2d所示；其中，激光再晶化工艺的激光波长为795nm、激光功率密度为2.85kW/cm2、激光光斑尺寸10mm×1mm、激光移动速度为20mm/s；在本步骤中，通过连续激光照射使得SiGe层002发生熔化以及冷却后再结晶，大大降低了SiGe层002与Si衬底001之间的位错密度。请参见图3，图3为本发明实施例提供的一种激光再晶化工艺的示意图，激光再晶化工艺(Laser re-crystallization,简称LRC)是一种热致相变结晶的方法，通过激光热处理，使外延层发生固相-液相-固相的两次相变，通过横向释放高Ge组分SiGe与Si之间的失配位错，可极大提升高Ge组分SiGe/Si外延层的晶体质量，为后续应变锗的生长提供了重要前提。
第6步、利用减压CVD工艺，在晶化SiGe层上淀积厚度为800～900nm的N型应变Ge层004，如图2e所示。
第7步、在H2O2溶液中，将包括Si衬底001、晶化SiGe层及N型应变Ge层的整个材料进行浸泡处理，以在N型应变Ge层表面形成GeO2钝化层005，如图2f所示；其中，H2O2溶液的温度为75℃，浸泡时间为10min。
第8步、在250～300℃温度下，利用原子层淀积工艺，以[(CH3)(C2H5)N]4Hf为反应前体、H2O为氧化剂，在GeO2钝化层005上淀积厚度为3nm的HfO2层006，如图2g所示。
第9步、利用反应溅射工艺，在HfO2层上淀积厚度为110nm的TaN层007，如图2h所示。
第10步、利用刻蚀工艺，选择性刻蚀HfO2层006与TaN层007，形成栅极008，如图2i所示。
第11步、利用光刻工艺，选择性刻蚀光刻胶009，在所述N型应变Ge层表面形成离子待注入区域，如图2j所示。
第12步、利用自对准工艺，在所述离子待注入区域进行B离子注入，以在所述N型应变Ge层中分别形成第一离子注入区域与第二离子注入区域；在250～300℃温度下，利用快速退火工艺，将包括所述Si衬底001、所述N型应变Ge层004及所述栅极008的整个材料进行30s的退火处理，以使所述第一离子注入区域与所述第二离子注入区域分别形成所述源区010与所述漏区011，如图2k所示。
第13步、去除所述光刻胶009，如图2l所示。
第14步、利用CVD工艺，在所述栅极008、所述源区010及所述漏区011上淀积厚度为20～30nm的BPSG012作为介质层，如图2m所示；其中，BPSG层012能俘获移动离子，以防止它们扩散到栅极008而损害器件性能。
第15步、利用硝酸与氢氟酸，选择性刻蚀所述BPSG层012，分别形成源区接触孔013与漏区接触孔014，如图2n所示。
第16步、利用电子束蒸发工艺，在所述源区接触孔013、所述漏区接触孔014及所述BPSG层012上淀积厚度为10～20nm的钨层015，如图2o所示。
第17步、利用刻蚀工艺，选择性刻蚀所述钨层015，分别形成所述源区电极016与所述漏区电极017,如图2p所示。
第18步、利用CVD工艺，在所述源区电极016、所述漏区电极017及所述BPSG层015表面淀积厚度为20～30nm的SiN钝化层018，如图2q所示。
实施例三
请参见图4，图4为本实施例提供的一种计算机的结构示意图。该计算机500包括：主板501、设置于主板上的CPU502和内存503；其中，所述CPU502和所述内存503的集成电路中均包括如实施例三所述的PMOS器件。
综上所述，本文中应用了具体个例对本发明的结构及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上，本说明书内容不应理解为对本发明的限制，本发明的保护范围应以所附的权利要求为准。
Claims (10)
1.一种PMOS器件(100)，其特征在于，包括：
Si衬底(101)；
晶化SiGe层(102)，设置于所述Si衬底(101)上表面；
N型应变Ge层(103)，设置于所述晶化SiGe层(102)上表面；
栅极(104)，设置于所述N型应变Ge层(103)上表面中间位置处；
源区(105)与漏区(106)，设置于所述N型应变Ge层(103)上部并分别位于所述栅极(104)两侧位置处；
源区电极(107)、漏区电极(108)，分别设置于所述源区(105)上表面中间位置处与所述漏区(106)上表面中间位置处；
介质层(109)，设置于所述源区(105)上表面并位于所述源区电极(107)两侧位置处、所述漏区(106)上表面并位于所述漏区电极(108)两侧位置处及所述栅极(104)上表面；
钝化层(110)，设置于所述源区电极(107)、所述漏区电极(108)及所述介质层(109)上表面。
2.根据权利要求1所述的PMOS器件(100)，其特征在于，所述Si衬底(101)为厚度为2μm的单晶硅。
3.根据权利要求1所述的PMOS器件(100)，其特征在于，所述晶化SiGe层(102)的厚度为300～400nm。
4.根据权利要求1所述的PMOS器件(100)，其特征在于，N型应变Ge层(103)的厚度为800～900nm。
5.根据权利要求1所述的PMOS器件(100)，其特征在于，所述源区电极(107)与所述漏区电极(108)均为钨。
6.根据权利要求1所述的PMOS器件(100)，其特征在于，所述源区电极(107)与所述漏区电极(108)的厚度均为10～20nm。
7.根据权利要求1所述的PMOS器件(100)，其特征在于，所述介质层(109)为BPSG。
8.根据权利要求1所述的PMOS器件(100)，其特征在于，所述介质层(109)的厚度为20～30nm。
9.根据权利要求1所述的PMOS器件(100)，其特征在于，所述钝化层(110)为SiN。
10.一种计算机，包括：主板、设置于主板上的CPU和内存，其特征在于，所述CPU和所述内存的集成电路中均包括如权利要求1～9所述的PMOS器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711244554.6A CN108039370A (zh) | 2017-11-30 | 2017-11-30 | Pmos器件及计算机 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711244554.6A CN108039370A (zh) | 2017-11-30 | 2017-11-30 | Pmos器件及计算机 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108039370A true CN108039370A (zh) | 2018-05-15 |
Family
ID=62094685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711244554.6A Pending CN108039370A (zh) | 2017-11-30 | 2017-11-30 | Pmos器件及计算机 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108039370A (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1770391A (zh) * | 2004-11-01 | 2006-05-10 | 国际商业机器公司 | 半导体结构及其制造方法 |
| CN102201335A (zh) * | 2011-06-01 | 2011-09-28 | 电子科技大学 | 一种应力稳定的mos晶体管的栅的制造方法 |
| CN102738179A (zh) * | 2012-07-16 | 2012-10-17 | 西安电子科技大学 | 一种SOI应变SiGe CMOS集成器件及制备方法 |
| CN103367409A (zh) * | 2013-07-04 | 2013-10-23 | 西安电子科技大学 | 基于锗衬底的La基高介电常数栅介质材料的制备方法 |
| CN105244320A (zh) * | 2015-08-28 | 2016-01-13 | 西安电子科技大学 | 基于SOI的应变Ge沟道倒梯形栅CMOS集成器件及制备方法 |
| CN105895532A (zh) * | 2016-06-14 | 2016-08-24 | 西安电子科技大学 | 基于[100]/(001)沟道的[110]单轴张应力nmos器件及其制备方法 |
| CN106024632A (zh) * | 2016-05-24 | 2016-10-12 | 西安电子科技大学 | 带隙改性Ge PMOS器件及其制备方法 |
| CN107221582A (zh) * | 2017-05-17 | 2017-09-29 | 厦门科锐捷半导体科技有限公司 | 一种发光二极管及其制备方法 |
-
2017
- 2017-11-30 CN CN201711244554.6A patent/CN108039370A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1770391A (zh) * | 2004-11-01 | 2006-05-10 | 国际商业机器公司 | 半导体结构及其制造方法 |
| CN102201335A (zh) * | 2011-06-01 | 2011-09-28 | 电子科技大学 | 一种应力稳定的mos晶体管的栅的制造方法 |
| CN102738179A (zh) * | 2012-07-16 | 2012-10-17 | 西安电子科技大学 | 一种SOI应变SiGe CMOS集成器件及制备方法 |
| CN103367409A (zh) * | 2013-07-04 | 2013-10-23 | 西安电子科技大学 | 基于锗衬底的La基高介电常数栅介质材料的制备方法 |
| CN105244320A (zh) * | 2015-08-28 | 2016-01-13 | 西安电子科技大学 | 基于SOI的应变Ge沟道倒梯形栅CMOS集成器件及制备方法 |
| CN106024632A (zh) * | 2016-05-24 | 2016-10-12 | 西安电子科技大学 | 带隙改性Ge PMOS器件及其制备方法 |
| CN105895532A (zh) * | 2016-06-14 | 2016-08-24 | 西安电子科技大学 | 基于[100]/(001)沟道的[110]单轴张应力nmos器件及其制备方法 |
| CN107221582A (zh) * | 2017-05-17 | 2017-09-29 | 厦门科锐捷半导体科技有限公司 | 一种发光二极管及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7235822B2 (en) | Transistor with silicon and carbon layer in the channel region | |
| TWI293478B (en) | Manufacturing method for semiconductor substrate and manufacturing method for semiconductor device | |
| CN100570823C (zh) | 一种使用缩颈外延获得低位错密度外延薄膜的方法 | |
| Nakamura et al. | Silicon on sapphire (SOS) device technology | |
| US9824891B1 (en) | Method of manufacturing the thin film | |
| CN103021848A (zh) | 一种锗硅异质结隧穿场效应晶体管及其制备方法 | |
| CN102263054A (zh) | 多层晶片中的沟槽结构 | |
| TW201916251A (zh) | 形成絕緣體上矽基底的方法 | |
| Wu et al. | Complementary metal-oxide-semiconductor thin-film transistor circuits from a high-temperature polycrystalline silicon process on steel foil substrates | |
| WO2014005379A1 (zh) | 一种goi晶片结构的制备方法 | |
| CN103646909B (zh) | 绝缘体上锗goi结构的制备方法 | |
| JPS61289618A (ja) | 半導体装置の製造方法 | |
| CN105428301A (zh) | 利用微波退火技术低温制备goi的方法 | |
| CN207690801U (zh) | Pmos器件 | |
| CN103646865A (zh) | 在Ge衬底制备超薄氧化锗界面修复层的方法 | |
| CN107863389A (zh) | Nmos器件及计算机 | |
| CN108039370A (zh) | Pmos器件及计算机 | |
| CN107818978B (zh) | 应变GeSn NMOS器件及其制备方法 | |
| CN101604631A (zh) | 一种具有绝缘埋层的半导体衬底的制备方法 | |
| CN108022979A (zh) | Nmos器件及其制备方法及计算机 | |
| CN208970514U (zh) | Nmos器件 | |
| CN108022844A (zh) | Pmos器件及其制备方法及计算机 | |
| CN103208452A (zh) | Mos晶体管及其制造方法 | |
| CN111564498A (zh) | 一种隧穿晶体管的漏端负交叠区自对准制备方法 | |
| JP5692801B2 (ja) | 半導体の製造方法及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180515 |
|
| RJ01 | Rejection of invention patent application after publication |