CN108022844A - Pmos器件及其制备方法及计算机 - Google Patents
Pmos器件及其制备方法及计算机 Download PDFInfo
- Publication number
- CN108022844A CN108022844A CN201711244556.5A CN201711244556A CN108022844A CN 108022844 A CN108022844 A CN 108022844A CN 201711244556 A CN201711244556 A CN 201711244556A CN 108022844 A CN108022844 A CN 108022844A
- Authority
- CN
- China
- Prior art keywords
- layer
- utilized
- substrates
- sige
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 69
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 60
- 239000000758 substrate Substances 0.000 claims abstract description 50
- 238000002425 crystallisation Methods 0.000 claims abstract description 31
- 230000008025 crystallization Effects 0.000 claims abstract description 31
- 230000008569 process Effects 0.000 claims abstract description 30
- 239000000463 material Substances 0.000 claims description 37
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 20
- 150000002500 ions Chemical class 0.000 claims description 19
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 18
- 238000002161 passivation Methods 0.000 claims description 14
- 229910052681 coesite Inorganic materials 0.000 claims description 12
- 229910052906 cristobalite Inorganic materials 0.000 claims description 12
- 239000000377 silicon dioxide Substances 0.000 claims description 12
- 229910052682 stishovite Inorganic materials 0.000 claims description 12
- 229910052905 tridymite Inorganic materials 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 11
- 230000008021 deposition Effects 0.000 claims description 9
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 9
- 229910052721 tungsten Inorganic materials 0.000 claims description 9
- 239000010937 tungsten Substances 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 8
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 8
- 238000000137 annealing Methods 0.000 claims description 5
- 238000001816 cooling Methods 0.000 claims description 5
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 4
- 238000000231 atomic layer deposition Methods 0.000 claims description 4
- 238000005566 electron beam evaporation Methods 0.000 claims description 4
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium oxide Inorganic materials O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 4
- 238000007654 immersion Methods 0.000 claims description 4
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 4
- 229910017604 nitric acid Inorganic materials 0.000 claims description 4
- 238000001259 photo etching Methods 0.000 claims description 4
- 238000005546 reactive sputtering Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 229910052732 germanium Inorganic materials 0.000 abstract description 11
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 abstract description 9
- 230000012010 growth Effects 0.000 abstract description 6
- 238000005499 laser crystallization Methods 0.000 abstract description 5
- 239000012071 phase Substances 0.000 abstract description 5
- 239000007790 solid phase Substances 0.000 abstract description 5
- 239000013078 crystal Substances 0.000 abstract description 4
- 230000009466 transformation Effects 0.000 abstract description 4
- 239000007791 liquid phase Substances 0.000 abstract 1
- 239000000243 solution Substances 0.000 description 9
- 230000037230 mobility Effects 0.000 description 8
- 235000012239 silicon dioxide Nutrition 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 7
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 239000005380 borophosphosilicate glass Substances 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 3
- 230000007812 deficiency Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000004377 microelectronic Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 241000931526 Acer campestre Species 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 238000002791 soaking Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000011031 large-scale manufacturing process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Abstract
本发明涉及一种PMOS器件的制备方法，该制备方法包括：(a)选取Si衬底；(b)在所述Si衬底上制作晶化SiGe层；(c)在所述晶化SiGe层上制作N型应变Ge层；(d)在所述N型应变Ge层表面的第一指定区域制作栅极；(e)在所述应变Ge层的第二指定区域与第三指定区域分别制作源区与漏区；(f)在所述源区与所示漏区表面分别制作源区电极与漏区电极。本发明通过激光再晶化工艺，使外延层发生固相‑液相‑固相的两次相变，通过横向释放高Ge组分SiGe与Si之间的失配位错，可极大提升高Ge组分SiGe/Si外延层的晶体质量，为后续应变锗的生长提供了重要前提；利用上述应变锗制备的PMOS迁移率比传统PMOS高，器件工作速度快，性能提高。
Description
技术领域
本发明属于集成电路技术领域，特别涉及一种PMOS器件及其制备方 法及计算机。
背景技术
传统的Si基器件，以其低功耗、低噪声、高集成度、可靠性好等优点 在集成电路(IC,Integrated Circuit)领域占据着重要的地位。微电子技术的发 展一直沿着在两个方向进行，一是不断缩小芯片的特征尺寸，在20世纪80 年代末90年代初，芯片特征尺寸缩小到1μm以下，90年代末达到0.18μm， 目前45nm集成电路已进入大规模的生产时期，在单个芯片上可集成约几十 亿个晶体管。这不仅提高了集成度，同时也使其速度、功耗、可靠性等大大地改善。
随着器件特征尺寸的不断缩小，电路的速度不断增快，静态漏电、功 耗密度也在增大、迁移率退化等物理极限使器件性能不断恶化，IC芯片逐 渐趋近其物理与工艺极限，传统Si基器件和集成电路逐渐显示出其缺陷和 不足，使得Si基集成电路技术难以再按照摩尔定律继续发展下去。Si基微 电子器件已经不能满足集成电路的的快速发展，这就需要有其他材料的理 论与技术的突破，于是采用新的沟道材料、新的工艺技术和新的集成方式势在必行。目前一个新的发展趋势就是将现有成熟的微电子和光电子技术 结合，充分发挥硅基微电子先进成熟的工艺技术、高密度集成、价格低廉 以及光子极高的传输速率、高抗干扰性和低功耗的优势，实现硅基光电集 成；另一个趋势就是使用高迁移率材料作为MOSFET器件的沟道以提升器 件速度。近年来，压应变Ge材料由于同时具备这两种优势而得到了重点研 究。
锗(Ge)材料的空穴迁移率为1900cm2/V·s约为Si材料的4倍，由于 Ge材料具有较高的空穴迁移率，因此将Ge作为沟道是提高PMOS性能的 重要方法。PMOS器件的性能是当前的CMOS电路性能提升的关键，原因 在于相同宽长比的条件下，PMOS的驱动电流往往比NMOS小很多。一般 是增大PMOS器件的宽长比来实现驱动电流的匹配，但这样会使电路的速 度和集成度都受到一定影响，降低电路的整体性能。为了解决这个问题， 最有效的办法就是提高PMOS器件中沟道材料的空穴迁移率。应变锗技术 可使载流子的迁移率增加，即保持器件的尺寸的前提下提升器件的性能。
材料是器件制作的重要前提，因此高质量的应变Ge材料是制备应变 Ge PMOS的关键。由于Ge材料机械强度差，并且Ge材料与Si材料的晶 格失配率较大，因此选取Si作为衬底，在此衬底上生长一层高Ge组分的 SiGe虚衬底，作为应变Ge材料生长的衬底。SiGe层和Si衬底之间的晶格 失配度随着Ge组分的增加而增大，所以在Si衬底上直接外延生长高Ge组 分SiGe材料比较困难，因此制备高质量的高Ge组分SiGe材料是整个制备 过程中的关键。
但是，由于Si与高Ge组分SiGe之间晶格失配位错大，界面位错缺陷 在外延层逐渐增厚的过程中，会从高Ge组分SiGe/Si界面开始一直纵向延 伸至高Ge组分SiGe表面(高Ge组分SiGe/Si界面处位错密度最高)，进 而导致高Ge组分SiGe/Si外延层晶体质量降低，从而难以制备出性能优良 的PMOS器件。
因此，如何制备一种性能优良的PMOS器件就变得极其重要。
发明内容
为解决现有技术存在的技术缺陷和不足，本发明提供了一种PMOS器 件的制备方法。该方法包括：
(a)选取Si衬底；
(b)在所述Si衬底上制作晶化SiGe层；
(c)在所述晶化SiGe层上制作N型应变Ge层；
(d)在所述N型应变Ge层表面的第一指定区域制作栅极；
(e)在所述N型应变Ge层的第二指定区域与第三指定区域分别制作源 区与漏区；
(f)在所述源区与所示漏区表面分别制作源区电极与漏区电极。
在本发明的一个实施例中，在步骤(b)之前，还包括：
(x1)利用RCA工艺，清洗所述Si衬底；
(x2)利用氢氟酸溶液，清洗所述Si衬底以去除所述Si衬底表面的氧化 层。
在本发明的一个实施例中，步骤(b)包括：
(b1)利用磁控溅射工艺，在所述Si衬底上淀积SiGe层；
(b2)利用CVD工艺，在所述SiGe层上淀积SiO2层；
(b3)利用激光再晶化工艺处理包括所述Si衬底、所述SiGe层及所述 SiO2层的整个材料，并将所述整个材料进行自然冷却处理；
(b4)利用干法刻蚀工艺，刻蚀掉所述SiO2层，得到所述晶化SiGe层。
在本发明的一个实施例中，在步骤(b3)之前，还包括：
将包括所述Si衬底、所述SiGe层及所述SiO2层的整个材料进行预热 处理。
在本发明的一个实施例中，步骤(c)包括：
(c1)利用减压CVD工艺，在所述晶化SiGe层上淀积所述N型应变Ge 层；
(c2)在H2O2溶液中，将包括所述Si衬底、所述晶化SiGe层及所述N 型应变Ge层的整个材料进行浸泡处理，以在所述N型应变Ge层表面形成 GeO2钝化层。
在本发明的一个实施例中，步骤(d)包括：
(d1)利用原子层淀积工艺，在所述GeO2钝化层上淀积HfO2层；
(d2)利用反应溅射工艺，在所述HfO2层上淀积TaN层；
(d3)利用刻蚀工艺，选择性刻蚀所述HfO2层与所述TaN层，在所述第 一指定区域形成所述栅极。
在本发明的一个实施例中，步骤(e)包括：
(e1)利用光刻工艺，选择性刻蚀光刻胶，在露出的所述N型应变Ge层 表面进行B离子注入，分别形成第一离子注入区域与第二离子注入区域；
(e2)利用快速退火工艺，将包括所述Si衬底、所述N型应变Ge层及所 述栅极的整个材料进行退火处理，以使所述第一离子注入区域与所述第二 离子注入区域分别形成所述源区与所述漏区；
(e3)去除所述光刻胶。
在本发明的一个实施例中,步骤(f)包括：
(f1)利用CVD工艺，在所述栅极、所述源区及所述漏区上淀积BPSG 层；
(f2)利用硝酸与氢氟酸，选择性刻蚀所述BPSG层，分别形成源区接触 孔与漏区接触孔；
(f3)利用电子束蒸发工艺，在所述源区接触孔、所述漏区接触孔及所述 BPSG层上淀积钨层；
(f4)利用刻蚀工艺，选择性刻蚀所述钨层，分别形成所述源区电极与所 述漏区电极；
(f5)利用CVD工艺，在所述源区电极、所述漏区电极及所述BPSG层 表面淀积SiN钝化层。
在本发明的另一个实施例中,提供了一种PMOS器件，包括：Si衬底、 晶化SiGe层、N型应变Ge层、栅极、源区、漏区、源区电极、漏区电极、 介质层及SiN钝化层；其中，所述PMOS器件上述实施例中任一项所述的 方法制备形成。
在本发明的再一个实施例中，提供了一种计算机，包括：主板、设置 于主板上的CPU和内存；，其中，所述CPU和所述内存的集成电路中均包 括如上述实施例所述的PMOS器件。
与现有技术相比，本发明具有以下有益效果：
1)本发明通过激光再晶化工艺，使外延层发生固相-液相-固相的两次相 变，通过横向释放高Ge组分SiGe与Si之间的失配位错，可极大提升高 Ge组分SiGe/Si外延层的晶体质量，为后续应变锗的生长提供了重要前提；
2)利用上述应变锗制备的PMOS器件迁移率比传统Ge PMOS器件高， 器件工作速度快，性能提高。
附图说明
下面将结合附图，对本发明的具体实施方式进行详细的说明。
图1为本发明实施例提供的一种PMOS器件的制备方法流程图；
图2为本发明实施例提供的一种激光再晶化工艺的示意图；
图3a-图3q为本发明实施例的一种PMOS器件的制备方法示意图；
图4为本发明实施例提供的一种PMOS器件的结构示意图；
图5为本实施例提供的一种计算机的结构示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施 方式不限于此。
实施例一
请参见图1，图1为本发明实施例提供的一种PMOS器件的制备方法 流程图，该制备方法包括：
(a)选取Si衬底；
(b)在所述Si衬底上制作晶化SiGe层；
(c)在所述晶化SiGe层上制作N型应变Ge层；
(d)在所述N型应变Ge层表面的第一指定区域制作栅极；
(e)在所述N型应变Ge层的第二指定区域与第三指定区域分别制作源 区与漏区；
(f)在所述源区与所示漏区表面分别制作源区电极与漏区电极。
其中，在步骤(a)中，选取厚度为2μm的单晶硅材料作为所述Si衬底。
进一步地，在上述实施例的基础上，在步骤(b)之前，还包括：
(x1)利用RCA工艺，清洗所述Si衬底；
(x2)利用氢氟酸溶液，清洗所述Si衬底以去除所述Si衬底表面的氧化 层。优选地，氢氟酸溶液的浓度为10％可以使清洗效果达到最佳。
进一步地，在上述实施例的基础上，步骤(b)包括：
(b1)利用磁控溅射工艺，在所述Si衬底上淀积SiGe层，其中，Si的组 分比例为11％，Ge的组分比例为89％；
(b2)利用CVD工艺，在所述SiGe层上淀积SiO2层；
(b3)利用激光再晶化工艺处理包括所述Si衬底、所述SiGe层及所述 SiO2层的整个材料，并将所述整个材料进行自然冷却处理；
(b4)利用干法刻蚀工艺，刻蚀掉所述SiO2层，得到所述晶化SiGe层。
进一步地，在上述实施例的基础上，在步骤(b3)之前，还包括：
将包括所述Si衬底、所述SiGe层及所述SiO2层的整个材料进行预热 处理。通过预热处理一方面可以显著降低激光再晶化所需的阈值激光功率； 另一方面，Si衬底与高Ge组分SiGe外延层存在热失配，体系预热还可以 有效防止因激光照射时温度瞬时大幅升高引起的材料开裂现象。
优选地地，在上述实施例的基础上，所述激光再晶化工艺的激光波长 为795nm、激光功率密度为2.85kW/cm2、激光光斑尺寸10mm×1mm、激光 移动速度为20mm/s。
请参见图2，图2为本发明实施例提供的一种激光再晶化工艺的示意图， 激光再晶化工艺(Laser re-crystallization,简称LRC)是一种热致相变结晶的 方法，通过激光热处理，使外延层发生固相-液相-固相的两次相变，通过横 向释放高Ge组分SiGe与Si之间的失配位错，可极大提升高Ge组分SiGe/Si 外延层的晶体质量，为后续应变锗的生长提供了重要前提。
进一步地，在上述实施例的基础上，骤(c)包括：
(c1)利用减压CVD工艺，在所述晶化SiGe层上淀积所述N型应变Ge 层；优选地，所述N型应变Ge层的厚度为800～900nm；
(c2)在H2O2溶液中，将包括所述Si衬底、所述晶化SiGe层及所述N 型应变Ge层的整个材料进行浸泡处理，以在所述N型应变Ge层表面形成GeO2钝化层；优选地，H2O2溶液的温度为75℃，浸泡时间为10min。
进一步地，在上述实施例的基础上，步骤(d)包括：
(d1)利用原子层淀积工艺，在所述GeO2钝化层上淀积HfO2层；优选地， 所述HfO2层的厚度为3nm；
(d2)利用反应溅射工艺，在所述HfO2层上淀积TaN层；优选地，所述 TaN层的厚度为110nm；
(d3)利用刻蚀工艺，选择性刻蚀所述HfO2层与所述TaN层，在所述第 一指定区域形成所述栅极。
进一步地，在上述实施例的基础上，步骤(e)包括：
(e1)利用光刻工艺，选择性刻蚀光刻胶，在露出的所述N型应变Ge层 表面进行B离子注入，分别形成第一离子注入区域与第二离子注入区域；
(e2)利用快速退火工艺，将包括所述Si衬底、所述N型应变Ge层及所 述栅极的整个材料进行退火处理，以使所述第一离子注入区域与所述第二 离子注入区域分别形成所述源区与所述漏区；优选地，退火处理的时间为 30s；
(e3)去除所述光刻胶。
进一步地，在上述实施例的基础上，步骤(f)包括：
(f1)利用CVD工艺，在所述栅极、所述源区及所述漏区上淀积BPSG 层；优选地，所述BPSG层的厚度为20～30nm；其中，BPSG能俘获移动离 子，以防止它们扩散到栅极而损害器件性能；
(f2)利用硝酸与氢氟酸，选择性刻蚀所述BPSG层，分别形成源区接触 孔与漏区接触孔；
(f3)利用电子束蒸发工艺，在所述源区接触孔、所述漏区接触孔及所述BPSG层上淀积钨层；优选地，所述钨层的厚度为10～20nm；
(f4)利用刻蚀工艺，选择性刻蚀所述钨层，分别形成所述源区电极与所 述漏区电极。
(f5)利用CVD工艺，在所述源区电极、所述漏区电极及所述BPSG层 表面淀积SiN钝化层；优选地，所述SiN钝化层的厚度为20～30nm。
本实施例中，通过激光再晶化工艺，使外延层发生固相-液相-固相的两 次相变，通过横向释放高Ge组分SiGe与Si之间的失配位错，可极大提升 高Ge组分SiGe/Si外延层的晶体质量，为后续应变锗的生长提供了重要前 提；利用上述应变锗制备的PMOS迁移率比传统Ge PMOS高，器件工作速 度快，性能提高。
实施例二
请参见图3a-图3q，图3a-图3q为本发明实施例的一种PMOS器件的 制备方法示意图，该制备方法包括如下步骤：
第1步、选取厚度为2μm的单晶硅材料作为Si衬底001，如图3a所示。
第2步、利用RCA工艺，清洗Si衬底；然后利用浓度为10％的氢氟 酸溶液，清洗Si衬底以去除Si衬底表面的氧化层。
第3步、在400～500℃温度下，利用磁控溅射工艺，将纯度为99.999％ 的本征SiGe靶材料以1.5×10-3mb的工艺压力、5nm/min的淀积速率淀积在 Si衬底001上形成SiGe层002，优选地，SiGe层002的厚度为300～400nm， 其中，Si的组分比例为11％，Ge的组分比例为89％，如图3b所示。
第4步、利用CVD工艺，在SiGe层002上淀积厚度为100～150nm的 SiO2层003，如图3c所示。
第5步、将包括Si衬底001、SiGe层002及SiO2层003的整个材料加 热至600℃～650℃；利用激光再晶化工艺，处理整个材料，其中，SiGe层 002形成晶化SiGe层；将整个材料进行自然冷却处理；利用干法刻蚀工艺， 刻蚀掉SiO2层003，如图3d所示；其中，激光再晶化工艺的激光波长为 795nm、激光功率密度为2.85kW/cm2、激光光斑尺寸10mm×1mm、激光移 动速度为20mm/s；在本步骤中，通过连续激光照射使得SiGe层002发生 熔化以及冷却后再结晶，大大降低了SiGe层002与Si衬底001之间的位错 密度。
第6步、利用减压CVD工艺，在晶化SiGe层上淀积厚度为800～900nm 的N型应变Ge层004，如图3e所示。
第7步、在H2O2溶液中，将包括Si衬底001、晶化SiGe层及N型应 变Ge层的整个材料进行浸泡处理，以在N型应变Ge层表面形成GeO2钝 化层005，如图3f所示；其中，H2O2溶液的温度为75℃，浸泡时间为10min。
第8步、在250～300℃温度下，利用原子层淀积工艺，以 [(CH3)(C2H5)N]4Hf为反应前体、H2O为氧化剂，在GeO2钝化层005上淀积 厚度为3nm的HfO2层006，如图3g所示。
第9步、利用反应溅射工艺，在HfO2层上淀积厚度为110nm的TaN 层007，如图3h所示。
第10步、利用刻蚀工艺，选择性刻蚀HfO2层006与TaN层007，形 成栅极008，如图3i所示。
第11步、利用光刻工艺，选择性刻蚀光刻胶009，在所述N型应变 Ge层表面形成离子待注入区域，如图3j所示。
第12步、利用自对准工艺，在所述离子待注入区域进行B离子注入， 以在所述N型应变Ge层中分别形成第一离子注入区域与第二离子注入区域； 在250～300℃温度下，利用快速退火工艺，将包括所述Si衬底001、所述N 型应变Ge层004及所述栅极008的整个材料进行30s的退火处理，以使所 述第一离子注入区域与所述第二离子注入区域分别形成所述源区010与所 述漏区011，如图3k所示。
第13步、去除所述光刻胶009，如图3l所示。
第14步、利用CVD工艺，在所述栅极008、所述源区010及所述漏区 011上淀积厚度为20～30nm的BPSG012作为介质层，如图3m所示；其中， BPSG层012能俘获移动离子，以防止它们扩散到栅极008而损害器件性能。
第15步、利用硝酸与氢氟酸，选择性刻蚀所述BPSG层012，分别形 成源区接触孔013与漏区接触孔014，如图3n所示。
第16步、利用电子束蒸发工艺，在所述源区接触孔013、所述漏区接 触孔014及所述BPSG层012上淀积厚度为10～20nm的钨层015，如图3o 所示。
第17步、利用刻蚀工艺，选择性刻蚀所述钨层015，分别形成所述源 区电极016与所述漏区电极017,如图3p所示。
第18步、利用CVD工艺，在所述源区电极016、所述漏区电极017 及所述BPSG层015表面淀积厚度为20～30nm的SiN钝化层018，如图3q 所示。
实施例三
请参见图4，图4为本发明实施例提供的一种PMOS器件的结构示意 图。该PMOS采用实施例二中如图3a-图3q所示的制备方法制成。具体地， 该PMOS300包括：Si衬底301、晶化SiGe层302、N型应变Ge层303、 栅极304、源区305、漏区306、BPSG介质层307、源区电极308、漏区电 极309、及SiN钝化层310。
实施例四
请参见图5，图5为本实施例提供的一种计算机的结构示意图。该计算 机500包括：主板501、设置于主板上的CPU502和内存503；其中，所述 CPU502和所述内存503的集成电路中均包括如实施例三所述的PMOS器 件。
综上所述，本文中应用了具体个例对本发明的结构及实施方式进行了 阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想； 同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式 及应用范围上均会有改变之处，综上，本说明书内容不应理解为对本发明 的限制，本发明的保护范围应以所附的权利要求为准。
Claims (10)
1.一种PMOS器件的制备方法，其特征在于，包括：
(a)选取Si衬底；
(b)在所述Si衬底上制作晶化SiGe层；
(c)在所述晶化SiGe层上制作N型应变Ge层；
(d)在所述N型应变Ge层表面的第一指定区域制作栅极；
(e)在所述N型应变Ge层的第二指定区域与第三指定区域分别制作源区与漏区；
(f)在所述源区与所示漏区表面分别制作源区电极与漏区电极。
2.根据权利要求1所述的制备方法，其特征在于，在步骤(b)之前，还包括：
(x1)利用RCA工艺，清洗所述Si衬底；
(x2)利用氢氟酸溶液，清洗所述Si衬底以去除所述Si衬底表面的氧化层。
3.根据权利要求2所述的制备方法，其特征在于，步骤(b)包括：
(b1)利用磁控溅射工艺，在所述Si衬底上淀积SiGe层；
(b2)利用CVD工艺，在所述SiGe层上淀积SiO2层；
(b3)利用激光再晶化工艺处理包括所述Si衬底、所述SiGe层及所述SiO2层的整个材料，并将所述整个材料进行自然冷却处理；
(b4)利用干法刻蚀工艺，刻蚀掉所述SiO2层，得到所述晶化SiGe层。
4.根据权利要求3所述的制备方法，其特征在于，在步骤(b3)之前，还包括：
将包括所述Si衬底、所述SiGe层及所述SiO2层的整个材料进行预热处理。
5.根据权利要求1所述的制备方法，其特征在于，步骤(c)包括：
(c1)利用减压CVD工艺，在所述晶化SiGe层上淀积所述N型应变Ge层；
(c2)在H2O2溶液中，将包括所述Si衬底、所述晶化SiGe层及所述N型应变Ge层的整个材料进行浸泡处理，以在所述N型应变Ge层表面形成GeO2钝化层。
6.根据权利要求5所述的制备方法，其特征在于，步骤(d)包括：
(d1)利用原子层淀积工艺，在所述GeO2钝化层上淀积HfO2层；
(d2)利用反应溅射工艺，在所述HfO2层上淀积TaN层；
(d3)利用刻蚀工艺，选择性刻蚀所述HfO2层与所述TaN层，在所述第一指定区域形成所述栅极。
7.根据权利要求6所述的制备方法，其特征在于，步骤(e)包括：
(e1)利用光刻工艺，选择性刻蚀光刻胶，在露出的所述N型应变Ge层表面进行B离子注入，分别形成第一离子注入区域与第二离子注入区域；
(e2)利用快速退火工艺，将包括所述Si衬底、所述N型应变Ge层及所述栅极的整个材料进行退火处理，以使所述第一离子注入区域与所述第二离子注入区域分别形成所述源区与所述漏区；
(e3)去除所述光刻胶。
8.根据权利要求7所述的制备方法，其特征在于，步骤(f)包括：
(f1)利用CVD工艺，在所述栅极、所述源区及所述漏区上淀积BPSG层；
(f2)利用硝酸与氢氟酸，选择性刻蚀所述BPSG层，分别形成源区接触孔与漏区接触孔；
(f3)利用电子束蒸发工艺，在所述源区接触孔、所述漏区接触孔及所述BPSG层上淀积钨层；
(f4)利用刻蚀工艺，选择性刻蚀所述钨层，分别形成所述源区电极与所述漏区电极；
(f5)利用CVD工艺，在所述源区电极、所述漏区电极及所述BPSG层表面淀积SiN钝化层。
9.一种PMOS器件，其特征在于，包括：Si衬底、晶化SiGe层、N型应变Ge层、栅极、源区、漏区、源区电极、漏区电极、介质层及SiN钝化层；其中，所述PMOS器件由权利要求1～8任一项所述的方法制备形成。
10.一种计算机，包括：主板、设置于主板上的CPU和内存，其特征在于，所述CPU和所述内存的集成电路中均包括如权利要求9所述的PMOS器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711244556.5A CN108022844A (zh) | 2017-11-30 | 2017-11-30 | Pmos器件及其制备方法及计算机 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711244556.5A CN108022844A (zh) | 2017-11-30 | 2017-11-30 | Pmos器件及其制备方法及计算机 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108022844A true CN108022844A (zh) | 2018-05-11 |
Family
ID=62078103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711244556.5A Pending CN108022844A (zh) | 2017-11-30 | 2017-11-30 | Pmos器件及其制备方法及计算机 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108022844A (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1770391A (zh) * | 2004-11-01 | 2006-05-10 | 国际商业机器公司 | 半导体结构及其制造方法 |
| CN102201335A (zh) * | 2011-06-01 | 2011-09-28 | 电子科技大学 | 一种应力稳定的mos晶体管的栅的制造方法 |
| CN102738179A (zh) * | 2012-07-16 | 2012-10-17 | 西安电子科技大学 | 一种SOI应变SiGe CMOS集成器件及制备方法 |
| CN103367409A (zh) * | 2013-07-04 | 2013-10-23 | 西安电子科技大学 | 基于锗衬底的La基高介电常数栅介质材料的制备方法 |
| CN105244320A (zh) * | 2015-08-28 | 2016-01-13 | 西安电子科技大学 | 基于SOI的应变Ge沟道倒梯形栅CMOS集成器件及制备方法 |
| CN105895532A (zh) * | 2016-06-14 | 2016-08-24 | 西安电子科技大学 | 基于[100]/(001)沟道的[110]单轴张应力nmos器件及其制备方法 |
| CN107221582A (zh) * | 2017-05-17 | 2017-09-29 | 厦门科锐捷半导体科技有限公司 | 一种发光二极管及其制备方法 |
-
2017
- 2017-11-30 CN CN201711244556.5A patent/CN108022844A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1770391A (zh) * | 2004-11-01 | 2006-05-10 | 国际商业机器公司 | 半导体结构及其制造方法 |
| CN102201335A (zh) * | 2011-06-01 | 2011-09-28 | 电子科技大学 | 一种应力稳定的mos晶体管的栅的制造方法 |
| CN102738179A (zh) * | 2012-07-16 | 2012-10-17 | 西安电子科技大学 | 一种SOI应变SiGe CMOS集成器件及制备方法 |
| CN103367409A (zh) * | 2013-07-04 | 2013-10-23 | 西安电子科技大学 | 基于锗衬底的La基高介电常数栅介质材料的制备方法 |
| CN105244320A (zh) * | 2015-08-28 | 2016-01-13 | 西安电子科技大学 | 基于SOI的应变Ge沟道倒梯形栅CMOS集成器件及制备方法 |
| CN105895532A (zh) * | 2016-06-14 | 2016-08-24 | 西安电子科技大学 | 基于[100]/(001)沟道的[110]单轴张应力nmos器件及其制备方法 |
| CN107221582A (zh) * | 2017-05-17 | 2017-09-29 | 厦门科锐捷半导体科技有限公司 | 一种发光二极管及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9824891B1 (en) | Method of manufacturing the thin film | |
| TW591132B (en) | Method of growing SiGe epitaxy | |
| Nakamura et al. | Silicon on sapphire (SOS) device technology | |
| CN103928320B (zh) | 沟槽栅碳化硅绝缘栅双极型晶体管的制备方法 | |
| JP6511516B2 (ja) | ゲルマニウム・オン・インシュレータ基板の製造方法 | |
| CN101101879A (zh) | 半导体装置的制造方法 | |
| JP2009149481A (ja) | 半導体基板の製造方法 | |
| CN102142369A (zh) | 一种改善SiC器件性能的方法 | |
| DE102011004320A1 (de) | Komplementäre Transistoren mit Metallgateelektrodenstrukturen mit großem ε und epitaktisch hergestellten Halbleitermaterialien in den Drain- und Sourcebereichen | |
| CN103928309B (zh) | N沟道碳化硅绝缘栅双极型晶体管的制备方法 | |
| CN106684146B (zh) | 一种栅自对准型碳化硅mosfet及其制备方法 | |
| CN109686667A (zh) | 一种SiC基MOS器件及其制备方法和应用 | |
| CN1490882A (zh) | 半导体器件和半导体器件的制造方法 | |
| CN105428301A (zh) | 利用微波退火技术低温制备goi的方法 | |
| CN103646865A (zh) | 在Ge衬底制备超薄氧化锗界面修复层的方法 | |
| CN108538850B (zh) | 一种高抗疲劳性的铁电栅场效应晶体管存储器及制备工艺 | |
| CN108022844A (zh) | Pmos器件及其制备方法及计算机 | |
| CN107863389A (zh) | Nmos器件及计算机 | |
| JP2008159960A (ja) | 半導体装置の製造方法 | |
| KR101131418B1 (ko) | 반도체 소자 및 이의 제조 방법 | |
| CN108022979A (zh) | Nmos器件及其制备方法及计算机 | |
| CN207690801U (zh) | Pmos器件 | |
| CN102768993B (zh) | 一种应力记忆技术的nmos器件制作方法 | |
| CN108039370A (zh) | Pmos器件及计算机 | |
| CN114188362A (zh) | 一种特殊结构的soi及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180511 |