CN102263054A - 多层晶片中的沟槽结构 - Google Patents
多层晶片中的沟槽结构 Download PDFInfo
- Publication number
- CN102263054A CN102263054A CN2011101171884A CN201110117188A CN102263054A CN 102263054 A CN102263054 A CN 102263054A CN 2011101171884 A CN2011101171884 A CN 2011101171884A CN 201110117188 A CN201110117188 A CN 201110117188A CN 102263054 A CN102263054 A CN 102263054A
- Authority
- CN
- China
- Prior art keywords
- groove
- substrate
- coating
- layer
- oxide skin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 55
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 claims abstract description 11
- 239000000463 material Substances 0.000 claims abstract description 7
- 239000011248 coating agent Substances 0.000 claims description 28
- 238000000576 coating method Methods 0.000 claims description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 27
- 229910052710 silicon Inorganic materials 0.000 claims description 27
- 239000010703 silicon Substances 0.000 claims description 27
- 239000013078 crystal Substances 0.000 claims description 25
- 238000000137 annealing Methods 0.000 claims description 21
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 16
- 230000003647 oxidation Effects 0.000 claims description 9
- 238000007254 oxidation reaction Methods 0.000 claims description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 6
- 239000003990 capacitor Substances 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 3
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 239000007789 gas Substances 0.000 claims description 3
- 239000001257 hydrogen Substances 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 3
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 2
- 230000000694 effects Effects 0.000 description 13
- 210000003323 beak Anatomy 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 4
- 230000003628 erosive effect Effects 0.000 description 4
- 238000011049 filling Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000007598 dipping method Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000001808 coupling effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76275—Vertical isolation by bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明涉及一种多层晶片中的沟槽结构，以及在多层晶片中制造该沟槽结构的方法，所述多层晶片包含衬底、位于衬底上的氧化物层和位于氧化物层上的半导体层，所述方法包括以下步骤：穿过半导体层和氧化物层形成沟槽并延伸至衬底中，并对所形成的沟槽进行退火处理，以使在所述沟槽的内表面处，所述半导体层的部分材料在所述氧化物层在沟槽内表面处露出的部分的至少一部分上流动。
Description
技术领域
本发明涉及多层晶片的制造，具体而言，涉及专门设计用于制造CMOS器件的超薄包埋氧化物(UTBOX)晶片的制造。更具体而言，本发明涉及旨在用于使各个MOSFET电绝缘的浅槽隔离(STI)模块的制造。
背景技术
薄包埋氧化物层或超薄包埋氧化物(UTBOX)上硅的有利特征在于阈值电压的较小变化，因此其在目前和未来的CMOS技术中受到的关注日益增长。特别是，全耗尽CMOS技术使得低电压和低功率电路能够在高速下运行。此外，全耗尽SOI器件被认为是能够实现较低短沟道效应(SCE)的最有前景的候选物。
绝缘体上硅(SOI)晶片、特别是UTBOX晶片构成了高性能MOSFET和CMOS技术的基础。主要通过绝缘体上方形成的有源硅层(即，包埋氧化物(BOX)层)的薄度来促进对SCE的控制。为降低源极与漏极之间的耦合效应，此外就薄膜器件对于未来技术的扩展性而言，必要的是提供非常薄的BOX层。阈值电压的控制也依赖于BOX层的薄度。对BOX层下方衬底的适当注入使得通过反偏压能够精确调整阈值电压。
在SOI器件、特别是CMOS器件的制造中通常必须形成沟槽，例如使得各个MOSFET彼此电隔离。所形成的沟槽可以进行清洁、轻度氧化，随后填充氧化物内衬并在内衬上方填充部分绝缘材料，由此形成浅槽隔离(STI)结构。然而，在这种沟槽结构(例如STI)的制造中，会出现所谓鸟嘴效应形式的问题。在SOI晶片中形成沟槽的情况中的鸟嘴效应的特征在于，在靠近沟槽边缘区域中的BOX层厚度的增加。形成鸟嘴效应背后的原因之一可能例如与BOX层在通常包括氢氟酸浸渍的清洁工序中的一些过蚀有关。另一个原因可能在于，在通过氧化物-氧化物结合来制造SOI晶片的情形中(其中，例如用氧化物层如SiO2层被覆薄硅层，并转移到也由同类型氧化物层被覆的衬底上)，BOX层中未完全紧闭结合的界面发生侧向氧化。
因此，存在对用于形成可减少鸟嘴效应的沟槽和相应的隔离体结构的改进方法的需求。
发明内容
本发明解决了上述需求，并因此提供一种在多层晶片中制造沟槽结构的方法，所述多层晶片包含衬底、位于衬底上的氧化物层和位于氧化物层上的半导体层，所述方法包含以下步骤：
穿过半导体层和氧化物层(BOX层)形成沟槽并延伸至衬底中；和
对所形成的沟槽进行退火处理，使得在沟槽的内表面处，所述半导体层的部分材料在氧化物层在沟槽内表面处露出的部分的至少一部分上流动。
具体而言，所述衬底可以是硅衬底，所述氧化物层可以是(二)氧化硅层(SiO2)并且所述半导体层为硅层，例如单晶硅层。
通过热退火步骤，在基于所形成的沟槽的后续制造步骤中的鸟嘴效应可以有效地得到减少。在沟槽中露出的氧化物上溢流的半导体材料防止了后续清洁工序中半导体层的过蚀以及例如在沟槽的内表面上形成氧化物内衬时先前露出的氧化物层的非预期侧向氧化。
根据一个实施方式，在退火处理后进行沟槽的清洁处理。清洁处理可以包括使用氢氟酸溶液进行清洁，特别是浸渍在氢氟酸溶液中进行清洁。由于因热退火而在露出的氧化物表面上流动的半导体层材料的保护性涂布，氢氟酸溶液未引起半导体层的过蚀。
在热退火和清洁处理后，可以在沟槽中形成氧化物内衬。通过包含沟槽的晶片的热氧化可以形成氧化物内衬。所形成的氧化物的厚度应该足以消耗溢流的半导体材料，并通过这样做来防止顶部Si层与BOX层下的硅衬底之间的电短路/连接。所述方法还可以包括退火处理后和氧化物内衬形成后使用绝缘材料填充沟槽。
退火处理例如在至少1100℃、特别是至少1150℃、更特别是至少1200℃的温度下进行。此外，退火处理可以在氢气和/或氩气气氛中进行。热退火处理可以进行非常短的时间，例如至多4分钟、特别是至多3分钟、更特别是至多2分钟。
在所发明方法的上述实例中，BOX层可以具有5nm～20nm的厚度，并且UTBOX晶片中的顶部半导体层可以具有10nm～50nm的厚度。由此可以在下述UTBOX晶片中形成沟槽，所述UTBOX晶片包含极薄的BOX层和旨在用作半导体器件(例如SOI CMOS器件)有源层的薄硅层。由于鸟嘴效应对薄BOX层而言特别会造成问题，因此要注意的是，通过本发明提供的热退火工序，甚至对于这种约2nm～20nm的薄BOX层，都可以有效地抑制鸟嘴效应。
此外，上述实例中的多层晶片可以通过以下方式提供：
在衬底上形成第一氧化物层；
在另一衬底上形成第二氧化物层；和
在晶片转移工序中使第一和第二氧化物层结合，由此形成夹在所述衬底和半导体层之间的氧化物层、BOX层，并除去所述另一衬底。
注意到，在以此方式提供多层的情形中，本发明的热退火步骤有利地引起了第一和第二氧化物层(其形成晶片的BOX层)结合界面在界面完全紧闭(complete closing)意义上的合并，由此生成了均质BOX层。由于如此获得的BOX层的均质性，可以明显抑制通过热氧化在沟槽内表面处形成氧化物内衬时由侧向氧化导致的鸟嘴效应。
本发明还提供一种用于制造半导体器件的方法，所述方法包括下述步骤：
根据上述实例之一在多层晶片中制造沟槽(结构)；
在所述多层晶片上方并部分地在该多层晶片中形成MOSFET；和
在多层晶片上方和/或其中形成另一器件，使得所述另一器件通过沟槽(结构)与MOSFET隔开。
特别是，在该方法中，可以对所述衬底进行掺杂以用作背栅极衬底，并且所述另一器件可以包含用于背栅极偏压的背栅极端子。
另外，本发明还提供一种用于制造沟槽电容器的方法，所述方法包括下述步骤：
根据上述实例之一在多层晶片中制造沟槽结构；
退火处理后在沟槽内表面上形成节点电介质(node dielectric)；和
形成节点电介质后在沟槽中填充导电性材料。
通过填充至沟槽中的导电性材料形成一个电极，并可以通过(掺杂的多晶硅)衬底形成另一个电极。
附图说明
现将参照附图描述本发明的其他特征和优点。在本说明书中，对意在说明本发明优选实施方式的附图进行了参考。应该理解，这些实施方式并不代表本发明的全部范围。
图1a～1f示出了本发明在SOI晶片中制造STI的方法的一个实例。
图2示出了本发明一个实例的超薄BOX上硅器件的一部分。
具体实施方式
下面描述在多层晶片中形成沟槽结构的本发明方法的一个实例。提供如图1a所示的晶片。该多层晶片包含衬底1、第一层2和第二层3。根据本实例，该多层晶片为SOI晶片，即，衬底1为硅衬底1，第一层2为氧化层(BOX层)，并且第二层3为硅层3。图1a所示的多层晶片可以通过本领域已知的多种晶片转移技术获得。例如，硅层3可以在供体衬底上生长，并且随后在硅层3上形成(二)氧化硅层。另一方面，在衬底1上形成(二)氧化硅层。在晶片转移工序中，形成在硅层3上的氧化物层和形成在衬底1上的氧化物层彼此进行结合，并且除去该供体衬底，余下包含衬底1、氧化物层2和硅层3的晶片。
在图1a所示的晶片中，如图1b中所示穿过硅层3和氧化物层2形成沟槽4并延伸至衬底1中。通过形成掩模层，例如位于硅层3顶部的氮化物掩模层和位于掩膜层顶部的光刻胶(未示出)，可有助于沟槽的形成。在图案化后，可对沟槽4进行蚀刻，并除去掩膜层和光刻胶。
在多层晶片中形成沟槽4后，进行快速热退火工序100(参见图1c)。为此，使晶片(沟槽)在至少1100℃，例如1150℃，特别是1200℃或1250℃以上的温度下经受例如由氢气和/或氩气构建的退火气氛至多4分钟，例如至多2或3分钟。快速热退火工序100使得在沟槽4的内表面处生成硅层3的部分流动的硅，使得流动的硅至少部分被覆在部分于沟槽4内表面处露出的氧化层2上。由此在后续制造过程中抑制鸟嘴效应。
接下来，如图1d所示，通过氢氟酸溶液对沟槽4进行清洁200。例如，可以使用10％～20％的氢氟酸溶液来进行晶片和沟槽4的浸渍清洁。通过先前进行的退火处理100可有效地防止硅层3的过蚀。清洁工序200后，在沟槽4的内表面上形成氧化物内衬5(参见图1e)。可以通过例如在特别是包括O2/H2或O2/H2/HCl或O2/HCl的氧气气氛和/或800℃～1000℃的温度下的热氧化来形成氧化物内衬5。
再次，通过先前进行的退火处理100使得原本在由上述晶片转移所得的氧化物层2中由不完全紧闭的氧化物-氧化物界面的侧向氧化导致的鸟嘴效应得到了抑制。
根据所示实例，使用部分绝缘体材料6(例如部分氮化物或氧化物材料)来填充该沟槽，以完成STI的形成(参见图1f)。通过这种STI，例如各个不同的MOSFET可以彼此隔开。隔开的MOSFET可以具有不同的导电类型，并可以是CMOS器件的部分。
图1c和1d所示的形成沟槽结构的上述方式也可以用于沟槽电容器的形成，并且特别是可用于包含所述沟槽电容器的存储单元(例如SOI上DRAM单元)的形成。为此目的，在图1c或1d所示的沟槽4的内表面上形成例如氮化硅或氧化硅的节点电介质，随后使用导电性材料(例如铜、镍等金属或n+掺杂的多晶硅)来填充沟槽4。这种沟槽电容器可以与也形成在多层晶片上并部分形成在多层晶片中的存取晶体管连接。
图2中示出了本发明制造沟槽结构、特别是STI的方法的另一应用。在所示实例中，所示的UTBOX上硅器件包含MOSFET 10，所述MOSFET 10包含栅电极7和侧壁间隔物(sidewall spacer)8。在有源硅层3中，沟道区9在栅电极7下方形成。源/漏区在硅层3中形成为与沟道区域相邻。在硅层3下方设置极薄的BOX层2，其形成在多晶硅衬底1上。MOSFET 10的有源区下方的衬底1进行适当掺杂，以起到背栅极衬底的作用。此外，所示器件包含位于STI 6之间的背栅极端子11。位于右手侧的另一STI 6限制出所示的有源区域。注意到，可以将硅化物区形成为与侧壁隔片8相邻，并且可以优选的是栅电极至少部分地进行硅化。
在图2所示的实例中，特别有利的是提供根据本发明制造的STI，即通过包括参照图1c所描述的热退火的工序步骤形成的STI，由此避免了原本将导致成品UTBOX(CMOS)上硅器件的性能显著劣化的鸟嘴效应。
所有上述实施方式都不意在作为限制，而是用作说明本发明的特征和优点的实例。应该理解，上述特征的多个或全部也可以以不同方式结合。
Claims (14)
1.一种在多层晶片中制造沟槽结构的方法，所述多层晶片包含衬底、位于所述衬底上的氧化物层和位于所述氧化物层上的半导体层，所述方法包括以下步骤：
穿过所述半导体层和所述氧化物层形成沟槽并延伸至所述衬底中；和
对所形成的沟槽进行退火处理，使得在所述沟槽的内表面处，所述半导体层的部分材料在所述氧化物层在沟槽内表面处露出的部分的至少一部分上流动。
2.权利要求1所述的方法，所述方法还包括在所述退火处理后对所述沟槽进行清洁处理。
3.如权利要求2所述的方法，其中，所述清洁处理包括使用氢氟酸溶液进行清洁，特别是浸渍在氢氟酸溶液中进行清洁。
4.如前述权利要求中任一项所述的方法，其中，所述退火处理在至少1100℃、特别是至少1150℃、更特别是至少1200℃的温度下进行。
5.如权利要求4所述的方法，其中，所述退火处理在氢气和/或氩气气氛中进行。
6.如权利要求4或5所述的方法，其中，所述退火处理进行至多4分钟、特别是至多3分钟、更特别是至多2分钟。
7.如前述权利要求中任一项所述的方法，其中，所述衬底包含硅特别是多晶硅或者由硅特别是多晶硅构成，和/或所述氧化物层包含SiO2，和/或所述半导体层包含硅特别是单晶硅或者由硅特别是单晶硅构成。
8.如前述权利要求中任一项所述的方法，其中，所述氧化物层的厚度为5nm～20nm，和/或所述半导体层的厚度为10nm～50nm。
9.如前述权利要求中任一项所述的方法，所述方法还包括通过下述方式提供多层晶片：
在所述衬底上形成第一氧化物层；
在另一衬底上形成第二氧化物层；
在晶片转移工序中使所述第一和第二氧化物层结合，并除去所述另一衬底。
10.如前述权利要求中任一项所述的方法，所述方法还包括在所述退火处理后特别是通过热氧化在所述沟槽中形成氧化物内衬。
11.如前述权利要求中任一项所述的方法，所述方法还包括在所述退火处理后使用绝缘体材料填充所述沟槽。
12.一种用于制造半导体器件的方法，所述方法包括下述步骤：
如前述权利要求中任一项所述在多层晶片中制造沟槽结构；
在所述多层晶片上方并部分地在所述多层晶片中形成MOSFET；和
在所述多层晶片上方和/或其中形成另一器件，使得所述另一器件通过所述沟槽结构与所述MOSFET隔开。
13.如权利要求12所述的方法，其中，对所述衬底进行掺杂以用作背栅极衬底，并且所述另一器件包含背栅极端子。
14.一种用于制造沟槽电容器的方法，所述方法包括下述步骤：
如前述权利要求中任一项所述在多层晶片中制造沟槽结构；
在退火处理后在所述沟槽的内表面上形成节点电介质；和
在形成所述节点电介质后在所述沟槽中填充导电性材料。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP10290274 | 2010-05-25 | ||
| EP10290274 | 2010-05-25 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102263054A true CN102263054A (zh) | 2011-11-30 |
Family
ID=42727527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011101171884A Pending CN102263054A (zh) | 2010-05-25 | 2011-05-06 | 多层晶片中的沟槽结构 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8309426B2 (zh) |
| EP (1) | EP2390907B1 (zh) |
| JP (1) | JP2011249804A (zh) |
| KR (1) | KR20110129337A (zh) |
| CN (1) | CN102263054A (zh) |
| TW (1) | TWI480976B (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2390907B1 (en) | 2010-05-25 | 2012-11-14 | Soitec | Trench structure in multilayer wafer |
| FR2968121B1 (fr) | 2010-11-30 | 2012-12-21 | Soitec Silicon On Insulator | Procede de transfert d'une couche a haute temperature |
| TWI447859B (zh) * | 2012-03-12 | 2014-08-01 | Inotera Memories Inc | 動態隨機存取記憶體的淺溝槽隔絕結構及其製造方法 |
| FR2990057A1 (fr) | 2012-04-26 | 2013-11-01 | St Microelectronics Crolles 2 | Procede de formation de tranchees peu profondes |
| US9059243B2 (en) * | 2012-06-25 | 2015-06-16 | International Business Machines Corporation | Shallow trench isolation structures |
| US9000555B2 (en) * | 2012-08-21 | 2015-04-07 | Stmicroelectronics, Inc. | Electronic device including shallow trench isolation (STI) regions with bottom nitride liner and upper oxide liner and related methods |
| FR2995137B1 (fr) * | 2012-09-05 | 2015-12-11 | Commissariat Energie Atomique | Dispositif microelectronique a tranchees d'isolation debordant sous une zone active |
| US20150097244A1 (en) * | 2013-10-08 | 2015-04-09 | Stmicroelectronics, Inc. | Semiconductor device with a buried oxide stack for dual channel regions and associated methods |
| JP2016143820A (ja) * | 2015-02-04 | 2016-08-08 | 信越半導体株式会社 | 貼り合わせ半導体ウェーハ及びその製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6486038B1 (en) * | 2001-03-12 | 2002-11-26 | Advanced Micro Devices | Method for and device having STI using partial etch trench bottom liner |
| CN101097919A (zh) * | 2006-06-28 | 2008-01-02 | 英飞凌科技股份公司 | 半导体部件以及半导体部件的制造方法 |
| US20080157260A1 (en) * | 2007-01-02 | 2008-07-03 | David Michael Fried | High-z structure and method for co-alignment of mixed optical and electron beam lithographic fabrication levels |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5416041A (en) * | 1993-09-27 | 1995-05-16 | Siemens Aktiengesellschaft | Method for producing an insulating trench in an SOI substrate |
| WO1996002070A2 (en) | 1994-07-12 | 1996-01-25 | National Semiconductor Corporation | Integrated circuit comprising a trench isolation structure and an oxygen barrier layer and method for forming the integrated circuit |
| US5702976A (en) | 1995-10-24 | 1997-12-30 | Micron Technology, Inc. | Shallow trench isolation using low dielectric constant insulator |
| US6602759B2 (en) | 2000-12-07 | 2003-08-05 | International Business Machines Corporation | Shallow trench isolation for thin silicon/silicon-on-insulator substrates by utilizing polysilicon |
| US6524929B1 (en) * | 2001-02-26 | 2003-02-25 | Advanced Micro Devices, Inc. | Method for shallow trench isolation using passivation material for trench bottom liner |
| KR100512167B1 (ko) * | 2001-03-12 | 2005-09-02 | 삼성전자주식회사 | 트렌치 소자 분리형 반도체 장치 및 트렌치형 소자 분리막형성방법 |
| JP2003007856A (ja) * | 2001-06-26 | 2003-01-10 | Toshiba Corp | 半導体装置及びその製造方法 |
| US6734082B2 (en) | 2002-08-06 | 2004-05-11 | Chartered Semiconductor Manufacturing Ltd. | Method of forming a shallow trench isolation structure featuring a group of insulator liner layers located on the surfaces of a shallow trench shape |
| US7271463B2 (en) * | 2004-12-10 | 2007-09-18 | Micron Technology, Inc. | Trench insulation structures including an oxide liner that is thinner along the walls of the trench than along the base |
| GB0507157D0 (en) | 2005-04-08 | 2005-05-18 | Ami Semiconductor Belgium Bvba | Double trench for isolation of semiconductor devices |
| US7888723B2 (en) * | 2008-01-18 | 2011-02-15 | International Business Machines Corporation | Deep trench capacitor in a SOI substrate having a laterally protruding buried strap |
| EP2390907B1 (en) | 2010-05-25 | 2012-11-14 | Soitec | Trench structure in multilayer wafer |
-
2011
- 2011-04-19 EP EP11003289A patent/EP2390907B1/en active Active
- 2011-04-20 KR KR1020110036795A patent/KR20110129337A/ko not_active Application Discontinuation
- 2011-04-22 TW TW100114173A patent/TWI480976B/zh active
- 2011-04-25 US US13/093,615 patent/US8309426B2/en active Active
- 2011-05-06 CN CN2011101171884A patent/CN102263054A/zh active Pending
- 2011-05-23 JP JP2011115133A patent/JP2011249804A/ja not_active Withdrawn
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6486038B1 (en) * | 2001-03-12 | 2002-11-26 | Advanced Micro Devices | Method for and device having STI using partial etch trench bottom liner |
| CN101097919A (zh) * | 2006-06-28 | 2008-01-02 | 英飞凌科技股份公司 | 半导体部件以及半导体部件的制造方法 |
| US20080157260A1 (en) * | 2007-01-02 | 2008-07-03 | David Michael Fried | High-z structure and method for co-alignment of mixed optical and electron beam lithographic fabrication levels |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20110129337A (ko) | 2011-12-01 |
| EP2390907A1 (en) | 2011-11-30 |
| JP2011249804A (ja) | 2011-12-08 |
| US8309426B2 (en) | 2012-11-13 |
| TWI480976B (zh) | 2015-04-11 |
| TW201203453A (en) | 2012-01-16 |
| EP2390907B1 (en) | 2012-11-14 |
| US20110294277A1 (en) | 2011-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102263054A (zh) | 多层晶片中的沟槽结构 | |
| US7985638B2 (en) | Method of manufacturing semiconductor device | |
| JP4644577B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3793808B2 (ja) | 電界効果トランジスタの製造方法 | |
| KR100713924B1 (ko) | 돌기형 트랜지스터 및 그의 형성방법 | |
| JP4426833B2 (ja) | 二重ゲート型電界効果トランジスタおよびその製造方法 | |
| WO2014003842A1 (en) | Shallow trench isolation structures | |
| KR20030010429A (ko) | 트렌치 소자분리막을 구비하는 ｓｏｉ 소자 및 그 제조 방법 | |
| US9502280B2 (en) | Two-step shallow trench isolation (STI) process | |
| CN104752218A (zh) | 半导体器件的形成方法 | |
| CN101924110B (zh) | 一种体区接触的soi晶体管结构及其制备方法 | |
| US8829642B2 (en) | Semiconductor device and method for manufacturing the same | |
| US6642536B1 (en) | Hybrid silicon on insulator/bulk strained silicon technology | |
| US7858489B2 (en) | Method for manufacturing semiconductor device capable of increasing current drivability of PMOS transistor | |
| JP2000022158A (ja) | 電界効果型トランジスタおよびその製造方法 | |
| US9099570B2 (en) | Method for the formation of dielectric isolated fin structures for use, for example, in FinFET devices | |
| JPH1174526A (ja) | 半導体装置及びその製造方法 | |
| KR100924195B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JP2004221530A (ja) | 半導体装置 | |
| CN110634735A (zh) | 双重栅极氧化层生长方法及半导体器件的制造方法 | |
| KR100289340B1 (ko) | 트렌치격리제조방법 | |
| JP2002343977A (ja) | 電界効果型トランジスタ | |
| CN103367395A (zh) | 半导体器件及其制造方法 | |
| JP2002237601A (ja) | 半導体装置およびその製造方法 | |
| JPH1070280A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20111130 |