WO2015014263A1 - 绝缘栅双极性晶体管的制造方法 - Google Patents
绝缘栅双极性晶体管的制造方法 Download PDFInfo
- Publication number
- WO2015014263A1 WO2015014263A1 PCT/CN2014/083186 CN2014083186W WO2015014263A1 WO 2015014263 A1 WO2015014263 A1 WO 2015014263A1 CN 2014083186 W CN2014083186 W CN 2014083186W WO 2015014263 A1 WO2015014263 A1 WO 2015014263A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- layer
- oxide layer
- insulated gate
- bipolar transistor
- gate bipolar
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 56
- 239000000463 material Substances 0.000 claims abstract description 24
- 239000004065 semiconductor Substances 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims description 37
- 230000008569 process Effects 0.000 claims description 27
- 230000003647 oxidation Effects 0.000 claims description 20
- 238000007254 oxidation reaction Methods 0.000 claims description 20
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 18
- 229910052760 oxygen Inorganic materials 0.000 claims description 18
- 239000001301 oxygen Substances 0.000 claims description 18
- 239000012535 impurity Substances 0.000 claims description 12
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 11
- 238000002513 implantation Methods 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims 1
- 230000007547 defect Effects 0.000 abstract description 17
- 238000000407 epitaxy Methods 0.000 abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 16
- 229910052710 silicon Inorganic materials 0.000 description 16
- 239000010703 silicon Substances 0.000 description 16
- 238000006243 chemical reaction Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 239000012495 reaction gas Substances 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910021645 metal ion Inorganic materials 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000036632 reaction speed Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- 229910008065 Si-SiO Inorganic materials 0.000 description 1
- 229910006405 Si—SiO Inorganic materials 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000009194 climbing Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000010574 gas phase reaction Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 239000011669 selenium Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- 239000012498 ultrapure water Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
Abstract
一种绝缘栅双极性晶体管的制造方法，其包括以下步骤：提供第一导电类型的半导体衬底，该半导体衬底具有第一主面和第二主面（100）；在半导体衬底的第一主面形成第二导电类型的场终止层（200）；在场终止层上生长氧化层（300）；去除场终止层上的氧化层（400）；在去除氧化层后的场终止层上形成外延层（500）；在外延层上继续制造绝缘栅双极性晶体管（600）。在常规制作绝缘栅双极性晶体管之前尽可能降低外延前衬底材料的表面缺陷，增加外延层质量进而提高整个绝缘栅双极性晶体管的质量。
Description
【技术领域】
本发明涉及功率半导体器件技术领域中的绝缘栅双极性晶体管（Insulated Gate Bipolar
Transistor，简称IGBT），尤其涉及一种通过外延工艺制作场终止型绝缘栅双极性晶体管（Field Stop Insulated Gate
Bipolar Transistor，简称FS-IGBT）的制备方法。
【背景技术】
集成电路的快速发展，对衬底材料的质量提出了更严格的要求。对于一般低压IGBT，特别是600V左右使用外延工艺完成的FS-IGBT来说，技术的难点是厚度和电阻率一致性问题。电阻率均匀性差主要原因是硼、砷杂质的自掺杂。N
型杂质（砷或磷）的自掺杂可采用低压外延技术来消除。只不过低压外延生长的硅片有很大的温度梯度，这将导致较多的层错和位错，而大的层错密度和位错密度会给器件电参数和成品率带来致命的危害。同时，一些研究表明对掺硼的P/P+(或埋层)外延，在低压条件下的自掺杂效应反而比常压下的大，所以对常用的
P 型衬底，由于外延前注入和衬底材料表面缺陷较多，导致外延层缺陷较多，外延质量较差，使得产品性能存在问题。
现有低压IGBT外延FS工艺中，先形成IGBT的FS区域，然后在此材料上生长需要厚度和电阻率的外延层，这种制作工艺由于外延前注入和衬底材料表面缺陷较多，导致外延层缺陷较多，外延质量较差，使得产品性能存在问题等明显的缺陷：首先，外延工艺中反应气体穿越衬底表面的时候它的浓度是不断降低的，因为它在穿越衬底表面的同时也在与硅衬底发生反应；其次，硅外延生长速度随着反应气体中硅源浓度的变化而变化，硅源浓度大时外延生长速度较快，反之，硅源浓度小的时候硅外延生长速度较慢；再者，掺杂剂浓度随着外延层中杂质浓度的变化而变化，当掺杂剂浓度增大时，外延层中的杂质浓度将增大，外延层的电阻率将变小，击穿电压降低，反之，当掺杂剂浓度变小时，外延层中杂质浓度也减小，相应的外延层的电阻率将增大，击穿电压变大。(事实上反应速度的快慢不是简单的依赖于反应剂的浓度高低，只是一般情况下，我们认同这种正比关系)。如上所述反应气体中硅源浓度是不断降低的，那么，与它成正比关系的硅外延的生长速度也是不断降低的，进而使得外延层厚度和电阻率的均匀性和一致性变差。在较小的衬底尺寸进行外延生长时，能够接受这种因为反应速度造成的外延层参数变差；但是当衬底直径变大，由于衬底材料表面缺陷较多，导致这种差异也变得更大，这已经超出了生产的容许范围。
【发明内容】
本部分的目的在于概述本发明的实施例的一些方面以及简要介绍一些较佳实施例。在本部分以及本申请的说明书摘要和发明名称中可能会做些简化或省略以避免使本部分、说明书摘要和发明名称的目的模糊，而这种简化或省略不能用于限制本发明的范围。
基于此，有必要提供一种能够有效地降低外延前衬底材料的表面缺陷，增加外延层质量的IGBT的制造方法。
一种绝缘栅双极性晶体管的制造方法，其包括以下步骤：提供第一导电类型的半导体衬底，该半导体衬底具有第一主面和第二主面；在所述半导体衬底的第一主面形成第二导电类型的场终止层；在所述场终止层上生长氧化层；去除所述场终止层上的氧化层；在去除所述氧化层后的所述场终止层上形成外延层；及在所述外延层上继续制造所述绝缘栅双极性晶体管。
在其中一个实施例中，所述第一导电类型的半导体衬底为P型衬底材料。
在其中一个实施例中，所述氧化层的厚度为100Å~25000Å。
在其中一个实施例中，在800摄氏度~1100摄氏度的干氧/氢氧氧化/水汽氧化环境中对形成有所述场终止层上的半导体衬底进行氧化以得到所述氧化层。
在其中一个实施例中，在所述场终止层上生长所述氧化层时，同时也在所述半导体衬底的第二主面上形成有氧化层，所述制造方法还包括：去除所述半导体衬底的第二主面上形成的氧化层。
在其中一个实施例中，采用湿法腐蚀工艺或者湿法腐蚀与干法腐蚀相结合的工艺去除所述场终止层上的氧化层。
在其中一个实施例中，通过N型杂质表面注入和高温推阱的工艺在所述半导体衬底的第一主面形成场终止层。
在其中一个实施例中，N型杂质的注入剂量为5E12/cm2~1E15/cm2，能量为30KeV~200KeV。
通过实践中低压IGBT外延FS工艺中由于注入和高温过程导致衬底材料的表面缺陷较多，导致在此衬底材料上进行的外延层缺陷增多，质量下降，降低了在此外延上工艺的器件的性能等问题，提供了一种IGBT的制造方法，该方法在常规制作绝缘栅双极性晶体管之前尽可能降低外延前衬底材料的表面缺陷，增加外延层质量进而提高整个绝缘栅双极性晶体管的质量。
【附图说明】
图1是第一实施方式制作FS-IGBT的方法流程图；
图2~图6是第一实施方式中制作IGBT前的工艺方法过程示意图。
【具体实施方式】
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
正如背景技术部分所述，现有技术IGBT外延FS工艺，其外延生长阶段包括:一、初始的生长阶段，气相反应中生成的硅单晶淀积在清洁的硅衬底上，该单晶层的质量将直接影响整个外延层缺陷密度。表面质量好，缺陷密度小；反之，缺陷密度大。在这个阶段，硅源浓度、掺杂剂浓度和反应速度都处于一个爬升过程；二、稳定生长过程，该过程占了硅外延有效时间中的绝大部分，外延层所需要生长的大部分厚度在此阶段形成，此过程反应速度与气氛相对稳定，硅单晶淀积速度可控；三、反应结束阶段，停止输送反应气体，反应腔内各种反应气体的浓度急速下降，处于一个回落的过程。随着技术的进步，用于外延衬底直径越来越大，6英寸衬底直径是Ф4″衬底的1.5倍，面积是其2.25倍；8英寸衬底直径是4英寸衬底的2倍，面积是其4倍。这种情况下，由于外延前注入和衬底材料表面缺陷较多，导致外延层缺陷较多，外延质量较差，使得产品性能存在问题，这种情况下，对外延层关键参数电阻率和厚度的控制将变得更加困难。为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施方式作进一步地详细描述。
一实施方式中以P型衬底为半导体衬底，涉及一种制作FS-IGBT 器件的方法，具体流程如图1 所示。
在介绍实施方式的IGBT的制造方法之前，需要进行如下说明。本文中涉及到两种导电类型，分别为第一导电类型和第二导电类型。在第一导电类型为P型时，第二导电类型为N型；在第一导电类型为N型时，第二导电类型为P型。下文都以第一导电类型为P型，第二导电类型为N型为例进行介绍，但这不能被理解为一种限制。IGBT的发射极和栅极所在的面通常被理解为第一主面，而IGBT的集电极所在的面通常被理解第二主面。
在步骤一100中，其实是在制作P型衬底材料。在本实施方式中，制备好P型衬底材料，衬底材料厚度与外延厚度有关，两者之和为正常流通硅片厚度。
具体地说，该P型衬底材料101也是IGBT的背面P+集电极区，选择其电阻率为0.001Ω*cm~100Ω*cm，在本实施例中，P型衬底材料101其材料厚度与外延厚度两者之和可以为625μm~725μm，如图2所示。
步骤二200，本实施例中形成场终止层201所采用的方法如下，参见图3，在衬底材料的正面光刻出图形，采用离子注入N型离子，例如磷、砷、锑、硫或硒，注入剂量为5E11/cm2~1E15/cm2，能量为30KeV~200KeV，并在高温下推阱。调节温度和时间，使N型杂质扩散到所需厚度，同时也完成杂质激活。例如，选择退火温度为1150℃～1250℃，时间5小时～20小时，可形成15um～30um的场终止层201。
步骤三300，放入炉管中进行热氧化生长，如图4所示，在800℃~1000℃的条件下，采用干氧氧化工艺，利用硅的横向氧化所形成氧化层301；同时，在P型衬底材料101的表面的Si-SiO2交界面形成较厚的二氧化硅层，厚度为100Å~25000Å。干氧生长的氧化膜表面干燥、结构致密，光刻时与光刻胶接触良好、不易产生浮胶，便于后续工序的进行。
在步骤四400中，进行氧化层301即二氧化硅层的去除，参见图5，采用氢氟酸去除步骤三中形成的氧化层301。通过此步骤，去除衬底材料表面残留的有机物、碱性离子、金属离子和颗粒等。此步骤中，氧化层301去除主要使用湿法腐蚀工艺，当然也可采用湿法和干法交替等腐蚀工艺，但最下面即硅表面处的氧化层301必须使用湿法工艺去除。
在步骤五500中，如图6所示，采用外延方式制备出N型缓冲层401，N型缓冲层的厚度为2μm~40μm，电阻率为0.05Ω*cm~20Ω*cm，之后外延制备N型漂移层402，电阻率为5Ω*cm
~200Ω*cm，厚度为10μm~150μm。
完成外延生长工艺后，按照制作IGBT的正常工序进行步骤六600即可，在此不累述。
第二实施方式以P型衬底为半导体衬底，涉及一种制作FS-IGBT
器件的方法，具体流程与第一实施方式大体相同，区别在于：在进行热氧化生长时，采用湿氧氧化工艺，湿氧氧化中，用携带水蒸气的氧气代替干氧。氧化剂是氧气和水的混合物，反应过程如下：氧气通过95℃的高纯水；氧气携带水汽一起进入氧化炉在高温下与硅反应。湿氧氧化相当于干氧氧化和水汽氧化的综合，其速率也介于两者之间。具体的氧化速率取决于氧气的流量、水汽的含量。氧气流量越大，水温越高，则水汽含量越大，氧化膜的生长速率和质量越接近于水汽氧化的情况。反之，就越接近于干氧氧化。
具体在本实施例中，依靠高纯的氢气和氧气在石英管中按比例混合燃烧成水，氢和氧的比例为2:1
时为水汽氧化。采用此方法其氧化速度快，同时能够有效去除衬底材料中，经常存在一些重金属杂质，如铜、金等。
第三实施方式在第一实施方式的基础上，在步骤三形成厚氧化层后用氢氟酸进行去除后，再进行清洗过程，有效去除表面颗粒、碱性离子或金属离子等沾污。接着再次通过热氧化生长厚氧化层，然后再进行第一实施方式中的步骤四。即，通过多次氧化和腐蚀工艺完成对衬底材料表面缺陷的清除。
应说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。
Claims (8)
- 一种绝缘栅双极性晶体管的制造方法，其特征在于，包括以下步骤：提供第一导电类型的半导体衬底，该半导体衬底具有第一主面和第二主面；在所述半导体衬底的第一主面形成第二导电类型的场终止层；在所述场终止层上生长氧化层；去除所述场终止层上的氧化层；在去除所述氧化层后的所述场终止层上形成外延层；及在所述外延层上继续制造所述绝缘栅双极性晶体管。
- 如权利要求1所述的绝缘栅双极性晶体管的制造方法，其特征在于：所述第一导电类型的半导体衬底为P型衬底材料。
- 如权利要求1所述的绝缘栅双极性晶体管的制造方法，其特征在于：所述氧化层的厚度为100Å~25000Å。
- 如权利要求1所述的绝缘栅双极性晶体管的制造方法，其特征在于：在800℃~1100℃的干氧或氢氧氧化或水汽氧化环境中对形成有所述场终止层上的半导体衬底进行氧化以得到所述氧化层。
- 如权利要求1所述的绝缘栅双极性晶体管的制造方法，其特征在于：在所述场终止层上生长所述氧化层时，同时也在所述半导体衬底的第二主面上形成有氧化层，所述制造方法还包括：去除所述半导体衬底的第二主面上形成的氧化层。
- 如权利要求1所述的绝缘栅双极性晶体管的制造方法，其特征在于：采用湿法腐蚀工艺或者湿法腐蚀与干法腐蚀相结合的工艺去除所述场终止层上的氧化层。
- 如权利要求1所述的绝缘栅双极性晶体管的制造方法，其特征在于：通过N型杂质表面注入和高温推阱的工艺在所述半导体衬底的第一主面形成场终止层。
- 如权利要求7所述的绝缘栅双极性晶体管的制造方法，其特征在于：N型杂质的注入剂量为5E11/cm2~1E15/cm2，能量为30KeV~200KeV。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/902,516 US9620615B2 (en) | 2013-07-29 | 2014-07-29 | IGBT manufacturing method |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310323481.5 | 2013-07-29 | ||
| CN201310323481.5A CN104347401B (zh) | 2013-07-29 | 2013-07-29 | 一种绝缘栅双极性晶体管的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2015014263A1 true WO2015014263A1 (zh) | 2015-02-05 |
Family
ID=52430998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/CN2014/083186 WO2015014263A1 (zh) | 2013-07-29 | 2014-07-29 | 绝缘栅双极性晶体管的制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9620615B2 (zh) |
| CN (1) | CN104347401B (zh) |
| WO (1) | WO2015014263A1 (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9666682B2 (en) | 2013-09-02 | 2017-05-30 | Csmc Technologies Fab1 Co., Ltd. | Reverse conduction insulated gate bipolar transistor (IGBT) manufacturing method |
| US9673193B2 (en) | 2013-08-23 | 2017-06-06 | Csmc Technologies Fab1 Co., Ltd. | Manufacturing method for reverse conducting insulated gate bipolar transistor |
| US9862595B2 (en) | 2014-01-07 | 2018-01-09 | Csmc Technologies Fab1 Co., Ltd. | Method for manufacturing thin-film support beam |
| US9954074B2 (en) | 2013-07-22 | 2018-04-24 | Csmc Technologies Fab1 Co., Ltd. | Insulated gate bipolar transistor and manufacturing method therefor |
| US10818655B2 (en) | 2013-12-06 | 2020-10-27 | Csmc Technologies Fab2 Co., Ltd. | Semiconductor device and related method of adjusting threshold voltage in semiconductor device during manufacture via counter doping in diffusion region |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106483758B (zh) | 2015-09-02 | 2019-08-20 | 无锡华润上华科技有限公司 | 光学邻近效应修正方法和系统 |
| CN106653842B (zh) | 2015-10-28 | 2019-05-17 | 无锡华润上华科技有限公司 | 一种具有静电释放保护结构的半导体器件 |
| CN106816468B (zh) | 2015-11-30 | 2020-07-10 | 无锡华润上华科技有限公司 | 具有resurf结构的横向扩散金属氧化物半导体场效应管 |
| CN107465983B (zh) | 2016-06-03 | 2021-06-04 | 无锡华润上华科技有限公司 | Mems麦克风及其制备方法 |
| CN113838747A (zh) * | 2020-06-23 | 2021-12-24 | 上海先进半导体制造有限公司 | 带外延层的半导体器件及其制作方法 |
| CN114005753B (zh) * | 2021-10-29 | 2023-07-11 | 西安微电子技术研究所 | 一种igbt产品的氧化工艺方法及氧化后igbt产品 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101752415A (zh) * | 2008-12-03 | 2010-06-23 | 上海芯能电子科技有限公司 | 一种绝缘栅双极晶体管及其制造方法 |
| CN102693912A (zh) * | 2011-03-24 | 2012-09-26 | 上海北车永电电子科技有限公司 | 制作igbt器件的方法及其装置 |
| CN102800591A (zh) * | 2012-08-31 | 2012-11-28 | 电子科技大学 | 一种fs-igbt器件的制备方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58168237A (ja) * | 1982-03-30 | 1983-10-04 | Toshiba Corp | シリコン基板 |
| EP0913872A1 (en) * | 1997-10-29 | 1999-05-06 | Motorola Semiconducteurs S.A. | Insulated gate bipolar transistor |
| US6011280A (en) * | 1998-06-26 | 2000-01-04 | Delco Electronics Corporation | IGBT power device with improved resistance to reverse power pulses |
| EP1062700A1 (de) * | 1999-01-12 | 2000-12-27 | EUPEC Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG | Leistungshalbleiterbauelement mit mesa-randabschluss |
| CN101740379B (zh) * | 2008-11-27 | 2012-06-06 | 中芯国际集成电路制造(上海)有限公司 | 消除半导体器件表面缺陷的方法及半导体器件 |
| CN104332494B (zh) | 2013-07-22 | 2018-09-21 | 无锡华润上华科技有限公司 | 一种绝缘栅双极晶体管及其制造方法 |
| CN104425245B (zh) | 2013-08-23 | 2017-11-07 | 无锡华润上华科技有限公司 | 反向导通绝缘栅双极型晶体管制造方法 |
| CN104425259B (zh) | 2013-09-02 | 2017-09-15 | 无锡华润上华半导体有限公司 | 反向导通绝缘栅双极型晶体管制造方法 |
| CN104701356B (zh) | 2013-12-06 | 2018-01-12 | 无锡华润上华科技有限公司 | 半导体器件及其制备方法 |
| CN104760925B (zh) | 2014-01-07 | 2016-05-25 | 无锡华润上华半导体有限公司 | 一种薄膜支撑梁的制作方法 |
-
2013
- 2013-07-29 CN CN201310323481.5A patent/CN104347401B/zh active Active
-
2014
- 2014-07-29 WO PCT/CN2014/083186 patent/WO2015014263A1/zh active Application Filing
- 2014-07-29 US US14/902,516 patent/US9620615B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101752415A (zh) * | 2008-12-03 | 2010-06-23 | 上海芯能电子科技有限公司 | 一种绝缘栅双极晶体管及其制造方法 |
| CN102693912A (zh) * | 2011-03-24 | 2012-09-26 | 上海北车永电电子科技有限公司 | 制作igbt器件的方法及其装置 |
| CN102800591A (zh) * | 2012-08-31 | 2012-11-28 | 电子科技大学 | 一种fs-igbt器件的制备方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9954074B2 (en) | 2013-07-22 | 2018-04-24 | Csmc Technologies Fab1 Co., Ltd. | Insulated gate bipolar transistor and manufacturing method therefor |
| US9673193B2 (en) | 2013-08-23 | 2017-06-06 | Csmc Technologies Fab1 Co., Ltd. | Manufacturing method for reverse conducting insulated gate bipolar transistor |
| US9666682B2 (en) | 2013-09-02 | 2017-05-30 | Csmc Technologies Fab1 Co., Ltd. | Reverse conduction insulated gate bipolar transistor (IGBT) manufacturing method |
| US10818655B2 (en) | 2013-12-06 | 2020-10-27 | Csmc Technologies Fab2 Co., Ltd. | Semiconductor device and related method of adjusting threshold voltage in semiconductor device during manufacture via counter doping in diffusion region |
| US9862595B2 (en) | 2014-01-07 | 2018-01-09 | Csmc Technologies Fab1 Co., Ltd. | Method for manufacturing thin-film support beam |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104347401B (zh) | 2017-05-10 |
| US20160380071A1 (en) | 2016-12-29 |
| US9620615B2 (en) | 2017-04-11 |
| CN104347401A (zh) | 2015-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2015014263A1 (zh) | 绝缘栅双极性晶体管的制造方法 | |
| JP2670563B2 (ja) | 半導体装置の製造方法 | |
| JPS6250969B2 (zh) | ||
| CN106057934A (zh) | 背接触太阳能电池装置 | |
| JPS62219943A (ja) | 絶縁分離のｃｍｏｓ ｆｅｔ集積装置の製造方法 | |
| CN101120442A (zh) | 通过阳极化埋置p+硅锗层获得的应变绝缘体上硅 | |
| US6580104B1 (en) | Elimination of contaminants prior to epitaxy and related structure | |
| CN103928309B (zh) | N沟道碳化硅绝缘栅双极型晶体管的制备方法 | |
| JPS62570B2 (zh) | ||
| JPS6118856B2 (zh) | ||
| JPH0582441A (ja) | 炭化シリコンバイポーラ半導体装置およびその製造方法 | |
| US20150076559A1 (en) | Integrated circuits with strained silicon and methods for fabricating such circuits | |
| TWI653666B (zh) | 一種磊晶接合基板及其製造方法 | |
| JP5544805B2 (ja) | 半導体基板の製造方法 | |
| JPH10509276A (ja) | Ｃｍｏｓ集積回路用のエピタキシャル半導体ウエーハ | |
| CN208970514U (zh) | Nmos器件 | |
| CN116779662A (zh) | 一种抗静电的igbt芯片及其制作方法 | |
| CN115064432A (zh) | 半导体器件的制造方法及半导体器件 | |
| JP2001168208A (ja) | 電界効果型トランジスタの製造方法 | |
| JPS60752A (ja) | 半導体装置の製造方法 | |
| JPH04354328A (ja) | 半導体装置の製造方法 | |
| JP2018082053A (ja) | 炭化珪素半導体素子および炭化珪素半導体素子の製造方法 | |
| JP2007048840A (ja) | 半導体装置の製造方法および半導体装置 | |
| JPS61125071A (ja) | 相補型半導体装置 | |
| JPH11233762A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 14831950 Country of ref document: EP Kind code of ref document: A1 |
|
| WWE | Wipo information: entry into national phase |
Ref document number: 14902516 Country of ref document: US |
|
| NENP | Non-entry into the national phase |
Ref country code: DE |
|
| 122 | Ep: pct application non-entry in european phase |
Ref document number: 14831950 Country of ref document: EP Kind code of ref document: A1 |
|
| 122 | Ep: pct application non-entry in european phase |
Ref document number: 14831950 Country of ref document: EP Kind code of ref document: A1 |