CN101740379B - 消除半导体器件表面缺陷的方法及半导体器件 - Google Patents
消除半导体器件表面缺陷的方法及半导体器件 Download PDFInfo
- Publication number
- CN101740379B CN101740379B CN2008102035404A CN200810203540A CN101740379B CN 101740379 B CN101740379 B CN 101740379B CN 2008102035404 A CN2008102035404 A CN 2008102035404A CN 200810203540 A CN200810203540 A CN 200810203540A CN 101740379 B CN101740379 B CN 101740379B
- Authority
- CN
- China
- Prior art keywords
- impurity
- layer
- sacrificial layer
- semiconductor device
- oxide sacrificial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
Abstract
一种消除半导体器件表面缺陷的方法及半导体器件,其中所述消除半导体器件表面缺陷的方法包括:提供半导体衬底,在所述半导体衬底上形成有掺杂的多晶硅层,所述多晶硅层的表面附着有杂质;在所述多晶硅层上形成氧化物牺牲层,所述氧化物牺牲层将所述杂质溶于其间;去除所述溶有杂质的氧化物牺牲层。使得半导体元件表面原先附着的杂质得以去除,可减少对后续工艺的污染,相对提高产品的良率。
Description
技术领域
本发明涉及半导体制造技术领域,特别涉及消除半导体器件表面缺陷的方法及半导体器件。
背景技术
目前在半导体工艺制程中,元器件的特征尺寸越来越小,所以,相应的对半导体的工艺要求也越来越高,其中,工艺过程中的杂质的控制是控制器件良率很关键的一个因素,是半导体工艺制程面临的很大的挑战。
在集成电路制造工艺中,多晶硅薄膜具有非常重要的作用。在CMOS电路中,用重掺杂的多晶硅代替金属铝,作为MOS晶体管的栅极材料,可实现源、漏、栅自动排列,极大地减小了米勒(Miller)电容影响,有利于提高器件性能和半导体器件的集成度。
多晶硅薄膜主要是采用低压化学气相淀积(LPCVD)工艺淀积形成。但在形成过程中,硅片表面会由于损伤、杂质(如微颗粒、细纤维物、含碳有机物、油污、SiH4中的杂质等)污染及气体不纯等原因导致表面缺陷。
以多晶硅薄膜上残留有离子杂质(呈微粒状)或其他的表面颗粒为例进行说明。其中,金属离子杂质会破坏多晶硅薄膜的完整性、增加漏电流密度、减少器件寿命。例如钠离子会在多晶硅薄膜中引起移动电荷,影响存储器的稳定性;重金属离子会增加暗电流;快扩散离子,如铜、镍,易淀积于硅表面,形成微结构缺陷;铁沉淀会使多晶硅薄膜变薄,影响其寿命。当金属沾污严重时,还会在多晶硅薄膜上形成雾状缺陷(Haze)或点缺陷等。表面颗粒会引起图形缺陷、外延前线、影响布线的完整性,是提高成品率的最大障碍。特别是在硅片键合时,引入微隙,同时也引起位错,影响键合强度和表层质量。
发明内容
本发明解决的问题是提供一种消除半导体器件表面缺陷的方法,避免了现有技术中由于多晶硅层表面附着的杂质影响产品良率的问题。
为解决上述问题,本发明提供一种消除半导体器件表面缺陷的方法,包括:提供半导体衬底,在所述半导体衬底上形成有掺杂的多晶硅层,所述多晶硅层的表面附着有杂质;在所述多晶硅层上形成氧化物牺牲层,所述氧化物牺牲层将所述杂质溶于其间;去除所述溶有杂质的氧化物牺牲层。
可选地,所述氧化物牺牲层是通过原位蒸汽生成工艺生成的。
可选地,当采用原位蒸汽生成工艺时,所述氧化物牺牲层是由所述多晶硅层中表层的一部分被氧化而形成的。
可选地,所述原位蒸汽生成工艺的温度为800摄氏度~1200摄氏度。
可选地,所述氧化物牺牲层是通过干法或湿法氧化工艺生成的。
可选地,所述氧化物牺牲层的厚度为50埃~100埃。
可选地,所述氧化物牺牲层通过干法蚀刻工艺或湿法蚀刻工艺予以去除。
可选地,所述湿法蚀刻工艺包括稀释水溶性氢氟酸溶液清洗。
可选地,所述杂质包括能氧化或不能氧化的高分子残留物或金属离子。
本发明另提供一种半导体器件,其特征在于,包括:半导体衬底;位于半导体衬底上的多晶硅层,所述多晶硅层的表面附着有杂质;位于多晶硅层上的氧化物牺牲层,所述氧化物牺牲层将所述杂质溶于其间。
可选地,所述氧化物牺牲层是通过原位蒸汽生成工艺生成的。
可选地,当采用原位蒸汽生成工艺时,所述氧化物牺牲层是由所述多晶硅层中表层的一部分被氧化的。
可选地,所述原位蒸汽生成工艺的温度为800摄氏度~1200摄氏度。
可选地,所述氧化物牺牲层是通过干法或湿法氧化工艺生成的。
可选地,所述氧化物牺牲层的厚度为50埃~100埃。
可选地,所述杂质包括能被氧化或不能氧化的高分子残留物或金属离子。
上述技术方案通过在多晶硅层上形成氧化物牺牲层,使得多晶硅层上的杂质可溶在氧化物牺牲层中,再去除所述溶有杂质的氧化物牺牲层,使得多晶硅层表面原先附着的杂质得以去除,消除半导体器件的表面缺陷,可减少对后续工艺的污染,相对提高产品的良率。
附图说明
图1为根据本发明实施方式中消除半导体器件表面缺陷的方法流程图;
图2至图4为按照图1所示流程在一个实施方式中消除半导体器件表面缺陷的示意图;
图5至图11为按照图1所示流程在另一个实施方式中消除半导体器件表面缺陷的示意图。
具体实施方式
发明人发现,在制造半导体器件的工艺过程中,形成多晶硅层时,硅片表面会由于杂质(如微颗粒、细纤维物、含碳有机物、油污、SiH4中的杂质等)污染导致表面缺陷,影响半导体器件的电学性能,导致良率下降。
因此,在制造半导体器件时,为防止上述缺陷,特别是表面杂质,对产品良率的影响。本发明提供一种消除半导体器件表面缺陷的方法,包括:提供半导体衬底,在所述半导体衬底上形成有掺杂的多晶硅层,所述多晶硅层的表面附着有杂质;在所述多晶硅层上形成氧化物牺牲层,所述氧化物牺牲层将所述杂质溶于其间;去除所述溶有杂质的氧化物牺牲层。与现有技术相比,本发明通过形成一层将杂质溶于其间的氧化物牺牲层,并在后续再将所述氧化物牺牲层去除,使得多晶硅层表面原先附着的杂质得以去除,消除半导体器件表面缺陷,减少对后续工艺的污染,相对提高产品的良率。
下面结合附图对本发明的内容进行详细说明。
如图1所示,所述消除半导体器件表面缺陷的方法包括如下步骤:
S100,提供半导体衬底,在半导体衬底上形成有多晶硅层,所述多晶硅层的表面附着有杂质。
S102,在多晶硅层上形成氧化物牺牲层,所述氧化物牺牲层将杂质溶于其间。
S104,去除所述溶有杂质的氧化物牺牲层。
现以普通的CMOS晶体管为例进行说明,执行步骤S100,提供半导体衬底200,在半导体衬底200上依序形成有栅极氧化物层201和多晶硅层202,所述多晶硅层202的表面附着有杂质,形成如图2所示的结构。
其中,所述半导体衬底200可以为形成有半导体器件的硅、形成有半导体器件的绝缘体上硅(SOI)、或者为形成有半导体器件的II-VI或者III~V族化合物半导体。
栅极氧化物层201的材质一般是氧化硅。现有技术中,形成栅极氧化物层201的工艺是热氧化法,即在高温环境下,将半导体衬底200暴露在含氧环境中。该工艺通常在炉管中实现。通常形成的栅极氧化物层201的厚度都在几十埃左右。因形成栅极氧化物层201的工艺已为本领域技术人员所熟知,故在此不再赘述。
在栅极氧化物层201上形成多晶硅层202。所述多晶硅层202可以例如是重掺杂的,用于作为导电介质。其形成的方法例如是低压化学气相淀积法(LPCVD),即以硅烷为气体源淀积一层多晶硅层后,再进行掺杂植入制作工艺。上述的淀积工艺的温度一般为550℃~750℃,压力约0.1Torr~0.5Torr(1Torr=133.32Pa)。在本实施例中,形成的多晶硅层202的厚度大约为900埃~1100埃。实际上,在该步骤工艺中,形成的多晶硅层202的厚度是要大于制作CMOS晶体管的所要求规格,这是因为要为后续工艺中多晶硅层202部分氧化损失掉一部分厚度所作的预留。
如上所述,在形成多晶硅层202的过程中,硅片表面会由于杂质(如微颗粒、细纤维物、含碳有机物、油污、SiH4中的杂质等)污染导致表面缺陷。
接着执行步骤S102,在多晶硅层202上形成氧化物牺牲层203,所述氧化物牺牲层203将所述杂质(包括金属离子或者表面颗粒等)溶于其间,形成如图3所示的结构。
在本实施例中,氧化物牺牲层203可以是通过例如原位蒸汽生成工艺(In-Situ Steam Generation,ISSG)而形成的氧化物层(即氧化硅)。具体来讲,是在通常的氧气气氛里掺入了恒量的氢气(具有氧和氢氧根的氛围),在高温下,例如800摄氏度~1200摄氏度,产生类似于爆燃的化学反应,所述反应会产生大量的气相活性自由基,其中主要是易于与硅原子反应的原子氧,由于原子氧的强氧化作用,在多晶硅层202表层的一部分被氧化并进而形成ISSG氧化物层(即氧化物牺牲层203),最终得到的氧化物牺牲层203内缺陷少,均匀性较高,硅氧界面平滑。
如前所述,由于ISSG工艺是对多晶硅层202进行再氧化,所以多晶硅层202中表层的一部分被氧化使得多晶硅层202的整体厚度会减小,不过ISSG工艺对硅的消耗量较少,因此所形成的氧化物牺牲层203的厚度大约仅为50埃~100埃(对应地,多晶硅层202的厚度也相应降低了近50埃~100埃)。实际上,氧化物牺牲层203是用于将多晶硅层202表面的杂质溶于其间,只要能实现上述功效,则其厚度可根据杂质的类别、大小等作不同的变化,即若杂质的颗粒较大时,则氧化物牺牲层203的厚度相应较大;反之,若杂质的颗粒较小时,则氧化物牺牲层203的厚度相应较小。形成ISSG氧化物层的具体工艺已为本领域技术人员所熟知,在此不再赘述。
特别地,所述杂质可以是包括能氧化或不能氧化的高分子残留物或金属离子。具体来讲,当所述杂质是能被氧化的物质时,在通过ISSG工艺形成氧化物牺牲层203时,所述杂质就被氧化并称为氧化物牺牲层203的一部分。当所述杂质是不能被氧化的物质时,在通过ISSG工艺形成氧化物牺牲层203时,虽然所述杂质本身不会发生氧化反应,但由于其所赖以附着的多晶硅层202的表层会氧化,故所述杂质实际上是嵌入所形成的氧化物牺牲层203中。
另外,在这里虽是以多晶硅层表面附着的杂质为例进行说明的,实际上,对于其他的某些表面缺陷,例如雾状缺陷或点缺陷等,采用本发明所提供的方法,应也具有一定的消除作用。
需说明的是,虽然在本实施例中氧化物牺牲层203是通过ISSG工艺为例进行说明,但氧化物牺牲层203的形成方法并不以此为限,其他例如干法或湿法氧化工艺也同样适用。通过上述在多晶硅层202上形成氧化物牺牲层203,可使得原先残留在多晶硅层202上的杂质或其他杂质均可溶于氧化物牺牲层203中。
接着执行步骤S104,去除氧化物牺牲层203,形成如图4所示的结构。氧化物牺牲层203可通过干法蚀刻工艺或湿法蚀刻工艺予以去除。以湿法蚀刻工艺为例进行说明,例如可通过稀释水溶性氢氟酸(HF)溶液来腐蚀并去除氧化物牺牲层203。所述氢氟酸溶液的选择应参考湿度、干燥条件及氧化物牺牲层203的厚度等因素。通过稀释水溶性氢氟酸溶液清洗技术能更好地保证硅片表面的微粗糙度,在处理过程中不会产生额外的杂质。该氢氟酸去除工艺的具体实施方法已为本领域技术人员所熟知,在此不再赘述。
通过步骤S104去除氧化物牺牲层203后,使得多晶硅层202表面原先附着的杂质(无论是能被氧化的还是不能被氧化的)得以去除,这样就可在后续执行图案化制程以制造CMOS晶体管,由于杂质的去除,可避免或很大程度地减少对后续工艺的污染,提高产品的良率。因后续工艺的具体实施方法已为本领域技术人员所熟知,在此不再赘述。
在上述实施例中,是以普通的CMOS晶体管为例进行说明的,但并不以此为限,只要具有多晶硅层结构的半导体器件,都可以采用本发明所提供的方法来消除多晶硅层表面的缺陷。
以现有的闪存(Flash)为例,其栅极结构是浮栅与控制栅夹合栅间介电层的叠层结构,形成浮栅与控制栅的主要材料均为多晶硅。
如图5所示,提供半导体衬底500,在半导体衬底500上依次形成栅极氧化物层501和浮栅层502。栅极氧化物层501的材质一般是氧化硅,浮栅层502的材质例如是掺杂的多晶硅,其形成的方法例如是低压化学气相淀积法(LPCVD)。在形成过程中,其表面具有杂质或其他缺陷。
接着,通过ISSG工艺在浮栅层502上形成第一氧化物牺牲层503,所述第一氧化物牺牲层503将杂质溶于其间,形成如图6所示的结构。此时,浮栅层502的表层一部分因被氧化,其厚度相对于图5有所减小。
在本实施例中,第一氧化物牺牲层503可以是通过例如原位蒸汽生成工艺(ISSG)而形成的氧化物层(即氧化硅)。具体来讲,是在通常的氧气气氛里掺入了恒量的氢气(具有氧和氢氧根的氛围),在高温下,例如800摄氏度~1200摄氏度,在浮栅层502表层的一部分被氧化并进而形成ISSG氧化物层(即第一氧化物牺牲层503),最终得到的第一氧化物牺牲层503内缺陷少,均匀性较高,硅氧界面平滑。
需说明的是,虽然在本实施例中第一氧化物牺牲层503是通过ISSG工艺为例进行说明,但第一氧化物牺牲层503的形成方法并不以此为限,其他例如干法或湿法氧化工艺也同样适用。
接着,去除第一氧化物牺牲层503,形成如图7所示的结构。第一氧化物牺牲层503可通过干法蚀刻工艺或湿法蚀刻工艺予以去除。以湿法蚀刻工艺为例进行说明,例如可通过稀释水溶性氢氟酸(HF)溶液来腐蚀并去除第一氧化物牺牲层503。所述氢氟酸溶液的选择应参考湿度、干燥条件及第一氧化物牺牲层503的厚度等因素。这样,可消除浮栅层502上的表面缺陷,例如去除杂质。
接着,在去除第一氧化物牺牲层503后的浮栅层502上形成栅间介电层504,形成如图8所示的结构。因闪存要求与浮置栅极接触的氧化硅层须具备良好的电学性能,以避免在正常电压下,用来储存电荷的浮置栅极产生漏电或是发生过早电崩溃的问题,该栅间介电层504一般是氧化硅/氮化硅/氧化硅(ONO)的叠层结构。以栅间介电层504的材质是氧化硅/氮化硅/氧化硅为例,形成栅间介电层504的方法是:在700℃~1100℃的温度和0.1Torr~0.8Torr的压力下,以低压化学气相淀积法(LPCVD)形成一层均匀的厚度约为20埃~100埃的氧化硅层,接着以相同的方法在氧化硅层上形成厚度为20埃~100的氮化硅层,然后再以同样的方法形成另一层厚度为20埃~100的氧化硅层。
接着,在栅间介电层504之上形成控制栅层505,形成如图9所示的结构。控制栅层505的材质例如是掺杂的多晶硅。其形成的方法例如是低压化学气相淀积法(LPCVD)。
接着,通过ISSG工艺在控制栅层505上形成第二氧化物牺牲层506,所述第二氧化物牺牲层506将杂质溶于其间,形成如图10所示的结构。此时,控制栅层505的表层一部分因被氧化,其厚度相对于图9有所减小。
在本实施例中,第二氧化物牺牲层506可以是通过例如原位蒸汽生成工艺(ISSG)而形成的氧化物层(即氧化硅)。具体来讲,是在通常的氧气气氛里掺入了恒量的氢气(具有氧和氢氧根的氛围),在高温下,例如800摄氏度~1200摄氏度,在控制栅层505表层的一部分被氧化并进而形成ISSG氧化物层(即第二氧化物牺牲层506),最终得到的第二氧化物牺牲层506内缺陷少,均匀性较高,硅氧界面平滑。
需说明的是,虽然在本实施例中第二氧化物牺牲层506是通过ISSG工艺为例进行说明,但第二氧化物牺牲层506的形成方法并不以此为限,其他例如干法或湿法氧化工艺也同样适用。
接着,去除第二氧化物牺牲层506,形成如图11所示的结构。第二氧化物牺牲层506可通过干法蚀刻工艺或湿法蚀刻工艺予以去除。以湿法蚀刻工艺为例进行说明,例如可通过稀释水溶性氢氟酸(HF)溶液来腐蚀并去除第二氧化物牺牲层506。所述氢氟酸溶液的选择应参考湿度、干燥条件及第二氧化物牺牲层506的厚度等因素。这样,可消除控制栅层505上的表面缺陷,例如去除杂质。
本发明所提供的消除半导体器件表面缺陷的方法,还可应用于具有多晶硅结构的例如SONOS(硅/二氧化硅/氮化硅/二氧化硅/硅)结构的半导体器件、电感器件或电容器件,其原理与上述实施例类似,即通过在多晶硅层表面形成氧化物牺牲层并再去除的方式,达到去除多晶硅层表面杂质、清除表面缺陷的效果。
本发明通过增加形成氧化物层并于后续再予以去除的方法,具体包括在多晶硅层上形成氧化物牺牲层,使得多晶硅层表面的杂质可溶在氧化物牺牲层中,再去除所述溶有杂质的氧化物牺牲层,使得多晶硅层表面原先附着的杂质得以去除,消除半导体器件的表面缺陷,可减少对后续工艺的污染,相对提高产品的良率。
虽然本发明己以较佳实施例披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (3)
1.一种消除半导体器件表面缺陷的方法,所述表面缺陷是形成多晶硅层时由于杂质污染而导致的,其特征在于,包括:
提供半导体衬底,在所述半导体衬底上形成有栅极氧化物层和掺杂的多晶硅层,所述多晶硅层的表面附着有杂质,所述杂质为能被氧化或不能氧化的高分子残留物或金属离子,所述多晶硅层的厚度大于制作半导体器件的所要求规格;
利用原位蒸汽生成工艺氧化所述多晶硅层的表面以在所述多晶硅层上形成厚度为50埃到100埃的氧化物牺牲层,所述氧化物牺牲层将所述杂质溶于其间,其中,所述原位蒸汽生成工艺的温度为800摄氏度~1200摄氏度;
去除所述溶有杂质的氧化物牺牲层。
2.根据权利要求1所述消除半导体器件表面缺陷的方法,其特征在于,所述氧化物牺牲层通过干法蚀刻工艺或湿法蚀刻工艺予以去除。
3.根据权利要求2所述消除半导体器件表面缺陷的方法,其特征在于,所述湿法蚀刻工艺包括稀释水溶性氢氟酸溶液清洗。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008102035404A CN101740379B (zh) | 2008-11-27 | 2008-11-27 | 消除半导体器件表面缺陷的方法及半导体器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008102035404A CN101740379B (zh) | 2008-11-27 | 2008-11-27 | 消除半导体器件表面缺陷的方法及半导体器件 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101740379A CN101740379A (zh) | 2010-06-16 |
CN101740379B true CN101740379B (zh) | 2012-06-06 |
Family
ID=42463648
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008102035404A Active CN101740379B (zh) | 2008-11-27 | 2008-11-27 | 消除半导体器件表面缺陷的方法及半导体器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101740379B (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102437037B (zh) * | 2011-09-08 | 2014-06-04 | 上海华力微电子有限公司 | 一种有效减少水痕缺陷的方法 |
CN104347401B (zh) * | 2013-07-29 | 2017-05-10 | 无锡华润上华半导体有限公司 | 一种绝缘栅双极性晶体管的制造方法 |
CN105226066B (zh) * | 2015-08-20 | 2018-05-15 | 中国科学院微电子研究所 | 半导体器件制造方法 |
CN108231537A (zh) * | 2017-12-05 | 2018-06-29 | 中国电子科技集团公司第五十五研究所 | 改善多晶硅侧壁粗糙度的制备方法 |
CN108615673A (zh) * | 2018-05-21 | 2018-10-02 | 湖北光安伦科技有限公司 | 一种光刻返工过程中半导体表面处理方法 |
CN113035890B (zh) * | 2021-03-10 | 2022-08-26 | 湖北长江新型显示产业创新中心有限公司 | 一种显示面板及其制备方法 |
CN113201718B (zh) * | 2021-04-01 | 2022-07-12 | 深圳仕上电子科技有限公司 | 具有牺牲层的镀腔内壁构件及其制备方法以及清洗方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6277712B1 (en) * | 1999-03-31 | 2001-08-21 | Samsung Electronics Co., Ltd. | Multilayered wafer with thick sacrificial layer using porous silicon or porous silicon oxide and fabrication method thereof |
CN1366332A (zh) * | 2001-01-17 | 2002-08-28 | 世界先进积体电路股份有限公司 | 制造金属氧化物半导体元件双层栅极的方法 |
CN1449023A (zh) * | 2002-03-29 | 2003-10-15 | 旺宏电子股份有限公司 | 一种降低快闪存储器随机位故障的方法 |
CN1595624A (zh) * | 2004-06-18 | 2005-03-16 | 北京大学 | 一种准soi场效应晶体管器件的制备方法 |
CN1619794A (zh) * | 2003-11-19 | 2005-05-25 | 旺宏电子股份有限公司 | 制造双位元记忆胞快闪记忆元件的方法 |
CN1852634A (zh) * | 2006-04-29 | 2006-10-25 | 中国科学院上海微系统与信息技术研究所 | 一种基于聚合物基底的凸起电极、制作方法及应用 |
CN1866545A (zh) * | 2005-05-20 | 2006-11-22 | 旺宏电子股份有限公司 | 空气隧道浮栅存储单元及其制造方法 |
CN1870217A (zh) * | 2006-06-02 | 2006-11-29 | 河北工业大学 | 控制和消除硅气相外延层雾状微缺陷的方法 |
-
2008
- 2008-11-27 CN CN2008102035404A patent/CN101740379B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6277712B1 (en) * | 1999-03-31 | 2001-08-21 | Samsung Electronics Co., Ltd. | Multilayered wafer with thick sacrificial layer using porous silicon or porous silicon oxide and fabrication method thereof |
CN1366332A (zh) * | 2001-01-17 | 2002-08-28 | 世界先进积体电路股份有限公司 | 制造金属氧化物半导体元件双层栅极的方法 |
CN1449023A (zh) * | 2002-03-29 | 2003-10-15 | 旺宏电子股份有限公司 | 一种降低快闪存储器随机位故障的方法 |
CN1619794A (zh) * | 2003-11-19 | 2005-05-25 | 旺宏电子股份有限公司 | 制造双位元记忆胞快闪记忆元件的方法 |
CN1595624A (zh) * | 2004-06-18 | 2005-03-16 | 北京大学 | 一种准soi场效应晶体管器件的制备方法 |
CN1866545A (zh) * | 2005-05-20 | 2006-11-22 | 旺宏电子股份有限公司 | 空气隧道浮栅存储单元及其制造方法 |
CN1852634A (zh) * | 2006-04-29 | 2006-10-25 | 中国科学院上海微系统与信息技术研究所 | 一种基于聚合物基底的凸起电极、制作方法及应用 |
CN1870217A (zh) * | 2006-06-02 | 2006-11-29 | 河北工业大学 | 控制和消除硅气相外延层雾状微缺陷的方法 |
Non-Patent Citations (5)
Title |
---|
屠海令.《硅及硅基半导体材料中杂质缺陷和表面的研究》.《中国工程科学》.2000,第2卷(第1期),7-15. * |
李荣强,谢正旺,曾鹏.《一种适用于互补双极技术的双层多晶硅自对准PNP晶体管的设计》.《重庆邮电大学学报( 自然科学版)》.2007,第19卷(第6期),669-673. * |
梁庆 等.《SiO2牺牲层刻蚀实验的研究与分析》.《压电与声光》.2008,第30卷(第3期),372-375. * |
米保良,吴国增.《一款微波双极晶体管的设计和实现》.《半导体技术》.2008,第33卷(第9期),780-783. * |
谢正旺 等.《一种基于2μm互补双极CMOS工艺的低压降调整器》.《微电子学》.2007,第37卷(第2期),274-278. * |
Also Published As
Publication number | Publication date |
---|---|
CN101740379A (zh) | 2010-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101740379B (zh) | 消除半导体器件表面缺陷的方法及半导体器件 | |
TWI255012B (en) | Method of manufacturing a flash memory cell | |
CN100390965C (zh) | 在闪存装置的栅极间形成介电层的方法 | |
CN100539069C (zh) | 浅沟槽隔离的制造方法 | |
JPH0793437B2 (ja) | 半導体装置のゲート酸化膜形成法 | |
US11651952B2 (en) | Using sacrificial polymer materials in semiconductor processing | |
CN102148181B (zh) | 浅沟槽隔离结构形成方法 | |
CN103346126A (zh) | 闪存存储单元的形成方法 | |
JP2006253627A (ja) | フラッシュメモリ素子の製造方法 | |
CN1217382C (zh) | 制作多晶硅薄膜的方法 | |
CN101740462A (zh) | 浅沟槽隔离结构的制造方法 | |
CN109300781B (zh) | Ono膜层的制造方法 | |
CN102427041A (zh) | 高性能肖特基二极管的制造方法 | |
TWI263268B (en) | Method of forming a gate electrode in a semiconductor device | |
JPH09223752A (ja) | 不揮発性半導体記憶装置の製造方法 | |
KR100573482B1 (ko) | 반도체 소자의 폴리 실리콘막 형성방법 | |
CN102956450B (zh) | 一种制作半导体器件的方法 | |
US20070178657A1 (en) | Method of manufacturing a semiconductor device | |
US10886121B2 (en) | Methods of reducing silicon consumption, methods of forming a semiconductor structure, and methods of forming isolation structures | |
JP2006114802A (ja) | Iii−v族半導体層に上部層が積層されている構造体とその製造方法 | |
CN109817625B (zh) | 一种字线多晶硅阻挡氧化层及其制造方法 | |
US10141194B1 (en) | Manufacturing method of semiconductor structure | |
KR20060124863A (ko) | 플래쉬 메모리 소자의 제조방법 | |
JPH0521748A (ja) | 半導体装置の絶縁膜の製造方法 | |
KR100383770B1 (ko) | 반도체 소자의 캐패시터 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |