CN102427041A - 高性能肖特基二极管的制造方法 - Google Patents

高性能肖特基二极管的制造方法 Download PDF

Info

Publication number
CN102427041A
CN102427041A CN2011103719145A CN201110371914A CN102427041A CN 102427041 A CN102427041 A CN 102427041A CN 2011103719145 A CN2011103719145 A CN 2011103719145A CN 201110371914 A CN201110371914 A CN 201110371914A CN 102427041 A CN102427041 A CN 102427041A
Authority
CN
China
Prior art keywords
layer
lightly
doped layer
alloying
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103719145A
Other languages
English (en)
Other versions
CN102427041B (zh
Inventor
郑晨焱
张挺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Advanced Semiconductor Manufacturing Co Ltd
Original Assignee
Shanghai Advanced Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Advanced Semiconductor Manufacturing Co Ltd filed Critical Shanghai Advanced Semiconductor Manufacturing Co Ltd
Priority to CN201110371914.5A priority Critical patent/CN102427041B/zh
Publication of CN102427041A publication Critical patent/CN102427041A/zh
Application granted granted Critical
Publication of CN102427041B publication Critical patent/CN102427041B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种高性能肖特基二极管的制造方法,包括步骤:提供半导体基底,其上依次形成有重掺杂层和轻掺杂层;在轻掺杂层上淀积绝缘层,在轻掺杂层上方开出绝缘层窗口;采用清洗溶液对露出的轻掺杂层清洗;在绝缘层和轻掺杂层上淀积第一金属层;将第一金属层与轻掺杂层作合金化,在两者之间形成合金化层;去除第一金属层;在合金化层上形成上电极;其中,清洗溶液的主要成分及质量百分比如下:磷酸65~75%,乙酸5~15%,氟硼酸1~5%以及硝酸1~5%。本发明在淀积肖特基二极管的第一金属层之前,采用特定清洗溶液对轻掺杂层清洗及轻微腐蚀,消除表面残留的颗粒、玷污及界面缺陷,使金属-半导体接触结变得更好,从而使肖特基二极管获得更加高效、稳定的性能。

Description

高性能肖特基二极管的制造方法
技术领域
本发明涉及半导体器件制造技术领域,具体来说,本发明涉及一种高性能肖特基二极管的制造方法。
背景技术
二极管是重要的半导体逻辑器件,其中肖特基二极管(Schottky)是重要的一种二极管,它是利用金属与轻掺杂半导体之间接触形成的金属-半导体势垒实现开关,肖特基二极管有着开关频率高和正向压降低等优点,因此受到了广泛的应用。
因为肖特基二极管的原理是基于金属-半导体之间形成的异质结,异质结形成过程中存在的界面因素将对肖特基二极管的性能具有举足轻重的影响,例如在异质结的界面上如果有杂质、缺陷或者颗粒,得到的肖特基二极管的性能就会很差。
因此,为了得到高性能的肖特基二极管,形成没有杂质、缺陷或者颗粒的异质结是其中的关键之一,为了实现优异的杂质界面,业内往往采用回刻工艺,即采用能量较低的等离子体对半导体表面进行处理,随后淀积金属,形成可靠的、高性能的金属-半导体接触界面。该方法的好处在于工艺与CMOS完全兼容,工艺简单,效率较高。
发明内容
本发明所要解决的技术问题是提供一种高性能肖特基二极管的制造方法,能够形成更好的肖特基金-半接触结。
为解决上述技术问题,本发明提供一种高性能肖特基二极管的制造方法,包括步骤:
提供半导体基底,其上依次形成有重掺杂层和轻掺杂层;
在所述轻掺杂层上淀积绝缘层,采用光刻工艺刻蚀所述绝缘层,在所述轻掺杂层上方开出绝缘层窗口,露出所述轻掺杂层;
采用清洗溶液对露出的所述轻掺杂层进行清洗及轻微腐蚀;
在所述绝缘层和所述轻掺杂层上淀积第一金属层;
采用退火工艺将所述第一金属层与所述轻掺杂层作合金化工艺,在所述第一金属层与所述轻掺杂层之间形成合金化层;
去除所述第一金属层;
在所述合金化层上形成与之相接触的上电极;
其中,所述清洗溶液的主要成分及其质量百分比如下:
磷酸65~75%,乙酸5~15%,氟硼酸1~5%以及硝酸1~5%。
可选地,在所述合金化层上形成上电极包括步骤:
在所述绝缘层和所述合金化层上淀积第二金属层;
对所述第二金属层作图形化工艺,形成与所述合金化层相接触的上电极。
可选地,在所述合金化层上形成上电极包括步骤:
在所述绝缘层和所述合金化层上淀积第三金属层;
采用化学机械抛光法对所述第三金属层作平坦化,直至露出所述绝缘层,由所述绝缘层与所述合金化层构成的沟槽内保留的所述第三金属层形成为所述上电极。
可选地,所述轻掺杂层的掺杂浓度在竖直方向上的分布是均匀的或者渐变的。
可选地,所述轻掺杂层的掺杂浓度在竖直方向上从下往上逐渐降低。
可选地,所述轻掺杂层的顶部区域的掺杂浓度低于1E18。
可选地,所述重掺杂层的掺杂浓度在竖直方向上的分布是均匀的或者渐变的。
可选地,所述绝缘层的厚度是可调节的。
可选地,所述轻掺杂层的材料为硅。
可选地,所述合金化层包括以金属占多数的第一合金化层和以半导体占多数的第二合金化层。
可选地,所述第一合金化层和所述第二合金化层之间是渐变的。
可选地,去除所述第一金属层的工艺为湿法刻蚀法或者干法刻蚀法。
未解决上述技术问题,相应地,本发明还提供一种高性能肖特基二极管的制造方法,包括步骤:
提供半导体基底,其上依次形成有重掺杂层和轻掺杂层;
在所述轻掺杂层上淀积绝缘层,采用光刻工艺刻蚀所述绝缘层,在所述轻掺杂层上方开出绝缘层窗口,露出所述轻掺杂层;
采用清洗溶液对露出的所述轻掺杂层进行清洗及轻微腐蚀;
在所述绝缘层和所述轻掺杂层上淀积第一金属层;
采用退火工艺将所述第一金属层与所述轻掺杂层作合金化工艺,在所述第一金属层与所述轻掺杂层之间形成合金化层;
采用化学机械抛光法对所述第一金属层作平坦化,直至露出所述绝缘层,由所述绝缘层与所述合金化层构成的沟槽内保留的所述第一金属层形成上电极;
其中,所述清洗溶液的主要成分及其质量百分比如下:
磷酸65~75%,乙酸5~15%,氟硼酸1~5%以及硝酸1~5%。
可选地,所述轻掺杂层的掺杂浓度在竖直方向上的分布是均匀的或者渐变的。
可选地,所述轻掺杂层的掺杂浓度在竖直方向上从下往上逐渐降低。
可选地,所述轻掺杂层的顶部区域的掺杂浓度低于1E18。
可选地,所述重掺杂层的掺杂浓度在竖直方向上的分布是均匀的或者渐变的。
可选地,所述绝缘层的厚度是可调节的。
可选地,所述轻掺杂层的材料为硅。
可选地,所述合金化层包括以金属占多数的第一合金化层和以半导体占多数的第二合金化层。
可选地,所述第一合金化层和所述第二合金化层之间是渐变的。
与现有技术相比,本发明具有以下优点:
本发明在淀积肖特基二极管的第一金属层之前,采用特定的清洗溶液对轻掺杂层进行清洗及轻微腐蚀,消除表面残留的颗粒、玷污以及界面缺陷。在清洗溶液处理完成后再淀积金属,使金属-半导体的接触结变得更好,从而使肖特基二极管获得更加高效、稳定的性能。
此外,在本发明中采用自对准的半导体工艺,减少了光刻的步骤,大大降低了成本,有助于提升肖特基二极管在性能和价格上的竞争力。
附图说明
本发明的上述的以及其他的特征、性质和优势将通过下面结合附图和实施例的描述而变得更加明显,其中:
图1为本发明一个实施例的高性能肖特基二极管的制造方法的流程图;
图2为本发明另一个实施例的高性能肖特基二极管的制造方法的流程图;
图3至图10为本发明一个实施例的高性能肖特基二极管的制造过程的剖面结构示意图;
图11至图12为本发明另一个实施例的高性能肖特基二极管的制造过程的剖面结构示意图;
图13为本发明再一个实施例的高性能肖特基二极管的制造过程的剖面结构示意图。
具体实施方式
下面结合具体实施例和附图对本发明作进一步说明,在以下的描述中阐述了更多的细节以便于充分理解本发明,但是本发明显然能够以多种不同于此描述地其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下根据实际应用情况作类似推广、演绎,因此不应以此具体实施例的内容限制本发明的保护范围。
图1为本发明一个实施例的高性能肖特基二极管的制造方法的流程图。如图所示,该肖特基二极管的制造方法可以包括:
执行步骤S101,提供半导体基底,其上依次形成有重掺杂层和轻掺杂层;
执行步骤S102,在轻掺杂层上淀积绝缘层,采用光刻工艺刻蚀绝缘层,在轻掺杂层上方开出绝缘层窗口,露出轻掺杂层;
执行步骤S103,采用清洗溶液对露出的轻掺杂层进行清洗及轻微腐蚀,该清洗溶液的主要成分及其质量百分比为:磷酸65~75%,乙酸5~15%,氟硼酸1~5%以及硝酸1~5%;
执行步骤S104,在绝缘层和轻掺杂层上淀积第一金属层;
执行步骤S105,采用退火工艺将第一金属层与轻掺杂层作合金化工艺,在第一金属层与轻掺杂层之间形成合金化层;
执行步骤S106,去除第一金属层;
执行步骤S107,在合金化层上形成与之相接触的上电极。
图3为本发明另一个实施例的高性能肖特基二极管的制造方法的流程图。如图所示,该肖特基二极管的制造方法可以包括:
执行步骤S201,提供半导体基底,其上依次形成有重掺杂层和轻掺杂层;
执行步骤S202,在轻掺杂层上淀积绝缘层,采用光刻工艺刻蚀绝缘层,在轻掺杂层上方开出绝缘层窗口,露出轻掺杂层;
执行步骤S203,采用清洗溶液对露出的轻掺杂层进行清洗及轻微腐蚀,该清洗溶液的主要成分及其质量百分比为:磷酸65~75%,乙酸5~15%,氟硼酸1~5%以及硝酸1~5%;
执行步骤S204,在绝缘层和轻掺杂层上淀积第一金属层;
执行步骤S205,采用退火工艺将第一金属层与轻掺杂层作合金化工艺,在第一金属层与轻掺杂层之间形成合金化层;
执行步骤S206,采用化学机械抛光法对第一金属层作平坦化,直至露出绝缘层,由绝缘层与合金化层构成的沟槽内保留的第一金属层形成上电极。
高性能肖特基二极管的制造方法的第一个实施例
图3至图10为本发明一个实施例的高性能肖特基二极管的制造过程的剖面结构示意图。需要注意的是,这些附图均仅作为示例,其并非是按照等比例的条件绘制的,并且不应该以此作为对本发明实际要求的保护范围构成限制。
如图3所示,提供半导体基底1,其上依次形成有重掺杂层2和轻掺杂层3。轻掺杂层3的掺杂浓度在竖直方向上的分布可以是均匀的,也可以是渐变的(轻掺杂层3的掺杂浓度在竖直方向上从下往上逐渐降低)。但是轻掺杂层3的顶部区域必须是轻掺杂的,其掺杂浓度应低于1E18。如此,才能够与后续沉积的金属层之间形成良好的肖特基接触。同理,重掺杂层2的掺杂浓度在竖直方向上也可以根据实际的需要采用均匀的或者渐变的掺杂分布。事实上,严格意义上的完全相同的掺杂很难形成。
如图4所示,在轻掺杂层3上淀积绝缘层4,然后采用光刻工艺刻蚀绝缘层4,在轻掺杂层3上方开出绝缘层窗口5,露出底部的轻掺杂层3。其中,绝缘层窗口5用以在后续采用各种方法形成肖特基二极管,后面会提到。绝缘层4的厚度是可调节的(adjustable),且较为关键。
图4中虚线框所示的区域的放大示意图如图5所示。众所周知,包括绝缘层4淀积、开出绝缘层窗口5在内的各类半导体工艺都可能给轻掺杂层3表面形成颗粒、玷污6,在刻蚀等工艺过程中还有可能形成各类缺陷7,如图5所示(在此仅是示意图)。这些颗粒、玷污6和缺陷7都会给后续形成的金属-半导体接触结带来致命的影响,从而影响肖特基二极管的性能。为了获得高性能的肖特基二极管,金属-半导体界面很关键。
如图6所示,采用清洗溶液对露出的轻掺杂层3进行清洗及轻微腐蚀,该清洗溶液的主要成分及其质量百分比可以为:磷酸65~75%,乙酸5~15%,氟硼酸1~5%以及硝酸1~5%。其目的包括以下方面:对半导体材质表面的颗粒和玷污进行清洗,去除缺陷,改善半导体材质的表面状态。
如图6所示,在传统的工艺中,多是采用干法刻蚀方法,用等离子体去除上述的颗粒和玷污。为了实现去除缺陷的目的,还需要通过刻蚀的方法将半导体表面层刻蚀掉,露出新鲜的没有缺陷的表面。然而,此种方法在去除颗粒和玷污、消除原有缺陷层的同时,却还有可能在刻蚀的过程中引入新的缺陷。因此,获得的新鲜半导体表面的缺陷也是不可避免的。并且,如图5所示在绝缘层3和轻掺杂层4表面角落的颗粒可能很难去除,会留下一定的隐患。相对来说,采用本发明的特定的清洗溶液对半导体材质进行处理,在上述的方面就能够得到比较好的控制,并且更加能够将角落的颗粒和缺陷去除或者修复缺陷,是一种更好的方法。
如图7所示,在清洗溶液处理之后,在干净的、缺陷较少的绝缘层4和轻掺杂层3上淀积第一金属层8。这样第一金属层8与平整、干净、少缺陷的半导体材质之间的接触(特别是与轻掺杂层3之间的接触)就会较好。
如图8所示,采用退火工艺将第一金属层8与轻掺杂层3作合金化工艺,在第一金属层8与轻掺杂层3之间形成合金化层9、10。例如,对于材料为硅的轻掺杂层3,该合金化工艺具体来说就是硅化工艺。因为金属和半导体的相互扩散,形成了图示的结构。在上述的合金化过程中,在金属中扩散有半导体原子,在部分的半导体中也扩散有部分的金属。该合金化层9、10有可能会细分成以金属占多数的第一合金化层9和以半导体占多数的第二合金化层10。在此需要指出,第一合金化层9和第二合金化层10之间是渐变的,或许并没有严格差异,因此甚至可以用一层材料来表示。综上所述,上述的这些都并不是限制本发明的内容。
如图9所示,采用刻蚀法(例如湿法刻蚀法或者干法刻蚀法)工艺,去除多余部分的第一金属层8。因为合金化之后的金属就改性了,在刻蚀,特别是湿法刻蚀中表现出与原金属不同的性能,所以在刻蚀过程中,去除了第一金属层8却保留合金化之后的第一合金化层9和第二合金化层10。
如图10所示,在合金化层9、10上形成与之相接触的上电极11。具体工艺可以包括首先在绝缘层4和合金化层9、10上淀积第二金属层,然后对第二金属层作图形化工艺,形成与合金化层9、10相接触的上电极11。图中的第一合金化层9、第二合金化层10和重掺杂层2、轻掺杂层3之间形成了高性能的肖特基二极管。
高性能肖特基二极管的制造方法的第二个实施例
图11至图12为本发明另一个实施例的高性能肖特基二极管的制造过程的剖面结构示意图。需要注意的是,这些附图均仅作为示例,其并非是按照等比例的条件绘制的,并且不应该以此作为对本发明实际要求的保护范围构成限制。
需要说明的是,本实施例与前一个实施例的区别在于在合金化层上形成上电极的方式有所不同。但是为了清楚起见,突出不同实施例之间的区别关系,本实施例的制造过程还是借用前一个实施例的图1至图9,作重新描述。
如图3所示,提供半导体基底1,其上依次形成有重掺杂层2和轻掺杂层3。轻掺杂层3的掺杂浓度在竖直方向上的分布可以是均匀的,也可以是渐变的(轻掺杂层3的掺杂浓度在竖直方向上从下往上逐渐降低)。但是轻掺杂层3的顶部区域必须是轻掺杂的,其掺杂浓度应低于1E18。如此,才能够与后续沉积的金属层之间形成良好的肖特基接触。同理,重掺杂层2的掺杂浓度在竖直方向上也可以根据实际的需要采用均匀的或者渐变的掺杂分布。事实上,严格意义上的完全相同的掺杂很难形成。
如图4所示,在轻掺杂层3上淀积绝缘层4,然后采用光刻工艺刻蚀绝缘层4,在轻掺杂层3上方开出绝缘层窗口5,露出底部的轻掺杂层3。其中,绝缘层窗口5用以在后续采用各种方法形成肖特基二极管,后面会提到。绝缘层4的厚度是可调节的(adjustable),且较为关键。
图4中虚线框所示的区域的放大示意图如图5所示。众所周知,包括绝缘层4淀积、开出绝缘层窗口5在内的各类半导体工艺都可能给轻掺杂层3表面形成颗粒、玷污6,在刻蚀等工艺过程中还有可能形成各类缺陷7,如图5所示(在此仅是示意图)。这些颗粒、玷污6和缺陷7都会给后续形成的金属-半导体接触结带来致命的影响,从而影响肖特基二极管的性能。为了获得高性能的肖特基二极管,金属-半导体界面很关键。
如图6所示,采用清洗溶液对露出的轻掺杂层3进行清洗及轻微腐蚀,该清洗溶液的主要成分及其质量百分比可以为:磷酸65~75%,乙酸5~15%,氟硼酸1~5%以及硝酸1~5%。其目的包括以下方面:对半导体材质表面的颗粒和玷污进行清洗,修复缺陷,改善半导体材质的表面状态。
如图6所示,在传统的工艺中,多是采用干法刻蚀方法,用等离子体去除上述的颗粒和玷污。为了实现去除缺陷的目的,还需要通过刻蚀的方法将半导体表面层刻蚀掉,露出新鲜的没有缺陷的表面。然而,此种方法在去除颗粒和玷污、消除原有缺陷层的同时,却还有可能在刻蚀的过程中引入新的缺陷。因此,获得的新鲜半导体表面的缺陷也是不可避免的。并且,如图5所示在绝缘层3和轻掺杂层4表面角落的颗粒可能很难去除,会留下一定的隐患。相对来说,采用本发明的特定的清洗溶液对半导体材质进行处理,在上述的方面就能够得到比较好的控制,并且更加能够将角落的颗粒和缺陷去除或者修复,是一种更好的方法。
如图7所示,在清洗溶液处理之后,在干净的、缺陷较少的绝缘层4和轻掺杂层3上淀积第一金属层8。这样第一金属层8与平整、干净、少缺陷的半导体材质之间的接触(特别是与轻掺杂层3之间的接触)就会较好。
如图8所示,采用退火工艺将第一金属层8与轻掺杂层3作合金化工艺,在第一金属层8与轻掺杂层3之间形成合金化层9、10。例如,对于材料为硅的轻掺杂层3,该合金化工艺具体来说就是硅化工艺。因为金属和半导体的相互扩散,形成了图示的结构。在上述的合金化过程中,在金属中扩散有半导体原子,在部分的半导体中也扩散有部分的金属。该合金化层9、10有可能会细分成以金属占多数的第一合金化层9和以半导体占多数的第二合金化层10。在此需要指出,第一合金化层9和第二合金化层10之间是渐变的,或许并没有严格差异,因此甚至可以用一层材料来表示。综上所述,上述的这些都并不是限制本发明的内容。
如图9所示,采用刻蚀法(例如湿法刻蚀法或者干法刻蚀法)工艺,去除多余部分的第一金属层8。因为合金化之后的金属就改性了,在刻蚀,特别是湿法刻蚀中表现出与原金属不同的性能,所以在刻蚀过程中,去除了第一金属层8却保留合金化之后的第一合金化层9和第二合金化层10。
如图11所示,在绝缘层4和合金化层9、10上淀积第三金属层12。
如图12所示,采用化学机械抛光法对第三金属层12作平坦化,去除多余部分的金属材料,直至露出绝缘层4。由绝缘层4与合金化层9、10构成的沟槽内保留的第三金属层12成为内嵌的上电极13。图中的第一合金化层9、第二合金化层10和重掺杂层2、轻掺杂层3之间形成了高性能的肖特基二极管。
此自对准的方法又减少了一步光刻工艺,对应降低肖特基二极管的制造成本有利。此方法的其中一个关键在于前述淀积的绝缘层4要适当地厚,使得合金化工艺和第一金属层8去除之后残留的合金化层9、10顶部的高度低于绝缘层4,方便后续化学机械抛光的应用。最后形成的上电极13的厚度与前述的绝缘层4的厚度相关,应当不难理解。
高性能肖特基二极管的制造方法的第三个实施例
图13为本发明再一个实施例的高性能肖特基二极管的制造过程的剖面结构示意图。需要注意的是,这些附图均仅作为示例,其并非是按照等比例的条件绘制的,并且不应该以此作为对本发明实际要求的保护范围构成限制。
需要说明的是,本实施例与前两个实施例的区别也在于在合金化层上形成上电极的方式有所不同。但是为了清楚起见,突出不同实施例之间的区别关系,本实施例的制造过程还是借用第一个实施例的图1至图8,作重新描述。
如图3所示,提供半导体基底1,其上依次形成有重掺杂层2和轻掺杂层3。轻掺杂层3的掺杂浓度在竖直方向上的分布可以是均匀的,也可以是渐变的(轻掺杂层3的掺杂浓度在竖直方向上从下往上逐渐降低)。但是轻掺杂层3的顶部区域必须是轻掺杂的,其掺杂浓度应低于1E18。如此,才能够与后续沉积的金属层之间形成良好的肖特基接触。同理,重掺杂层2的掺杂浓度在竖直方向上也可以根据实际的需要采用均匀的或者渐变的掺杂分布。事实上,严格意义上的完全相同的掺杂很难形成。
如图4所示,在轻掺杂层3上淀积绝缘层4,然后采用光刻工艺刻蚀绝缘层4,在轻掺杂层3上方开出绝缘层窗口5,露出底部的轻掺杂层3。其中,绝缘层窗口5用以在后续采用各种方法形成肖特基二极管,后面会提到。绝缘层4的厚度是可调节的(adjustable),且较为关键。
图4中虚线框所示的区域的放大示意图如图5所示。众所周知,包括绝缘层4淀积、开出绝缘层窗口5在内的各类半导体工艺都可能给轻掺杂层3表面形成颗粒、玷污6,在刻蚀等工艺过程中还有可能形成各类缺陷7,如图5所示(在此仅是示意图)。这些颗粒、玷污6和缺陷7都会给后续形成的金属-半导体接触结带来致命的影响,从而影响肖特基二极管的性能。为了获得高性能的肖特基二极管,金属-半导体界面很关键。
如图6所示,采用清洗溶液对露出的轻掺杂层3进行清洗及轻微腐蚀,该清洗溶液的主要成分及其质量百分比可以为:磷酸65~75%,乙酸5~15%,氟硼酸1~5%以及硝酸1~5%。其目的包括以下方面:对半导体材质表面的颗粒和玷污进行清洗,修复缺陷,改善半导体材质的表面状态。
如图6所示,在传统的工艺中,多是采用干法刻蚀方法,用等离子体去除上述的颗粒和玷污。为了实现去除缺陷的目的,还需要通过刻蚀的方法将半导体表面层刻蚀掉,露出新鲜的没有缺陷的表面。然而,此种方法在去除颗粒和玷污、消除原有缺陷层的同时,却还有可能在刻蚀的过程中引入新的缺陷。因此,获得的新鲜半导体表面的缺陷也是不可避免的。并且,如图5所示在绝缘层3和轻掺杂层4表面角落的颗粒可能很难去除,会留下一定的隐患。相对来说,采用本发明的特定的清洗溶液对半导体材质进行处理,在上述的方面就能够得到比较好的控制,并且更加能够将角落的颗粒和缺陷去除或者修复缺陷,是一种更好的方法。
如图7所示,在清洗溶液处理之后,在干净的、缺陷较少的绝缘层4和轻掺杂层3上淀积第一金属层8。这样第一金属层8与平整、干净、少缺陷的半导体材质之间的接触(特别是与轻掺杂层3之间的接触)就会较好。
如图8所示,采用退火工艺将第一金属层8与轻掺杂层3作合金化工艺,在第一金属层8与轻掺杂层3之间形成合金化层9、10。例如,对于材料为硅的轻掺杂层3,该合金化工艺具体来说就是硅化工艺。因为金属和半导体的相互扩散,形成了图示的结构。在上述的合金化过程中,在金属中扩散有半导体原子,在部分的半导体中也扩散有部分的金属。该合金化层9、10有可能会细分成以金属占多数的第一合金化层9和以半导体占多数的第二合金化层10。在此需要指出,第一合金化层9和第二合金化层10之间是渐变的,或许并没有严格差异,因此甚至可以用一层材料来表示。综上所述,上述的这些都并不是限制本发明的内容。
如图13所示,采用化学机械抛光法对第一金属层8作平坦化,去除多余部分的第一金属层8,直至露出绝缘层4。由绝缘层4与合金化层9、10构成的沟槽内保留的第一金属层8形成上电极14。
本实施例的特点在于,采用的上电极14是在合金化工艺之后残留的没有反应的第一金属层8,同样是采用无光刻工艺的化学机械抛光,形成内嵌的上电极14。很显然,为了实现本方案,淀积的第一金属层8和绝缘层4都要适当地厚,确保在合金化工艺的时候,要有足够厚度的第一金属层8保持不变,或者是顶部的第一金属层8仅有不大的变化(依然具有较好的导电性)。在合金化工艺之后,第一金属层8顶部残留层与合金化层9、10之间的接触也会较好。
本发明在淀积肖特基二极管的第一金属层之前,采用特定的清洗溶液对轻掺杂层进行清洗及轻微腐蚀,消除除表面残留的颗粒、玷污以及界面缺陷。在清洗溶液处理完成后再淀积金属,使金属-半导体的接触结变得更好,从而使肖特基二极管获得更加高效、稳定的性能。
此外,在本发明中采用自对准的半导体工艺,减少了光刻的步骤,大大降低了成本,有助于提升肖特基二极管在性能和价格上的竞争力。
本发明虽然以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以做出可能的变动和修改。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何修改、等同变化及修饰,均落入本发明权利要求所界定的保护范围之内。

Claims (21)

1.一种高性能肖特基二极管的制造方法,包括步骤:
提供半导体基底(1),其上依次形成有重掺杂层(2)和轻掺杂层(3);
在所述轻掺杂层(3)上淀积绝缘层(4),采用光刻工艺刻蚀所述绝缘层(4),在所述轻掺杂层(3)上方开出绝缘层窗口(5),露出所述轻掺杂层(3);
采用清洗溶液对露出的所述轻掺杂层(3)进行清洗及轻微腐蚀;
在所述绝缘层(4)和所述轻掺杂层(3)上淀积第一金属层(8);
采用退火工艺将所述第一金属层(8)与所述轻掺杂层(3)作合金化工艺,在所述第一金属层(8)与所述轻掺杂层(3)之间形成合金化层(9、10);
去除所述第一金属层(8);
在所述合金化层(9、10)上形成与之相接触的上电极(11、13);
其中,所述清洗溶液的主要成分及其质量百分比如下:
磷酸65~75%,乙酸5~15%,氟硼酸1~5%以及硝酸1~5%。
2.根据权利要求1所述的制造方法,其特征在于,在所述合金化层(9、10)上形成上电极(11)包括步骤:
在所述绝缘层(4)和所述合金化层(9、10)上淀积第二金属层;
对所述第二金属层作图形化工艺,形成与所述合金化层(9、10)相接触的上电极(11)。
3.根据权利要求1所述的制造方法,其特征在于,在所述合金化层(9、10)上形成上电极(13)包括步骤:
在所述绝缘层(4)和所述合金化层(9、10)上淀积第三金属层(12);
采用化学机械抛光法对所述第三金属层(12)作平坦化,直至露出所述绝缘层(4),由所述绝缘层(4)与所述合金化层(9、10)构成的沟槽内保留的所述第三金属层(12)成为所述上电极(13)。
4.根据权利要求2或3所述的制造方法,其特征在于,所述轻掺杂层(3)的掺杂浓度在竖直方向上的分布是均匀的或者渐变的。
5.根据权利要求4所述的制造方法,其特征在于,所述轻掺杂层(3)的掺杂浓度在竖直方向上从下往上逐渐降低。
6.根据权利要求5所述的制造方法,其特征在于,所述轻掺杂层(3)的顶部区域的掺杂浓度低于1E18。
7.根据权利要求2或3所述的制造方法,其特征在于,所述重掺杂层(2)的掺杂浓度在竖直方向上的分布是均匀的或者渐变的。
8.根据权利要求2或3所述的制造方法,其特征在于,所述绝缘层(4)的厚度是可调节的。
9.根据权利要求1所述的制造方法,其特征在于,所述轻掺杂层(3)的材料为硅。
10.根据权利要求4所述的制造方法,其特征在于,所述合金化层(9、10)包括以金属占多数的第一合金化层(9)和以半导体占多数的第二合金化层(10)。
11.根据权利要求10所述的制造方法,其特征在于,所述第一合金化层(9)和所述第二合金化层(10)之间是渐变的。
12.根据权利要求1所述的制造方法,其特征在于,去除所述第一金属层(8)的工艺为湿法刻蚀法或者干法刻蚀法。
13.一种高性能肖特基二极管的制造方法,包括步骤:
提供半导体基底(1),其上依次形成有重掺杂层(2)和轻掺杂层(3);
在所述轻掺杂层(3)上淀积绝缘层(4),采用光刻工艺刻蚀所述绝缘层(4),在所述轻掺杂层(3)上方开出绝缘层窗口(5),露出所述轻掺杂层(3);
采用清洗溶液对露出的所述轻掺杂层(3)进行清洗及轻微腐蚀;
在所述绝缘层(4)和所述轻掺杂层(3)上淀积第一金属层(8);
采用退火工艺将所述第一金属层(8)与所述轻掺杂层(3)作合金化工艺,在所述第一金属层(8)与所述轻掺杂层(3)之间形成合金化层(9、10);
采用化学机械抛光法对所述第一金属层(8)作平坦化,直至露出所述绝缘层(4),由所述绝缘层(4)与所述合金化层(9、10)构成的沟槽内保留的所述第一金属层(8)形成上电极(14);
其中,所述清洗溶液的主要成分及其质量百分比如下:
磷酸65~75%,乙酸5~15%,氟硼酸1~5%以及硝酸1~5%。
14.根据权利要求13所述的制造方法,其特征在于,所述轻掺杂层(3)的掺杂浓度在竖直方向上的分布是均匀的或者渐变的。
15.根据权利要求14所述的制造方法,其特征在于,所述轻掺杂层(3)的掺杂浓度在竖直方向上从下往上逐渐降低。
16.根据权利要求15所述的制造方法,其特征在于,所述轻掺杂层(3)的顶部区域的掺杂浓度低于1E18。
17.根据权利要求13所述的制造方法,其特征在于,所述重掺杂层(2)的掺杂浓度在竖直方向上的分布是均匀的或者渐变的。
18.根据权利要求13所述的制造方法,其特征在于,所述绝缘层(4)的厚度是可调节的。
19.根据权利要求13所述的制造方法,其特征在于,所述轻掺杂层(3)的材料为硅。
20.根据权利要14所述的制造方法,其特征在于,所述合金化层(9、10)包括以金属占多数的第一合金化层(9)和以半导体占多数的第二合金化层(10)。
21.根据权利要求20所述的制造方法,其特征在于,所述第一合金化层(9)和所述第二合金化层(10)之间是渐变的。
CN201110371914.5A 2011-11-21 2011-11-21 高性能肖特基二极管的制造方法 Active CN102427041B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110371914.5A CN102427041B (zh) 2011-11-21 2011-11-21 高性能肖特基二极管的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110371914.5A CN102427041B (zh) 2011-11-21 2011-11-21 高性能肖特基二极管的制造方法

Publications (2)

Publication Number Publication Date
CN102427041A true CN102427041A (zh) 2012-04-25
CN102427041B CN102427041B (zh) 2014-03-12

Family

ID=45961006

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110371914.5A Active CN102427041B (zh) 2011-11-21 2011-11-21 高性能肖特基二极管的制造方法

Country Status (1)

Country Link
CN (1) CN102427041B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103390554A (zh) * 2012-05-11 2013-11-13 上海华虹Nec电子有限公司 改善肖特基二极管击穿电压均一性的方法
CN103474330A (zh) * 2013-09-26 2013-12-25 如皋市易达电子有限责任公司 二极管产品清洗工艺
CN103730353A (zh) * 2012-10-10 2014-04-16 上海华虹宏力半导体制造有限公司 钴肖特基二极管的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3711745A (en) * 1971-10-06 1973-01-16 Microwave Ass Inc Low barrier height gallium arsenide microwave schottky diodes using gold-germanium alloy
US4230522A (en) * 1978-12-26 1980-10-28 Rockwell International Corporation PNAF Etchant for aluminum and silicon
JP2000164528A (ja) * 1998-11-25 2000-06-16 Sanyo Electric Co Ltd ショットキ接合を有する炭化珪素半導体装置
CN101170086A (zh) * 2006-10-23 2008-04-30 三星电子株式会社 制备薄膜晶体管基底的方法
CN101814509A (zh) * 2010-04-15 2010-08-25 复旦大学 一种半导体器件结构及其制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3711745A (en) * 1971-10-06 1973-01-16 Microwave Ass Inc Low barrier height gallium arsenide microwave schottky diodes using gold-germanium alloy
US4230522A (en) * 1978-12-26 1980-10-28 Rockwell International Corporation PNAF Etchant for aluminum and silicon
JP2000164528A (ja) * 1998-11-25 2000-06-16 Sanyo Electric Co Ltd ショットキ接合を有する炭化珪素半導体装置
CN101170086A (zh) * 2006-10-23 2008-04-30 三星电子株式会社 制备薄膜晶体管基底的方法
CN101814509A (zh) * 2010-04-15 2010-08-25 复旦大学 一种半导体器件结构及其制备方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103390554A (zh) * 2012-05-11 2013-11-13 上海华虹Nec电子有限公司 改善肖特基二极管击穿电压均一性的方法
CN103730353A (zh) * 2012-10-10 2014-04-16 上海华虹宏力半导体制造有限公司 钴肖特基二极管的制备方法
CN103730353B (zh) * 2012-10-10 2016-11-02 上海华虹宏力半导体制造有限公司 钴肖特基二极管的制备方法
CN103474330A (zh) * 2013-09-26 2013-12-25 如皋市易达电子有限责任公司 二极管产品清洗工艺

Also Published As

Publication number Publication date
CN102427041B (zh) 2014-03-12

Similar Documents

Publication Publication Date Title
CN102148137B (zh) Mim电容器及其形成工艺
CN104658886A (zh) 晶圆清洗的机制
CN102427041B (zh) 高性能肖特基二极管的制造方法
CN102773231A (zh) 清洗晶圆的方法
CN101740379A (zh) 消除半导体器件表面缺陷的方法及半导体器件
US8088668B2 (en) Method for manufacturing capacitor lower electrodes of semiconductor memory
CN104966697A (zh) Tft基板结构及其制作方法
US20070065959A1 (en) Method for manufacturing light-emitting diode
CN113380947A (zh) 一种半导体集成电路器件及其制造方法
CN109148262B (zh) 一种太阳能多晶黑硅片的清洗方法
CN102881693A (zh) 存储器件及其制作方法
CN102543843A (zh) 互连结构的制造方法
CN109192724B (zh) 半导体器件及其制造方法
US6881590B2 (en) Re-performable spin-on process
TWI653671B (zh) 電阻式記憶體及其製造方法與化學機械研磨製程
CN102956562B (zh) 存储器件的形成方法
CN109728158B (zh) 电阻式存储器及其制造方法与化学机械研磨制程
CN105304746A (zh) 一种异质结太阳能电池及其制备方法
CN106558580A (zh) 具有静电释放保护结构的半导体器件
CN102569022A (zh) 一种钨化学机械抛光后的清洗方法
CN102956450B (zh) 一种制作半导体器件的方法
CN103151256B (zh) 去除栅极边墙下残留多晶硅的干法刻蚀方法
CN1674215A (zh) 制作阻挡层的方法
US20040115946A1 (en) Use of a sulfuric acid clean to remove titanium fluoride nodules
CN105679661A (zh) 一种减小氧化铪栅介质漏电流的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant