CN103730353B - 钴肖特基二极管的制备方法 - Google Patents
钴肖特基二极管的制备方法 Download PDFInfo
- Publication number
- CN103730353B CN103730353B CN201210382740.7A CN201210382740A CN103730353B CN 103730353 B CN103730353 B CN 103730353B CN 201210382740 A CN201210382740 A CN 201210382740A CN 103730353 B CN103730353 B CN 103730353B
- Authority
- CN
- China
- Prior art keywords
- cobalt
- schottky diode
- silicon
- deep
- well
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910017052 cobalt Inorganic materials 0.000 title claims abstract description 85
- 239000010941 cobalt Substances 0.000 title claims abstract description 85
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 title claims abstract description 85
- 238000002360 preparation method Methods 0.000 title claims abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 52
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 52
- 239000010703 silicon Substances 0.000 claims abstract description 52
- 238000000034 method Methods 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000005516 engineering process Methods 0.000 claims abstract description 20
- 238000004544 sputter deposition Methods 0.000 claims abstract description 17
- 230000001590 oxidative effect Effects 0.000 claims abstract description 15
- 239000002184 metal Substances 0.000 claims abstract description 14
- 229910052751 metal Inorganic materials 0.000 claims abstract description 14
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 13
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 13
- 238000001039 wet etching Methods 0.000 claims abstract description 11
- 238000000137 annealing Methods 0.000 claims abstract description 5
- 238000002955 isolation Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract 1
- 239000010931 gold Substances 0.000 abstract 1
- 229910052737 gold Inorganic materials 0.000 abstract 1
- 230000015556 catabolic process Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种钴肖特基二极管的制备方法，包括步骤：在硅衬底中形成深N阱；采用湿法刻蚀工艺去除硅衬底表面的自然氧化层；采用溅射工艺硅衬底表面溅射金属钴；采用光刻刻蚀工艺将钴肖特基二极管的阳极区域外的金属钴去除；进行退火工艺形成钴硅化物并使钴硅化物和深N阱之间形成金半接触。本发明能降低钴肖特基二极管的漏电、改善钴肖特基二极管的BV特性。
Description
技术领域
本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种钴(CO)肖特基二极管的制备方法。
背景技术
如图1所示，是现有方法形成的钴肖特基二极管的结构示意图；现有钴肖特基二极管的制备方法包括如下步骤：
步骤一、在P型硅衬底101中形成深N阱102。在所述硅衬底101中形成浅沟槽隔离103，浅沟槽隔离103定义出钴肖特基二极管的阳极区域和阴极区域。在阴极区域的深N阱102中形成N阱104，在N阱104中形成N+区105，该N+区105用于和钴肖特基二极管的阴极金属形成欧姆接触。
步骤二、将硅衬底101放入溅射设备中，采用溅射设备产生射频等离子体(RFplasma)对硅衬底101的表面的自然氧化层进行刻蚀，用于去除硅衬底101的表面的自然氧化层。自然氧化层去除之后接着在溅射设备中采用溅射工艺在所述硅衬底101表面溅射金属钴。
步骤三、采用光刻刻蚀工艺将钴肖特基二极管的阳极区域外的金属钴去除，所述钴肖特基二极管的阳极区域内的金属钴保留。
步骤四、进行退火工艺，使钴肖特基二极管的阳极区域内的金属钴和深N阱102中的硅进行反应形成钴硅化物106，钴硅化物106和深N阱102之间形成金属半导体接触即形成肖特基势垒结。
现有方法在溅射金属钴之前包括了采用射频等离子体去除硅衬底的表面的自然氧化层的步骤，以避免氧化层直接与金属接触。然而在去掉自然氧化层的同时也对硅衬底表面有很大的损伤，不仅造成一些缺陷，而且表面也不平整，会影响硅和金属钴形成的势垒，从而导致肖特基二极管的漏电大。如图2所示，是现有方法形成的钴肖特基二极管的击穿电压的统计图；其中横坐标代表硅片位于同一硅片盒中的序号，同一硅片上能够形成多个肖特基二极管，纵坐标代表形成于不同序号的硅片上的肖特基二极管的击穿电压(BV)。从图2可以看出，开始作业的几枚硅片BV由于漏电大，整枚硅片上所有肖特基二极管的BV都失效，其中BV小于44V的规格线的肖特基二极管即为失效器件；后面作业的硅片相对要好，但是硅片内的不同肖特基二极管的BV的均匀性很差，BV从10V到60V分布，仍然有一大部分肖特基二极管失效。
发明内容
本发明所要解决的技术问题是提供一种钴肖特基二极管的制备方法，能降低钴肖特基二极管的漏电、改善钴肖特基二极管的BV特性。
为解决上述技术问题，本发明提供的钴肖特基二极管的制备方法包括如下步骤：
步骤一、在硅衬底中形成深N阱。
步骤二、采用湿法刻蚀工艺去除所述硅衬底表面的自然氧化层从而使所述深N阱表面露出。
步骤三、在湿法刻蚀工艺之后以及保证所述硅衬底表面未形成新的自然氧化层之前，采用溅射工艺在所述硅衬底表面溅射金属钴。
步骤四、采用光刻刻蚀工艺将钴肖特基二极管的阳极区域外的所述金属钴去除，所述钴肖特基二极管的阳极区域内的所述金属钴保留。
步骤五、进行退火工艺，使所述钴肖特基二极管的阳极区域内的所述金属钴和所述深N阱中的硅进行反应形成钴硅化物，所述钴硅化物和所述深N阱之间形成金属半导体接触。
进一步的改进是，步骤三中在湿法刻蚀工艺之后的4小时以内进行所述溅射工艺。
进一步的改进是，步骤一中形成所述深N阱之后包括在所述硅衬底中形成浅沟槽隔离结构，在所述钴肖特基二极管的阴极区域的所述深N阱中形成N阱以及在该N阱中形成N+区的步骤，该N+区用于和所述钴肖特基二极管的阴极金属形成欧姆接触。
进一步的改进是，步骤五中所述钴硅化物的顶部引出所述钴肖特基二极管的阳极。
相对于现有技术，本发明取消了在钴溅射之前用射频等离子体去除硅衬底表面的自然氧化层步骤，而是采用湿法刻蚀工艺去除硅衬底表面的自然氧化层，能消除去除自然氧化层时对硅衬底表面造成的损伤以及能使硅衬底表面平整，从而能降低钴肖特基二极管的漏电并改善钴肖特基二极管的BV特性，能使同一硅片盒中的各位置序号处的硅片即硅衬底上的钴肖特基二极管的BV得到提高、以及能提高同一硅片上各位置处的钴肖特基二极管的BV的均匀性。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明:
图1是现有方法形成的钴肖特基二极管的结构示意图；
图2是现有方法形成的钴肖特基二极管的击穿电压的统计图；
图3是本发明实施例方法的流程图；
图4A-图4B是本发明实施例方法中的器件结构图；
图5是本发明实施例方法形成的钴肖特基二极管的击穿电压的统计图。
具体实施方式
如图3所示，是本发明实施例方法的流程图；如图4A至图4B所示，是本发明实施例方法中的器件结构图。本发明实施例钴肖特基二极管的制备方法包括如下步骤：
步骤一、如图4A所示，在P型硅衬底1中形成深N阱2。在所述硅衬底1中形成浅沟槽隔离3，浅沟槽隔离3定义出钴肖特基二极管的阳极区域和阴极区域。在阴极区域的深N阱2中形成N阱4，在N阱4中形成N+区5，该N+区5用于和钴肖特基二极管的阴极金属形成欧姆接触。
步骤二、如图4A所示，采用湿法刻蚀工艺去除所述硅衬底1表面的自然氧化层从而使所述深N阱2表面露出。
步骤三、如图4B所示，在湿法刻蚀工艺之后以及保证所述硅衬底1表面未形成新的自然氧化层之前，采用溅射工艺在所述硅衬底1表面溅射金属钴。从湿法刻蚀工艺到溅射工艺之间的间隔时间过长时会在所述硅衬底1表面重新形成自然氧化层，该时间间隔一般控制在4小时以内
步骤四、如图4B所示，采用光刻刻蚀工艺将钴肖特基二极管的阳极区域外的所述金属钴去除，所述钴肖特基二极管的阳极区域内的所述金属钴保留。
步骤五、如图4B所示，进行退火工艺，使所述钴肖特基二极管的阳极区域内的所述金属钴和所述深N阱2中的硅进行反应形成钴硅化物6，所述钴硅化物6和所述深N阱2之间形成金属半导体接触。
最后在所述钴硅化物的顶部引出所述钴肖特基二极管的阳极，在所述N+区5顶部引出所述钴肖特基二极管的阴极。
如图5所示，是本发明实施例方法形成的钴肖特基二极管的击穿电压的统计图，可以看出，同一硅片盒中的各位置序号处的硅片即硅衬底上的钴肖特基二极管的BV大多在58V左右，且都大于44V的规格；同一硅片上各位置处的钴肖特基二极管的BV的均匀性较好。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (3)
1.一种钴肖特基二极管的制备方法，其特征在于，包括如下步骤：
步骤一、在硅衬底中形成深N阱；
之后在所述硅衬底中形成浅沟槽隔离结构，在钴肖特基二极管的阴极区域的所述深N阱中形成N阱以及在该N阱中形成N+区，该N+区用于和所述钴肖特基二极管的阴极金属形成欧姆接触；
步骤二、采用湿法刻蚀工艺去除所述硅衬底表面的自然氧化层从而使所述深N阱表面露出；
步骤三、在湿法刻蚀工艺之后以及保证所述硅衬底表面未形成新的自然氧化层之前，采用溅射工艺在所述硅衬底表面溅射金属钴；
步骤四、采用光刻刻蚀工艺将钴肖特基二极管的阳极区域外的所述金属钴去除，所述钴肖特基二极管的阳极区域内的所述金属钴保留；
步骤五、进行退火工艺，使所述钴肖特基二极管的阳极区域内的所述金属钴和所述深N阱中的硅进行反应形成钴硅化物，所述钴硅化物和所述深N阱之间形成金属半导体接触。
2.如权利要求1所述的方法，其特征在于：步骤三中在湿法刻蚀工艺之后的4小时以内进行所述溅射工艺。
3.如权利要求1所述的方法，其特征在于：步骤五中所述钴硅化物的顶部引出所述钴肖特基二极管的阳极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210382740.7A CN103730353B (zh) | 2012-10-10 | 2012-10-10 | 钴肖特基二极管的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210382740.7A CN103730353B (zh) | 2012-10-10 | 2012-10-10 | 钴肖特基二极管的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103730353A CN103730353A (zh) | 2014-04-16 |
| CN103730353B true CN103730353B (zh) | 2016-11-02 |
Family
ID=50454375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210382740.7A Active CN103730353B (zh) | 2012-10-10 | 2012-10-10 | 钴肖特基二极管的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103730353B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10157980B1 (en) * | 2017-10-25 | 2018-12-18 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device having diode devices with different barrier heights and manufacturing method thereof |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1855551A (zh) * | 2005-04-28 | 2006-11-01 | 恩益禧电子股份有限公司 | 半导体器件及其制造方法 |
| CN101286450A (zh) * | 2007-04-12 | 2008-10-15 | 上海宏力半导体制造有限公司 | 萧特基二极管的制造方法 |
| CN102427041A (zh) * | 2011-11-21 | 2012-04-25 | 上海先进半导体制造股份有限公司 | 高性能肖特基二极管的制造方法 |
-
2012
- 2012-10-10 CN CN201210382740.7A patent/CN103730353B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1855551A (zh) * | 2005-04-28 | 2006-11-01 | 恩益禧电子股份有限公司 | 半导体器件及其制造方法 |
| CN101286450A (zh) * | 2007-04-12 | 2008-10-15 | 上海宏力半导体制造有限公司 | 萧特基二极管的制造方法 |
| CN102427041A (zh) * | 2011-11-21 | 2012-04-25 | 上海先进半导体制造股份有限公司 | 高性能肖特基二极管的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103730353A (zh) | 2014-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107331616B (zh) | 一种沟槽结势垒肖特基二极管及其制作方法 | |
| CN105977154B (zh) | 一种基于扩散工艺具有双缓冲层快恢复二极管芯片制造方法 | |
| CN105322008B (zh) | 半导体器件及其制造方法 | |
| CN106298512B (zh) | 一种快恢复二极管及其制备方法 | |
| US9608056B2 (en) | Schottky-barrier device and related semiconductor product | |
| US9443926B2 (en) | Field-stop reverse conducting insulated gate bipolar transistor and manufacturing method therefor | |
| CN104465404B (zh) | 射频ldmos器件的制造方法 | |
| CN103632949B (zh) | 沟槽型双层栅mos的多晶硅间的热氧介质层的形成方法 | |
| CN104733301B (zh) | 用于制造具有斜切边缘终止的半导体器件的方法 | |
| CN103972069A (zh) | AlGaN-GaN异质结欧姆接触制作方法 | |
| CN105405759A (zh) | 由氢注入工艺控制恢复特性的快恢复二极管的制备方法 | |
| US10062746B2 (en) | Semiconductor rectifier and manufacturing method thereof | |
| EP3016144B1 (en) | Manufacturing method of a field-stop reverse conducting insulated gate bipolar transistor | |
| CN104966720A (zh) | Tft基板结构及其制作方法 | |
| CN101771088A (zh) | Pn结和肖特基结混合式二极管及其制备方法 | |
| CN104282766A (zh) | 一种新型碳化硅mosfet及其制造方法 | |
| CN103730353B (zh) | 钴肖特基二极管的制备方法 | |
| TWI425575B (zh) | 低閘容金氧半ｐ－ｎ接面二極體結構及其製作方法 | |
| CN105552122A (zh) | 一种带有深阱终端环结构的平面可控硅芯片及其制造方法 | |
| CN107230625A (zh) | 氮化镓晶体管及其制造方法 | |
| US9960158B2 (en) | Semiconductor device | |
| CN104347374A (zh) | 半导体器件制造方法 | |
| CN108172507A (zh) | Mps-frd器件的加工方法 | |
| CN105280493A (zh) | 一种沟槽igbt器件的制造方法 | |
| CN110911484B (zh) | 湿法腐蚀辅助掺杂制备的增强型GaN HEMT器件及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |