CN105552122A - 一种带有深阱终端环结构的平面可控硅芯片及其制造方法 - Google Patents
一种带有深阱终端环结构的平面可控硅芯片及其制造方法 Download PDFInfo
- Publication number
- CN105552122A CN105552122A CN201610142560.XA CN201610142560A CN105552122A CN 105552122 A CN105552122 A CN 105552122A CN 201610142560 A CN201610142560 A CN 201610142560A CN 105552122 A CN105552122 A CN 105552122A
- Authority
- CN
- China
- Prior art keywords
- deep trap
- type
- end ring
- window
- trap end
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005516 deep trap Effects 0.000 title claims abstract description 74
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 33
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 33
- 239000010703 silicon Substances 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 229910052751 metal Inorganic materials 0.000 claims abstract description 23
- 239000002184 metal Substances 0.000 claims abstract description 23
- 238000009792 diffusion process Methods 0.000 claims abstract description 16
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 14
- 239000013078 crystal Substances 0.000 claims abstract description 13
- 238000002161 passivation Methods 0.000 claims abstract description 9
- 238000001259 photo etching Methods 0.000 claims description 15
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 14
- 229910052796 boron Inorganic materials 0.000 claims description 14
- 239000004411 aluminium Substances 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 10
- 238000001704 evaporation Methods 0.000 claims description 9
- 230000008020 evaporation Effects 0.000 claims description 9
- 238000005468 ion implantation Methods 0.000 claims description 9
- 238000001459 lithography Methods 0.000 claims description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 8
- 229910052760 oxygen Inorganic materials 0.000 claims description 8
- 239000001301 oxygen Substances 0.000 claims description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- 239000011574 phosphorus Substances 0.000 claims description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 5
- 238000004140 cleaning Methods 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 238000002955 isolation Methods 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 230000009977 dual effect Effects 0.000 claims description 3
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000004332 silver Substances 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 2
- 238000010422 painting Methods 0.000 claims description 2
- 230000005684 electric field Effects 0.000 abstract description 3
- 230000001681 protective effect Effects 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 235000012239 silicon dioxide Nutrition 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 5
- 229910052757 nitrogen Inorganic materials 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 238000012360 testing method Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 description 2
- 238000005275 alloying Methods 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910001651 emery Inorganic materials 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000001727 in vivo Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66363—Thyristors
Abstract
本发明公开了一种带有深阱终端环结构的平面可控硅芯片，它包括N-﹣型硅单晶片、背面P型阳极区、正面P型短基区、N-+型阴极区、正面的门极金属电极、正面的阴极金属电极、背面的阳极金属电极、对通隔离环和深阱终端环，深阱终端环内填充有钝化保护膜，深阱终端环与正面P型短基区相连并环绕在正面P型短基区的四周，深阱终端环的深度大于正面P型短基区的深度。本发明还公开了一种带有深阱终端环结构的平面可控硅芯片的制造方法。采用深阱终端环结构，反向偏置时，耗尽层向深阱终端环的内部扩展多，能够减小芯片尺寸，深阱终端环是由铝扩散形成，具有更高的临界电场强度，可以实现更高的耐压，减小芯片终端尺寸，节约硅片面积，提高硅片利用率。
Description
技术领域
本发明涉及一种用于平面可控硅芯片制造的深阱终端环结构，尤其涉及一种带有深阱终端环结构的平面可控硅芯片。
本发明还涉及一种带有深阱终端环结构的平面可控硅芯片的制造方法。
背景技术
平面终端技术广泛应用于功率半导体器件芯片，目前的平面终端技术多为保护环结构。采用保护环结构的平面可控硅芯片，如图1所示，N-﹣型硅单晶片101’、背面P型阳极区102’、正面P型短基区103’、N-+型阴极区104’、对通隔离环105’、保护环106’、正面的门极金属电极107’、正面的阴极金属电极108’、背面的阳极金属电极109’、钝化保护膜110’，保护环106’环设于正面P型短基区103’四周，保护环106’与正面P型短基区103’间隔一定的距离，保护环106’的深度等于正面P型短基区103’的深度。反向偏置时，耗尽层沿横向水平方向扩展，保护环承担部分耐压；电压越高，所需保护环数量越多，芯片终端尺寸也就越大，芯片尺寸也就越大。具体工艺步骤：1、光刻P型基区窗口和保护环窗口；2、离子注入硼；3、推结扩散。优点是：工艺步骤少。缺点是：采用保护环结构，需更大的芯片终端尺寸，浪费硅片面积。因此，需要新的技术方案来解决上述问题。
发明内容
本发明需要解决的技术问题是提供一种带有深阱终端环结构的平面可控硅芯片。
本发明还需要解决的技术问题是提供一种带有深阱终端环结构的平面可控硅芯片的制造方法。
为解决上述技术问题，本发明的一种带有深阱终端环结构的平面可控硅芯片，它包括N-﹣型硅单晶片、背面P型阳极区、正面P型短基区、N-+型阴极区、正面的门极金属电极、正面的阴极金属电极、背面的阳极金属电极、对通隔离环和深阱终端环，所述深阱终端环内填充有钝化保护膜，其特征在于：所述深阱终端环与正面P型短基区相连并环绕在正面P型短基区的四周，所述深阱终端环的深度大于正面P型短基区的深度。
其中，所述深阱终端环的深度为50-70um，深阱终端环的宽度为90-150um。
进一步的，所述深阱终端环内的杂质浓度低于正面P型短基区内的杂质浓度。
制造上述一种带有深阱终端环结构的平面可控硅芯片的方法，先光刻背面P型阳极区窗口和正面P型短基区窗口，再在背面P型阳极区窗口和正面P型短基区窗口内离子注入硼，再光刻深阱终端环窗口，再在深阱终端环窗口内，进行离子注入铝，然后同时进行高温推结扩散，同时实现背面P型阳极区、正面P型短基区和深阱终端环。
它包括以下具体步骤：
a、硅单晶片进行化学抛光、RCA清洗，将硅单晶片置于1150±50℃下的氧气氛下氧化，氧化时间为5-10小时，生长的氧化膜厚度为1.0～1.8um；
b、双面光刻出对通隔离窗口；
c、双面涂硼源予扩散，予扩温度1080±10℃，扩散时间1.8±0.2h，形成P型沉积层，再推结，温度1275±5℃，时间140±10h，形成P型对通隔离环；
d、光刻出正面P型短基区窗口和背面P型阳极区窗口；
e、双面注入硼，在窗口内形成硼的注入层；
f、光刻出正面深阱终端环窗口；
g、正面注入铝，在正面深阱终端环窗口内形成铝的注入层；
h、推结扩散，温度1275±5℃，时间25-35h，同时形成正面P型短基区、背面P型阳极区、深阱终端环；
i、光刻出N+型阴极区窗口；
j、磷予扩，温度950～1080℃，时间1.5±0.2h，形成N+沉积层；磷再扩，温度1205±10℃，时间4.0±0.6h，形成N-+型阴极区；
k、钝化保护，LPCVD系统沉积氮化硅保护膜；
l、光刻出引线窗口；
m、双面金属膜蒸镀，正面蒸镀一层高纯铝膜；背面蒸镀钛、镍、银的多层金属电极；
n、正面光刻出金属电极，通过真空合金形成最终产品。
本发明的有益效果：采用深阱终端环结构替代保护环结构，可以有效减少终端尺寸，可以用更小的芯片面积实现相同的参数性能，提高硅单晶片的利用率。
附图说明
下面结合附图对本发明作进一步详细说明。
图1为背景技术中提到的具有保护环结构的平面可控硅芯片的结构示意图。
图2为本发明具有深阱终端环结构的平面可控硅芯片的结构示意图。
其中，101、N-﹣型硅单晶片，102、背面P型阳极区，103、正面P型短基区，104、N-+型阴极区，105、对通隔离环，106、深阱终端环，107、正面的门极金属电极，108、正面的阴极金属电极，109、背面的阳极金属电极，110、钝化保护膜。
具体实施方式
为了加深对本发明的理解，下面对本发明作进一步详述，该实施例仅用于解释本发明，并不构成对本发明的保护范围的限定。
如图2所示，本发明的一种带有深阱终端环结构的平面可控硅芯片，它包括N-﹣型硅单晶片101、背面P型阳极区102、正面P型短基区103、N-+型阴极区104、正面的门极金属电极107、正面的阴极金属电极108、背面的阳极金属电极109、对通隔离环105和深阱终端环106，深阱终端环106内填充有钝化保护膜110，深阱终端环106与正面P型短基区103相连并环绕在正面P型短基区103的四周，深阱终端环106的深度大于正面P型短基区103的深度。
其中，深阱终端环106的深度为50-70um，深阱终端环106的宽度为90-150um。采用深阱终端环结构，反向偏置时，耗尽层向深阱终端环的内部扩展多，能够减小芯片尺寸。
深阱终端环106内的杂质浓度低于正面P型短基区103内的杂质浓度。使PN结耗尽层向芯片内部扩展，让击穿发生在体内而不是PN的终端。
本发明的一种带有深阱终端环结构的平面可控硅芯片的制造方法，先光刻背面P型阳极区窗口和正面P型短基区窗口，再在背面P型阳极区窗口和正面P型短基区窗口内离子注入硼，光刻深阱终端环窗口，再在深阱终端环窗口内，进行离子注入铝，然后同时进行高温推结扩散，同时实现背面P型阳极区、正面P型短基区、深阱终端环。深阱终端环是由铝扩散形成，具有更高的临界电场强度，可以实现更高的耐压。
下面是本发明平面可控硅芯片的制造方法的详细步骤：
1、生长氧化膜：对硅单晶片进行化学抛光，进行RCA清洗、甩干，将硅单晶片置于1150±50℃下的氧气氛下氧化，氧化时间为5-10小时，要求生长的氧化膜厚度为1.0～1.8um；
2、双面光刻对通隔离窗口:利用匀胶机将光刻胶涂敷在硅片的正、反两面，经100±5℃/25±5min前烘，利用双面光刻机、掩膜版进行曝光，显影，坚膜，利用氢氟酸缓冲腐蚀液腐蚀去掉窗口的二氧化硅膜，去残胶，洗净，甩干；
3、对通隔离扩散:（1）对硅片进行RCA清洗、甩干，（2）在硅片的正、反两面涂硼源，（3）硼予沉积，在1080±10℃、氮气和氧气气氛下，扩散1.8±0.2h，形成P型沉积层，要求R□=5±0.5Ω/□；（4）推结，在1275±5℃，氮气和氧气气氛下，扩散140±10h，形成P型对通隔离环；
4、光刻正面P型短基区窗口和背面P型阳极区窗口:利用匀胶机将光刻胶涂敷在硅片的正、反两面，经100±5℃/25±5min的前烘，利用双面光刻机、掩膜版进行曝光，显影，坚膜，利用氢氟酸缓冲腐蚀液腐蚀去掉窗口的二氧化硅膜，去残胶，洗净，甩干；
5、双面注入硼:注入剂量为1E14/cm2至1E15/cm2，注入能量为60KeV至80KeV，在窗口内形成硼的注入层；
6、光刻正面深阱终端环窗口:利用匀胶机将光刻胶涂敷在硅片的正、反两面，经100±5℃/25±5min的前烘，利用双面光刻机、掩膜版进行曝光，显影，坚膜，利用氢氟酸缓冲腐蚀液腐蚀去掉窗口的二氧化硅膜，去残胶，洗净，甩干；
7、正面注入铝:注入剂量为5E14/cm2至8E14/cm2，注入能量为60Kev至120Kev，注入角度为0°至7°，在正面深阱终端环窗口内形成铝的注入层；
8、推结扩散:在1275±5℃下，氮气和氧气气氛下，扩散25-35h，同时形成正面P型短基区、背面P型阳极区、深阱终端环；
9、光刻N+型阴极区窗口：利用匀胶机将光刻胶涂敷在硅片的正、反两面，经100±5℃/25±5min的前烘，利用光刻机、掩膜版进行曝光，显影，坚膜，利用氢氟酸缓冲腐蚀液腐蚀去掉窗口的二氧化硅膜，去残胶，洗净，甩干；
10、磷予扩：对硅片进行RCA清洗，用去离子水冲洗15次、甩干；在950～1080℃下，通入携带三氯氧磷的氮气和氧气，扩散1.5±0.2h，形成N+沉积层，要求R□=0.9～4.0Ω/□；
11、磷再扩：在1205±10℃，氮气和氧气气氛下，扩散4.0±0.6h，形成N-+型阴极区；
12、钝化保护：LPCVD系统沉积氮化硅保护膜；
13、光刻引线窗口：利用匀胶机将光刻胶涂敷在硅片正面，经100±5℃/25±5min的前烘，利用光刻机、掩膜版进行曝光，显影，坚膜，利用干刻机刻蚀正面窗口内、背面的氮化硅膜，利用氢氟酸缓冲腐蚀液腐蚀掉正面窗口的二氧化硅膜，同时将背面的二氧化硅膜腐蚀干净，去残胶，洗净，甩干；
14、双面金属膜蒸镀：利用高真空电子束蒸发台在硅片的正面蒸镀一层5-8um厚的高纯铝膜；利用高真空电子束蒸发台在硅片的背面蒸镀钛（0.1um厚）—镍（0.5um厚）—银（1.2um厚）的多层金属电极；
15、正面反刻：利用匀胶机将光刻胶涂敷在硅片的正面，经100±5℃/25±5min的前烘，利用光刻机、掩膜版进行曝光，显影，坚膜，利用磷酸腐蚀液腐蚀去掉窗口的铝，去残胶，洗净，甩干；
16、真空合金：真空合金炉内，合金条件510±5℃/25±5min，形成欧姆接触；
17、芯片测试：按产品测试标准进行测试；
18、砂轮划片：利用砂轮划片机根据芯片尺寸进行切割；
19、检验、包装。
由上述工艺制成的平面可控硅芯片，具有深阱终端环结构，其与现有技术中的保护环结构相比，其工艺部分在离子注入硼步骤和推结扩散步骤之间增加了光刻深阱终端环窗口步骤和离子注入铝步骤，虽然工艺步骤增多了，但是能形成深阱终端环结构，深阱终端环是由铝扩散形成，具有更高的临界电场强度，可以实现更高的耐压，减小芯片终端尺寸，节约硅片面积，提高硅片利用率。
Claims (5)
1.一种带有深阱终端环结构的平面可控硅芯片，它包括N-﹣型硅单晶片、背面P型阳极区、正面P型短基区、N-+型阴极区、正面的门极金属电极、正面的阴极金属电极、背面的阳极金属电极、对通隔离环和深阱终端环，所述深阱终端环内填充有钝化保护膜，其特征在于：所述深阱终端环与正面P型短基区相连并环绕在正面P型短基区的四周，所述深阱终端环的深度大于正面P型短基区的深度。
2.根据权利要求1所述的一种带有深阱终端环结构的平面可控硅芯片，其特征在于：所述深阱终端环的深度为50-70um，深阱终端环的宽度为90-150um。
3.根据权利要求1所述的一种带有深阱终端环结构的平面可控硅芯片，其特征在于：所述深阱终端环内的杂质浓度低于正面P型短基区内的杂质浓度。
4.制造如权利要求1所述的一种带有深阱终端环结构的平面可控硅芯片的方法，其特征在于：先光刻背面P型阳极区窗口和正面P型短基区窗口，再在背面P型阳极区窗口和正面P型短基区窗口内离子注入硼，再光刻深阱终端环窗口，再在深阱终端环窗口内进行离子注入铝，然后同时进行高温推结扩散，同时实现背面P型阳极区、正面P型短基区和深阱终端环。
5.根据权利要求4所述的一种带有深阱终端环结构的平面可控硅芯片的制造方法，其特征在于，它包括以下步骤：
a、硅单晶片进行化学抛光、RCA清洗，将硅单晶片置于1150±50℃下的氧气氛下氧化，氧化时间为5-10小时，生长的氧化膜厚度为1.0～1.8um；
b、双面光刻出对通隔离窗口；
c、双面涂硼源予扩散，予扩温度1080±10℃，扩散时间1.8±0.2h，形成P型沉积层，再推结，温度1275±5℃，时间140±10h，形成P型对通隔离环；
d、光刻出正面P型短基区窗口和背面P型阳极区窗口；
e、双面注入硼，在窗口内形成硼的注入层；
f、光刻出正面深阱终端环窗口；
g、正面注入铝，在正面深阱终端环窗口内形成铝的注入层；
h、推结扩散，温度1275±5℃，时间25-35h，同时形成正面P型短基区、背面P型阳极区、深阱终端环；
i、光刻出N+型阴极区窗口；
j、磷予扩，温度950～1080℃，时间1.5±0.2h，形成N+沉积层；磷再扩，温度1205±10℃，时间4.0±0.6h，形成N-+型阴极区；
k、钝化保护，LPCVD系统沉积氮化硅保护膜；
l、光刻出引线窗口；
m、双面金属膜蒸镀，正面蒸镀一层高纯铝膜；背面蒸镀钛、镍、银的多层金属电极；
n、正面光刻出金属电极，通过真空合金形成最终产品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610142560.XA CN105552122A (zh) | 2016-03-14 | 2016-03-14 | 一种带有深阱终端环结构的平面可控硅芯片及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610142560.XA CN105552122A (zh) | 2016-03-14 | 2016-03-14 | 一种带有深阱终端环结构的平面可控硅芯片及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105552122A true CN105552122A (zh) | 2016-05-04 |
Family
ID=55831203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610142560.XA Pending CN105552122A (zh) | 2016-03-14 | 2016-03-14 | 一种带有深阱终端环结构的平面可控硅芯片及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105552122A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110098254A (zh) * | 2019-04-30 | 2019-08-06 | 江苏捷捷微电子股份有限公司 | 利用对称性双向划片的单台面高压可控硅芯片和制造方法 |
| CN110828548A (zh) * | 2019-10-25 | 2020-02-21 | 深圳市德芯半导体技术有限公司 | 一种可控硅器件及其制备方法 |
| CN111816553A (zh) * | 2020-05-29 | 2020-10-23 | 济宁东方芯电子科技有限公司 | 一种穿通结构可控硅芯片的生产方法 |
| CN117174760A (zh) * | 2023-11-02 | 2023-12-05 | 江西信芯半导体有限公司 | 一种场环结构的tvs芯片及其制作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100298573B1 (ko) * | 1998-03-30 | 2001-10-27 | 김충환 | 플레이너형트라이악소자 |
| US6507050B1 (en) * | 1999-08-21 | 2003-01-14 | Koninklijke Philips Electronics N.V. | Thyristors having a novel arrangement of concentric perimeter zones |
| US20040119087A1 (en) * | 2002-08-28 | 2004-06-24 | Ixys Corporation | Breakdown voltage for power devices |
| CN102244093A (zh) * | 2011-07-28 | 2011-11-16 | 启东市捷捷微电子有限公司 | 一种降低对通隔离扩散横向扩散宽度的结构及方法 |
| CN205428940U (zh) * | 2016-03-14 | 2016-08-03 | 江苏捷捷微电子股份有限公司 | 一种带有深阱终端环结构的平面可控硅芯片 |
-
2016
- 2016-03-14 CN CN201610142560.XA patent/CN105552122A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100298573B1 (ko) * | 1998-03-30 | 2001-10-27 | 김충환 | 플레이너형트라이악소자 |
| US6507050B1 (en) * | 1999-08-21 | 2003-01-14 | Koninklijke Philips Electronics N.V. | Thyristors having a novel arrangement of concentric perimeter zones |
| US20040119087A1 (en) * | 2002-08-28 | 2004-06-24 | Ixys Corporation | Breakdown voltage for power devices |
| CN102244093A (zh) * | 2011-07-28 | 2011-11-16 | 启东市捷捷微电子有限公司 | 一种降低对通隔离扩散横向扩散宽度的结构及方法 |
| CN205428940U (zh) * | 2016-03-14 | 2016-08-03 | 江苏捷捷微电子股份有限公司 | 一种带有深阱终端环结构的平面可控硅芯片 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110098254A (zh) * | 2019-04-30 | 2019-08-06 | 江苏捷捷微电子股份有限公司 | 利用对称性双向划片的单台面高压可控硅芯片和制造方法 |
| CN110828548A (zh) * | 2019-10-25 | 2020-02-21 | 深圳市德芯半导体技术有限公司 | 一种可控硅器件及其制备方法 |
| CN111816553A (zh) * | 2020-05-29 | 2020-10-23 | 济宁东方芯电子科技有限公司 | 一种穿通结构可控硅芯片的生产方法 |
| CN111816553B (zh) * | 2020-05-29 | 2023-01-03 | 济宁东方芯电子科技有限公司 | 一种穿通结构可控硅芯片的生产方法 |
| CN117174760A (zh) * | 2023-11-02 | 2023-12-05 | 江西信芯半导体有限公司 | 一种场环结构的tvs芯片及其制作方法 |
| CN117174760B (zh) * | 2023-11-02 | 2024-04-05 | 江西信芯半导体有限公司 | 一种场环结构的tvs芯片及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105977154B (zh) | 一种基于扩散工艺具有双缓冲层快恢复二极管芯片制造方法 | |
| CN102244078B (zh) | 台面工艺可控硅芯片结构和实施方法 | |
| CN108666376B (zh) | 一种p型背接触太阳电池及其制备方法 | |
| JP2003533029A (ja) | 太陽電池の製造方法、及び該方法により製造される太陽電池 | |
| CN105552122A (zh) | 一种带有深阱终端环结构的平面可控硅芯片及其制造方法 | |
| JP2005123447A (ja) | 太陽電池及びその製造方法 | |
| CN103578978A (zh) | 一种基于硅基键合材料的高压快恢复二极管制造方法 | |
| CN106252244A (zh) | 一种终端钝化方法及半导体功率器件 | |
| KR20150105369A (ko) | 기판에 보론 도핑 영역을 제공하는 방법 및 이러한 기판을 이용한 태양 전지 | |
| CN113964223A (zh) | 一种抑制切割边缘漏电的晶体硅太阳能电池片、电池组件及制备方法 | |
| CN110534559B (zh) | 一种碳化硅半导体器件终端及其制造方法 | |
| CN102820343A (zh) | 具有无发射极区的太阳能电池及其制备方法 | |
| TW201312779A (zh) | 太陽能電池之製造方法及太陽能電池 | |
| CN205428940U (zh) | 一种带有深阱终端环结构的平面可控硅芯片 | |
| KR101160116B1 (ko) | 후면 접합 태양전지의 제조방법 | |
| KR101444709B1 (ko) | 기판형 태양전지 및 그 제조방법 | |
| CN110071171B (zh) | 一种带有过压斩波特性的可控硅芯片及其制备方法 | |
| CN208706655U (zh) | 一种穿通结构的可控硅芯片 | |
| CN104009119A (zh) | 一种p型晶体硅刻槽埋栅电池的制备方法 | |
| CN103296076B (zh) | 平面晶闸管、用于制造平面晶闸管的芯片及制作方法 | |
| JP2005136081A (ja) | 太陽電池の製造方法 | |
| CN108172507A (zh) | Mps-frd器件的加工方法 | |
| CN210403737U (zh) | 一种可控硅器件 | |
| CN209766425U (zh) | 一种带有过压斩波特性的可控硅芯片 | |
| CN104981896A (zh) | 半导体装置及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160504 |