CN110828548A - 一种可控硅器件及其制备方法 - Google Patents
一种可控硅器件及其制备方法 Download PDFInfo
- Publication number
- CN110828548A CN110828548A CN201911025815.4A CN201911025815A CN110828548A CN 110828548 A CN110828548 A CN 110828548A CN 201911025815 A CN201911025815 A CN 201911025815A CN 110828548 A CN110828548 A CN 110828548A
- Authority
- CN
- China
- Prior art keywords
- substrate layer
- layer
- emission region
- anode
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 44
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 44
- 239000010703 silicon Substances 0.000 title claims abstract description 44
- 238000002360 preparation method Methods 0.000 title claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 190
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims abstract description 60
- 229910052697 platinum Inorganic materials 0.000 claims abstract description 30
- 229910052751 metal Inorganic materials 0.000 claims description 31
- 239000002184 metal Substances 0.000 claims description 31
- 238000002955 isolation Methods 0.000 claims description 27
- 239000012535 impurity Substances 0.000 claims description 24
- 150000002500 ions Chemical class 0.000 claims description 24
- 230000000873 masking effect Effects 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 9
- 238000005468 ion implantation Methods 0.000 claims description 8
- 229910052698 phosphorus Inorganic materials 0.000 claims description 8
- 239000011574 phosphorus Substances 0.000 claims description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 7
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000004332 silver Substances 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 14
- 238000010586 diagram Methods 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 5
- -1 platinum ions Chemical class 0.000 description 5
- 239000000969 carrier Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
- H01L29/745—Gate-turn-off devices with turn-off by field effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66363—Thyristors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
Abstract
本申请属于半导体器件技术领域，提供了一种可控硅器件及其制备方法，其中，衬底层的第一侧设有正面阳极发射区、阴极发射区、绝缘介质层，衬底层的第二侧设有背面阳极发射区，通过在衬底层掺杂铂元素的方式对其少数载流子的寿命进行调节，从而在不改变衬底层的掺杂浓度情况下降低可控硅器件的关断时间，解决了现有的可控硅器件关断时间较长，应用在中高频的开关电路中时存在的关断异常的问题。
Description
技术领域
本申请涉及半导体器件技术领域，尤其涉及一种可控硅器件及其制备方法。
背景技术
可控硅(Silicon Controlled Rectifier，SCR)是一种大功率电器元件，也称晶闸管，具有体积小、效率高、寿命长等优点，主要应用在低频的开关切换场景中，例如，应用于50或60Hz的电源切换。一般可控硅器件的关断时间(Tq)为30～80us范围，而市电的工作频率是50或60Hz，相应的响应时间为20～16ms，因此，一般可控硅器件的在市电工作频率下通常可以进行正常关断。
然而，现有的可控硅器件关断时间较长，应用在中高频的开关电路中时存在关断异常的问题。
发明内容
本申请的目的在于提供一种可控硅器件及其制备方法，旨在解决现有的可控硅器件关断时间较长，应用在中高频的开关电路中时存在的关断异常的问题。
本申请实施例提供了一种可控硅器件，包括：
具有第一导电类型的衬底层；
设于所述衬底层的第一侧，具有第二导电类型，且掺杂有铂元素的正面阳极发射区；
设于所述衬底层的第二侧，且具有第二导电类型的背面阳极发射区，所述衬底层的第二侧与所述衬底层的第一侧相对；
设于所述衬底层中，将所述衬底层分割为有效衬底层和无效衬底层的衬底隔离区，所述衬底隔离区与所述背面阳极发射区接触，并与所述正面阳极发射区之间通过所述有效衬底层进行隔离；
设于所述正面阳极发射区上，且掺杂有铂元素的阴极发射区；
设于所述衬底层第一侧的绝缘介质层；
设于所述阴极发射区上的阴极金属层；
设于所述正面阳极发射区上的闸极金属层；以及
设于所述背面阳极发射区的阳极金属层。
可选的，所述第一导电类型为N型，所述第二导电类型为P型。
可选的，所述闸极金属层为金属铝。
可选的，所述阳极金属层为金属银。
可选的，所述衬底层呈“凹”型，所述正面阳极发射区位于所述衬底层第一侧的凹槽内，所述背面阳极发射区位于所述衬底层第二侧表面区域。
本申请实施例还提供了一种可控硅器件的制备方法，所述制备方法包括：
步骤a：在具有第一导电类型的衬底层的第一侧和与第一侧相对的第二侧采用第一掩模层定义出衬底隔离区；
步骤b：在所述第一掩模层的掩蔽下采用离子注入的方式将第二导电类型杂质离子注入到衬底层中，以在所述衬底层中形成所述衬底隔离区，以将所述衬底层分割为有效衬底层和无效衬底层；
步骤c：采用第二掩模层定义出正面阳极发射区的位置，并在所述第二掩模层的掩蔽下采用离子注入的方式将第二导电类型杂质离子注入到衬底层中，以在所述衬底层的第一侧形成正面阳极发射区，在所述衬底层的第二侧形成背面阳极发射区；
步骤d：采用第三掩模层在所述正面阳极发射区上定义出阴极发射区的位置，并在所述第三掩模层的掩蔽下向所述正面阳极发射区注入第一导电类型杂质离子以形成阴极发射区；
步骤e：采用第四掩模层在所述衬底层的第一侧确定铂源的掺杂区域，并在所述第四掩模层的掩蔽下对铂源的掺杂区域进行掺杂；
步骤f：在所述衬底层的第一侧形成绝缘介质层，并露出闸极金属层和阴极金属层的位置；
步骤g：在所述衬底层的第一侧形成闸极金属层和阴极金属层，并在所述衬底层的第二侧形成阳极金属层。
可选的，所述步骤b中的衬底隔离区由所述衬底层的第一侧表面深入至所述衬底层的第二侧表面。
可选的，所述步骤d包括：在所述第三掩模层的掩蔽下将磷源注入至所述正面阳极发射区以形成阴极发射区。
可选的，所述步骤e包括：在所述衬底层的第一侧涂覆铂源，并在700-900摄氏度的温度下进行退火处理，以进行铂元素掺杂。
可选的，所述步骤f包括：采用化学气相淀积的方式在所述衬底层的第一侧形成绝缘介质层。
本申请提供的可控硅器件及其制备方法中，衬底层的第一侧设有正面阳极发射区、阴极发射区、绝缘介质层，衬底层的第二侧设有背面阳极发射区，通过在衬底层掺杂铂元素的方式对其少数载流子的寿命进行调节，从而在不改变衬底层的掺杂浓度情况下降低可控硅器件的关断时间，解决了现有的可控硅器件关断时间较长，应用在中高频的开关电路中时存在的关断异常的问题。
附图说明
图1为本申请一实施例提供的可控硅器件的结构示意图；
图2为本申请的一个实施例提供的在衬底层100两侧形成第一掩蔽层101后的结构示意图；
图3为本申请的一个实施例提供的在衬底层100中形成衬底隔离区110后的结构示意图；
图4为本申请的一个实施例提供的在衬底层100两侧形成阳极发射区的结构示意图；
图5为本申请的一个实施例提供的在正面阳极发射区120上形成阴极发射区140的结构示意图；
图6为本申请的一个实施例提供的在正面阳极发射区120和阴极发射区140注入铂源的示意图；
图7为本申请的一个实施例提供的形成绝缘介质层150的结构示意图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
在本申请的描述中，需要理解的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。
通常，可控硅器件的击穿电压由衬底层的掺杂浓度决定，根据其击穿电压的不同采用不同掺杂浓度的硅基材作为衬底层，硅基材的掺杂浓度越高，制备的可控硅的击穿电压越低，此时，可控硅器件的关断时间(Tq)也越低，因此，若要降低可控硅的击穿电压或者降低可控硅器件的关断时间，通常需要更换掺杂浓度更高的硅基材作为衬底层，由于在制造工艺中需要对硅基材进行离子注入或者刻蚀等操作，因此，更换硅基材通常需要调整原有的制程参数，从而导致成本增加，工艺复杂等问题，为了实现在不改变硅基材的浓度的前提下降低可控硅的关断时间，本申请实施例提供了一种新型的可控硅器件，旨在原有的制程参数下，降低可控硅的关断时间，增加设计上的安全系数，又不影响可控硅器件的功能特性。
图1为本申请实施例提供的可控硅器件的结构示意图，参见图1所示，本实施例中的可控硅器件包括：具有第一导电类型的衬底层100；设于所述衬底层100的第一侧，具有第二导电类型且掺杂有铂元素的正面阳极发射区120；设于所述衬底层100的第二侧，且具有第二导电类型的背面阳极发射区130，所述衬底层100的第二侧与所述衬底层100的第一侧相对；设于所述衬底层100中，将所述衬底层100分割为有效衬底层和无效衬底层的衬底隔离区110，所述衬底隔离区110与所述背面阳极发射区130接触，并与所述正面阳极发射区120之间通过所述有效衬底层进行隔离；设于所述正面阳极发射区120上，且掺杂有铂元素的阴极发射区140；设于所述衬底层100第一侧的绝缘介质层150；设于所述阴极发射区140上的阴极金属层152；设于所述正面阳极发射区120上的闸极金属层151；以及设于所述背面阳极发射区130表面的阳极金属层153。
在本实施例中，衬底层100的第一侧设有正面阳极发射区120，该正面阳极发射区120深入至衬底层100的第一侧中，其厚度小于衬底层100的厚度，并与具有第一导电类型的衬底层100之间形成PN结结构，进一步的，该正面阳极发射区120上还形成有阴极发射区140，阴极发射区140深入至正面阳极发射区120中，并与正面阳极发射区120之间形成PN结结构，在本实施例中，正面阳极发射区120、阴极发射区140以及衬底层100中均掺杂有铂元素，该铂元素可以以铂离子或者铂原子的形式掺杂至正面阳极发射区120、阴极发射区140以及衬底层100中，从而对衬底层100中的少数载流子的寿命进行调节，进而在不改变衬底层100的掺杂浓度情况下降低可控硅器件的关断时间。
进一步的，在一个实施例中，通过在铂源趋入工艺中调节扩散时间或者扩散温度，对铂元素在衬底层100中的掺杂进行控制，从而对衬底层100中的少数载流子的寿命进行调节，确定最佳的扩散时间或者扩散温度，使得可控硅器件的关断时间达到最小。
进一步的，在本实施例中，通过在衬底层100中形成衬底隔离区110，从而将衬底层100分割为有效衬底层和无效衬底层，通过衬底隔离区110的隔离，从而在有效衬底层内形成多个稳定的PN结，并在器件制造工艺完成后对无效衬底层进行划片从而完成单个可控硅器件的制备。
在一个实施例中，所述第一导电类型为N型，所述第二导电类型为P型。在本实施例中，第一导电类型为N型，即通过对半导体材料掺杂N型导电的杂质离子，使该半导体材料为电子导电型半导体，第二导电类型为P型，即通过对半导体材料掺杂P型导电的杂质离子，使该半导体材料为空穴导电型半导体，其中，N型导电的杂质离子为N型杂质离子，例如砷离子、磷离子以及氮离子等，P型导电的杂质离子为P型杂质离子，例如硼离子。
在一个实施例中，所述闸极金属层151为金属铝。进一步的，在本实施例中，阴极金属层152也可以为金属铝。
在一个实施例中，所述阳极金属层153为金属银。
在一个实施例中，所述衬底层100呈“凹”型，所述正面阳极发射区120位于所述衬底层100第一侧的凹槽内，所述背面阳极发射区130位于所述衬底层100第二侧表面区域。在本实施例中，通过在衬底层100第一侧的部分区域注入第二导电类型杂质离子以在衬底层100第一侧形成正面阳极发射区120，并通过在衬底层100的第一侧推进推进PN结的深度，使得衬底层100呈“凹”型，其中，正面阳极发射区120的深度小于衬底层100的深度。
在一个实施例中，所述正面阳极发射区120呈“凹”型，所述阴极发射区140位于所述正面阳极发射区120第一侧的凹槽内。在本实施例中，通过在正面阳极发射区120上的一部分区域内注入第一导电类型杂质离子，例如磷源，从而在正面阳极发射区120中推进PN结的深度，使得正面阳极发射区120呈“凹”型，其中，阴极发射区140的深度小于正面阳极发射区120的深度。
在一个实施例中，所述衬底隔离区110从所述衬底层100的第一侧表面深入至所述衬底层100的第二侧表面。在本实施例中，衬底隔离区110可以通过在衬底层100的两侧分别注入第二导电类型杂质离子，并不断推进掺杂深度，使得衬底隔离区110从所述衬底层100的第一侧表面深入至所述衬底层100的第二侧表面，从而将衬底层100分割为有效衬底层和无效衬底层，其中，有效衬底层位于衬底隔离区110的包围圈内。
在一个实施例中，所述衬底隔离区110为第二导电类型半导体，在本实施例中，衬底隔离区110中掺杂有第二导电类型杂质离子，与衬底层100第二侧的背面阳极发射区130合为一体，形成一呈“凹”型的第二导电类型半导体。进一步的，该第二导电类型半导体可以为P型半导体。
在一个实施例中，所述绝缘介质层150为氧化硅。
在一个实施例中，所述绝缘介质层150为氮化硅。
本申请实施例还提供了一种可控硅器件的制备方法，所述制备方法包括：
步骤a：在具有第一导电类型的衬底层100的第一侧和与第一侧相对的第二侧采用第一掩模层101定义出衬底隔离区110，参见图2所示。
在本实施例中，在衬底层100两侧的表面形成第一掩模层101，通过第一掩模层101定义出衬底隔离区110的位置，该衬底隔离区110用于将衬底层100分割为有效衬底层和无效衬底层。
在一个实施例中，可以通过在衬底层100上采用高温生长的方式形成氧化层，并通过对氧化层进行刻蚀形成第一掩模层101。
进一步的，该氧化层的厚度为1-3微米。
步骤b：在所述第一掩模层的掩蔽下采用离子注入的方式将第二导电类型杂质离子注入到衬底层中，以在所述衬底层中形成所述衬底隔离区，以将所述衬底层分割为有效衬底层和无效衬底层，参见图3所示。
在本实施例中，通过衬底层100两侧的第一掩模层101确定衬底隔离区110的位置，并通过在第一掩模层101的露出区域注入第二导电类型的杂质离子形成衬底隔离区110，从而将衬底层100分割为有效衬底层和无效衬底层。
步骤c：采用第二掩蔽层102定义出所述正面阳极发射区120的位置，并在所述第二掩模层102的掩蔽下采用离子注入的方式将第二导电类型杂质离子注入到衬底层100中，以在所述衬底层100的第一侧形成正面阳极发射区120，在所述衬底层100的第二侧形成背面阳极发射区130，参见图4所示。
在本实施例中，通过第二掩模层102在衬底层100的第一侧定义出正面阳极发射区120的位置，并在第二掩模层102的掩蔽下通过离子注入的方式将第二导电类型杂质离子注入至衬底层100中，同时，在衬底层100的第二侧表面注入第二导电类型杂质离子，形成背面阳极发射区130。
具体的，在一个实施例中，通过刻蚀的方式在衬底层100的第一侧表面形成氧化层作为第二掩模层102，并在1200-1250摄氏度的温度下通过注入第二导电类型杂质离子的方式推深PN结至预设的深度，从而在衬底层100的第一侧和第二侧分别形成正面阳极发射区120和背面阳极发射区130。
步骤d：采用第三掩模层103在所述正面阳极发射区140上定义出阴极发射区140的位置，并在所述第三掩模层103的掩蔽下向所述正面阳极发射区120注入第一导电类型杂质离子以形成阴极发射区140，参见图5所示。
在本实施例中，通过第三掩模层103在正面阳极发射120上定义出阴极发射区140的区域，该阴极发射区140的面积小于正面阳极发射区120，然后在所述第三掩模层103的掩蔽下向所述正面阳极发射区120注入第一导电类型杂质离子以形成阴极发射区140，此时，该阴极发射区140为N型半导体，正面阳极发射区120为P型半导体，从而在阴极发射区140与正面阳极发射区120之间形成一PN结。
在一个实施例中，同样可以通过高温氧化的方式在衬底层100的第一侧形成氧化层并通过刻蚀的方式形成第三掩模层103，然后采用磷源趋入的方式在正面阳极发射区120上形成阴极发射区140。
具体的，该磷源趋入的方式具体可以为：采用磷源液体涂覆于第三掩模层103的裸露区域，然后在高温下进行加热，从而将磷源注入至正面阳极发射区120中，以在正面阳极发射区120上形成阴极发射区140。
步骤e：采用第四掩模层104在所述衬底层100的第一侧确定铂源的掺杂区域，并在所述第四掩模层104的掩蔽下对所述铂源的掺杂区域进行掺杂，参见图6所示。
在本实施例中，铂源的掺杂区域可以包括正面阳极发射区120的表面区域，以及阴极发射区140表面的一部分区域。
步骤f：在所述衬底层100的第一侧形成绝缘介质层150，并露出闸极金属层151和阴极金属层152的位置，参见图7所示。
步骤g：在所述衬底层的第一侧形成闸极金属层151和阴极金属层152，并在所述衬底层100的第二侧形成阳极金属层153，参见图1所示。
在一个实施例中，所述步骤b中的衬底隔离区110由所述衬底层100的第一侧表面深入至所述衬底层100的第二侧表面。
在一个实施例中，所述步骤d包括：在所述第三掩模层103的掩蔽下将磷源注入至所述正面阳极发射区120以形成阴极发射区140。
在一个实施例中，所述步骤e包括：在所述衬底层100的第一侧涂覆铂源，并在700-900摄氏度的温度下进行退火处理，以进行铂元素掺杂。
在本实施例中，通过在衬底层100的第一侧涂覆铂源，并在700-900摄氏度的温度下进行退火处理，从而将铂源注入至正面阳极发射区120和阴极发射区140中，进一步的，通过对照涂覆铂源的实验组和没有涂覆铂源的对照组，没有涂覆铂源的对照组中的可控硅器件的关断时间为35us，击穿电压为820V，在第四掩模层104的掩蔽下涂覆铂源后，在700-900摄氏度的温度范围内，随着退火温度增加，保持扩散时间不变时，可控硅器件的关断时间逐渐下降，并在扩散温度为800摄氏度的条件下获得最低关断时间7us，此时，可控硅器件的击穿电压为850V，然后随着扩散时间增加，可控硅器件的关断时间在900摄氏度时增加至9us，其击穿电压大幅降低至600V。
在一个实施例中，所述步骤f包括：采用化学气相淀积的方式在所述衬底层100的第一侧形成绝缘介质层150。
本申请提供的可控硅器件及其制备方法中，衬底层的第一侧设有正面阳极发射区、阴极发射区、绝缘介质层，衬底层的第二侧设有背面阳极发射区，通过在衬底层掺杂铂元素的方式对其少数载流子的寿命进行调节，从而在不改变衬底层的掺杂浓度情况下降低可控硅器件的关断时间，解决了现有的可控硅器件关断时间较长，应用在中高频的开关电路中时存在的关断异常的问题。
以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本申请的保护范围之内。
Claims (10)
1.一种可控硅器件，其特征在于，包括：具有第一导电类型，且掺杂有铂元素的衬底层；
设于所述衬底层的第一侧，具有第二导电类型且掺杂有铂元素的正面阳极发射区；
设于所述衬底层的第二侧，且具有第二导电类型的背面阳极发射区，所述衬底层的第二侧与所述衬底层的第一侧相对；
设于所述衬底层中，将所述衬底层分割为有效衬底层和无效衬底层的衬底隔离区，所述衬底隔离区与所述背面阳极发射区接触，并与所述正面阳极发射区之间通过所述有效衬底层进行隔离；
设于所述正面阳极发射区上，且掺杂有铂元素的阴极发射区；
设于所述衬底层第一侧的绝缘介质层；
设于所述阴极发射区上的阴极金属层；
设于所述正面阳极发射区上的闸极金属层；以及
设于所述背面阳极发射区的阳极金属层。
2.如权利要求1所述的可控硅器件，其特征在于，所述第一导电类型为N型，所述第二导电类型为P型。
3.如权利要求1所述的可控硅器件，其特征在于，所述闸极金属层为金属铝。
4.如权利要求1所述的可控硅器件，其特征在于，所述阳极金属层为金属银。
5.如权利要求1所述的可控硅器件，其特征在于，所述衬底层呈“凹”型，所述正面阳极发射区位于所述衬底层第一侧的凹槽内，所述背面阳极发射区位于所述衬底层第二侧表面区域。
6.一种可控硅器件的制备方法，其特征在于，所述制备方法包括：
步骤a：在具有第一导电类型的衬底层的第一侧和与第一侧相对的第二侧采用第一掩模层定义出衬底隔离区；
步骤b：在所述第一掩模层的掩蔽下采用离子注入的方式将第二导电类型杂质离子注入到衬底层中，以在所述衬底层中形成所述衬底隔离区，以将所述衬底层分割为有效衬底层和无效衬底层；
步骤c：采用第二掩模层定义出正面阳极发射区的位置，并在所述第二掩模层的掩蔽下采用离子注入的方式将第二导电类型杂质离子注入到衬底层中，以在所述衬底层的第一侧形成所述正面阳极发射区，在所述衬底层的第二侧形成背面阳极发射区；
步骤d：采用第三掩模层在所述正面阳极发射区上定义出阴极发射区的位置，并在所述第三掩模层的掩蔽下向所述正面阳极发射区注入第一导电类型杂质离子以形成阴极发射区；
步骤e：采用第四掩模层在所述衬底层的第一侧确定铂源的掺杂区域，并在所述第四掩模层的掩蔽下对铂源的掺杂区域进行掺杂；
步骤f：在所述衬底层的第一侧形成绝缘介质层，并露出闸极金属层和阴极金属层的位置；
步骤g：在所述衬底层的第一侧形成闸极金属层和阴极金属层，并在所述衬底层的第二侧形成阳极金属层。
7.如权利要求6所述的制备方法，其特征在于，所述步骤b中的衬底隔离区由所述衬底层的第一侧表面深入至所述衬底层的第二侧表面。
8.如权利要求6所述的制备方法，其特征在于，所述步骤d包括：在所述第三掩模层的掩蔽下将磷源注入至所述正面阳极发射区以形成阴极发射区。
9.如权利要求6所述的制备方法，其特征在于，所述步骤e包括：在所述衬底层的第一侧涂覆铂源，并在700-900摄氏度的温度下进行退火处理，以进行铂元素掺杂。
10.如权利要求6所述的制备方法，其特征在于，所述步骤f包括：采用化学气相淀积的方式在所述衬底层的第一侧形成绝缘介质层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911025815.4A CN110828548A (zh) | 2019-10-25 | 2019-10-25 | 一种可控硅器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911025815.4A CN110828548A (zh) | 2019-10-25 | 2019-10-25 | 一种可控硅器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110828548A true CN110828548A (zh) | 2020-02-21 |
Family
ID=69550620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911025815.4A Pending CN110828548A (zh) | 2019-10-25 | 2019-10-25 | 一种可控硅器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110828548A (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS513180A (zh) * | 1974-05-28 | 1976-01-12 | Gen Electric | |
| JPS6262557A (ja) * | 1985-09-12 | 1987-03-19 | Fuji Electric Co Ltd | 半導体装置 |
| US5025293A (en) * | 1989-01-25 | 1991-06-18 | Fuji Electric Co., Ltd. | Conductivity modulation type MOSFET |
| US5751022A (en) * | 1994-03-09 | 1998-05-12 | Kabushiki Kaisha Toshiba | Thyristor |
| US20040119087A1 (en) * | 2002-08-28 | 2004-06-24 | Ixys Corporation | Breakdown voltage for power devices |
| CN103456779A (zh) * | 2012-05-30 | 2013-12-18 | 意法半导体(图尔)公司 | 高电压竖直功率部件 |
| US20140217462A1 (en) * | 2013-02-07 | 2014-08-07 | Universite Francois Rabelais | Vertical power component |
| CN105552122A (zh) * | 2016-03-14 | 2016-05-04 | 江苏捷捷微电子股份有限公司 | 一种带有深阱终端环结构的平面可控硅芯片及其制造方法 |
| CN105874607A (zh) * | 2014-07-17 | 2016-08-17 | 富士电机株式会社 | 半导体装置以及半导体装置的制造方法 |
| CN210575963U (zh) * | 2019-10-25 | 2020-05-19 | 深圳市德芯半导体技术有限公司 | 一种可控硅器件 |
-
2019
- 2019-10-25 CN CN201911025815.4A patent/CN110828548A/zh active Pending
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS513180A (zh) * | 1974-05-28 | 1976-01-12 | Gen Electric | |
| US3988771A (en) * | 1974-05-28 | 1976-10-26 | General Electric Company | Spatial control of lifetime in semiconductor device |
| JPS6262557A (ja) * | 1985-09-12 | 1987-03-19 | Fuji Electric Co Ltd | 半導体装置 |
| US5025293A (en) * | 1989-01-25 | 1991-06-18 | Fuji Electric Co., Ltd. | Conductivity modulation type MOSFET |
| US5751022A (en) * | 1994-03-09 | 1998-05-12 | Kabushiki Kaisha Toshiba | Thyristor |
| US20040119087A1 (en) * | 2002-08-28 | 2004-06-24 | Ixys Corporation | Breakdown voltage for power devices |
| CN103456779A (zh) * | 2012-05-30 | 2013-12-18 | 意法半导体(图尔)公司 | 高电压竖直功率部件 |
| US20140217462A1 (en) * | 2013-02-07 | 2014-08-07 | Universite Francois Rabelais | Vertical power component |
| CN105874607A (zh) * | 2014-07-17 | 2016-08-17 | 富士电机株式会社 | 半导体装置以及半导体装置的制造方法 |
| CN105552122A (zh) * | 2016-03-14 | 2016-05-04 | 江苏捷捷微电子股份有限公司 | 一种带有深阱终端环结构的平面可控硅芯片及其制造方法 |
| CN210575963U (zh) * | 2019-10-25 | 2020-05-19 | 深圳市德芯半导体技术有限公司 | 一种可控硅器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5900652A (en) | Apparatus for the localized reduction of the lifetime of charge carriers, particularly in integrated electronic devices | |
| CN105874607B (zh) | 半导体装置以及半导体装置的制造方法 | |
| US9870923B2 (en) | Semiconductor device and method of manufacturing the semiconductor device | |
| US8343862B2 (en) | Semiconductor device with a field stop zone and process of producing the same | |
| US20080001257A1 (en) | Semiconductor device with a field stop zone | |
| US7534666B2 (en) | High voltage non punch through IGBT for switch mode power supplies | |
| CN210575963U (zh) | 一种可控硅器件 | |
| US4419681A (en) | Zener diode | |
| JPH06350110A (ja) | 高速パワーダイオード及びその製造方法 | |
| CN114093928B (zh) | 一种快恢复二极管的铂掺杂方法 | |
| JP2003224281A (ja) | 半導体装置およびその製造方法 | |
| CN110828313A (zh) | 一种可控硅器件及其制备方法 | |
| CN116207146A (zh) | 一种软度调制型igbt器件及其制备方法、芯片 | |
| CN110828548A (zh) | 一种可控硅器件及其制备方法 | |
| CN210535671U (zh) | 一种可控硅器件 | |
| US20200119173A1 (en) | Advanced field stop thyristor structure and manufacture methods | |
| CN115458583A (zh) | 一种快恢复二极管的金铂双掺杂方法 | |
| US20210134989A1 (en) | Semiconductor device and method of manufacturing thereof | |
| JP4882214B2 (ja) | 逆阻止型絶縁ゲート形半導体装置およびその製造方法 | |
| JP2004039842A (ja) | 半導体装置およびその製造方法 | |
| WO2014154858A1 (en) | Method for manufacturing an insulated gate bipolar transistor | |
| US11522047B2 (en) | Non-punch-through reverse-conducting power semiconductor device and method for producing same | |
| CN113223941B (zh) | 横向变掺杂结构的制造方法及横向功率半导体器件 | |
| US20220013625A1 (en) | Vertical power semiconductor device and manufacturing method | |
| KR100299912B1 (ko) | 절연 게이트 바이폴라 트랜지스터의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200221 |