CN113223941B - 横向变掺杂结构的制造方法及横向功率半导体器件 - Google Patents
横向变掺杂结构的制造方法及横向功率半导体器件 Download PDFInfo
- Publication number
- CN113223941B CN113223941B CN202110468196.7A CN202110468196A CN113223941B CN 113223941 B CN113223941 B CN 113223941B CN 202110468196 A CN202110468196 A CN 202110468196A CN 113223941 B CN113223941 B CN 113223941B
- Authority
- CN
- China
- Prior art keywords
- substrate
- region
- oxide layer
- thermal oxidation
- local thermal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 79
- 150000002500 ions Chemical class 0.000 claims abstract description 61
- 230000003647 oxidation Effects 0.000 claims abstract description 58
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 58
- 238000000034 method Methods 0.000 claims abstract description 47
- 230000000694 effects Effects 0.000 claims abstract description 29
- 210000003323 beak Anatomy 0.000 claims abstract description 28
- 229910052796 boron Inorganic materials 0.000 claims abstract description 26
- 230000008569 process Effects 0.000 claims abstract description 26
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 23
- 239000011574 phosphorus Substances 0.000 claims abstract description 23
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 20
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 18
- 229910052710 silicon Inorganic materials 0.000 claims description 25
- 239000010703 silicon Substances 0.000 claims description 23
- 238000005530 etching Methods 0.000 claims description 21
- 239000002019 doping agent Substances 0.000 claims description 19
- 238000010521 absorption reaction Methods 0.000 claims description 11
- 241000293849 Cordylanthus Species 0.000 claims description 3
- 230000009471 action Effects 0.000 claims description 3
- 150000004767 nitrides Chemical group 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 20
- -1 boron ions Chemical class 0.000 description 11
- 239000000377 silicon dioxide Substances 0.000 description 10
- 235000012239 silicon dioxide Nutrition 0.000 description 10
- 230000003247 decreasing effect Effects 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 230000008859 change Effects 0.000 description 5
- 238000009826 distribution Methods 0.000 description 5
- 238000001994 activation Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000002210 silicon-based material Substances 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 125000004430 oxygen atom Chemical group O* 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 238000012938 design process Methods 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000005247 gettering Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
- H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
- H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Ceramic Engineering (AREA)
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
本发明公开一种横向变掺杂结构的制造方法及横向功率半导体器件，该横向变掺杂结构的制造方法包括：在衬底上形成衬垫氧化层；对衬垫氧化层下方的衬底进行局部热氧化以生成包括鸟嘴区的场氧化层，鸟嘴区为厚度横向渐变的区域，其中，局部热氧化过程中氧化物对衬底进行吸硼或者排磷以及氧化物厚度对吸硼排磷效果的影响使得鸟嘴区下方的衬底中的掺杂离子的数量横向渐变。本发明能够使得小尺寸横向功率半导体器件具有较好的变掺杂效果。
Description
技术领域
本发明涉及半导体技术领域，具体地，涉及一种横向变掺杂结构的制造方法及横向功率半导体器件。
背景技术
横向变掺杂结构为一种杂质离子在衬底内呈现数量上横向渐变分布的半导体结构，属于横向功率半导体器件的常用结构，对于提高横向功率半导体器件的击穿电压具有非常显著的效果。
横向变掺杂技术(Variation of Lateral Doping，简称VLD)为横向变掺杂结构的制造技术，图1所示是传统VLD的工艺实现方式及其效果图。参照图1，传统VLD技术通过光刻胶在衬底110上方形成的多个窗口向衬底110的目标区域112进行杂质离子的注入，然后通过高温退火推结使杂质离子相连并最终形成横向变化的分布，其中，窗口的数量通常有数十个，为了达到虚线所示的预设横向变掺杂效果，过高温退火推结前各窗口下方的目标区域112首先需要通过离子注入具有包络线所示的离子分布，这在实践中通过调节窗口的大小和间距来实现。
然而，窗口的设计优化过程极其漫长，并且光刻胶形貌及其它光刻工艺的现有精度会使得窗口大小和间距都难以精确控制，尤其在窗口大小和间距随器件尺寸缩小而缩减的情况下，传统VLD技术会出现最终变掺杂效果难以接受的现象，这使得横向变掺杂结构的应用范围受限。
发明内容
鉴于上述问题，本发明的目的在于提供一种横向变掺杂结构的制造方法及横向功率半导体器件，以使得小尺寸横向功率半导体器件都能够具有变掺杂效果较好的横向变掺杂结构。
根据本发明的第一方面，提供了一种横向变掺杂结构的制造方法，用于在衬底的目标区域形成横向变掺杂结构，所述目标区域位于所述衬底中且预先注入了掺杂离子，所述方法包括：
在所述衬底上形成衬垫氧化层；
对所述衬垫氧化层下方的所述衬底进行局部热氧化以生成包括位于所述目标区域上表面的鸟嘴区在内的场氧化层，所述鸟嘴区为厚度横向渐变的区域；
其中，通过所述场氧化层在所述衬底发生吸硼排磷效应，所述鸟嘴区下表面的所述目标区域形成掺杂离子的数量横向渐变的结构。
可选地，对所述衬垫氧化层下方的所述衬底进行局部热氧化以生成包括位于所述目标区域上表面的鸟嘴区在内的场氧化层，包括：
在所述衬垫氧化层上形成屏蔽层；
根据所述目标区域的位置刻蚀所述屏蔽层以形成局部热氧化窗口；
在所述衬垫氧化层被所述局部热氧化窗口暴露的区域对所述衬底进行局部热氧化，生长场氧化层；
其中，所述场氧化层从所述局部热氧化窗口边缘延伸至所述屏蔽层下方的区域形成所述鸟嘴区。
可选地，根据所述目标区域的位置刻蚀所述屏蔽层以形成局部热氧化窗口，包括：刻蚀所述屏蔽层，以使得刻蚀形成的局部热氧化窗口位于所述目标区域的右侧；
在所述衬垫氧化层被所述局部热氧化窗口暴露的区域对所述衬底进行局部热氧化，生长场氧化层，包括：在所述局部热氧化窗口的左侧边缘生长成延伸至所述屏蔽层下方的第一区域，所述第一区域为横向上从左到右的厚度渐增区域；
其中，所述第一区域属于所述鸟嘴区。
可选地，根据所述目标区域的位置刻蚀所述屏蔽层以形成局部热氧化窗口，包括：刻蚀所述屏蔽层，以使得刻蚀形成的局部热氧化窗口位于所述目标区域的左侧；
在所述衬垫氧化层被所述局部热氧化窗口暴露的区域对所述衬底进行局部热氧化，生长场氧化层，包括：在所述局部热氧化窗口的右侧边缘生长成延伸至所述屏蔽层下方的第二区域，所述第二区域为横向上从左到右的厚度逐减区域；
其中，所述第二区域属于所述鸟嘴区。
可选地，所述屏蔽层为氮化物。
可选地，通过所述场氧化层在所述衬底发生吸硼排磷效应，包括：以预设温度和预设时长作为吸硼排磷的作用条件，其中，所述衬底在所述作用条件下不进行内部掺杂离子的推结。
可选地，所述衬垫氧化层和所述场氧化层皆为硅的氧化物。
可选地，所述衬底通过本征半导体内注入掺杂离子而形成，所述目标区域为形成的所述衬底的一部分；
或者，所述目标区域为向所述衬底内制造横向变掺杂结构的预设位置注入掺杂离子而形成。
可选地，通过所述场氧化层对所述衬底进行吸硼排磷之后，所述制造方法还包括：推结所述衬底内的掺杂离子。
根据本发明的第二方面，提供了一种横向功率半导体器件，包括横向变掺杂结构，所述横向变掺杂结构采用第一方面所述的任一种制造方法制备得到。
本发明实施例的有益效果：
本发明提供的横向变掺杂结构的制造方法对衬垫氧化层下方的衬底进行局部热氧化，以生成包括位于目标区域上表面的鸟嘴区在内的场氧化层，其中，鸟嘴区的氧化层厚度横向渐变。由于局部热氧化过程中氧化物对衬底进行吸硼或者排磷以及氧化物厚度对吸硼排磷效果有影响，因而鸟嘴区下表面的目标区域形成了掺杂离子的数量横向渐变的结构。该制造方法整体上通过局部热氧化工艺和吸硼排磷效应相结合来实现横向变掺杂效果，由于省去了众多光刻胶窗口的复杂设计过程以及高精度光刻过程，因而适用于小尺寸横向功率半导体器件设置横向变掺杂结构；并且，仅需要简单热过程以使杂质离子在纵向上分布较均匀即可，因而不需要传统VLD技术进行的高温(约1200℃)长时间(约10小时)的热过程来推结，极大地降低了热预算；需要说明的是，当衬底纵向厚度足够薄时，推结时间可以进一步缩减甚至被省略。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1示出传统VLD的工艺实现方式及其效果图；
图2示出本发明第一实施例中制造方法的流程图；
图3和图4示出本发明第一实施例中制造方法的一种工艺实现方式；
图5示出图4所示工艺实现方式制造的横向变掺杂结构；
图6示出本发明第一实施例中制造方法的另一种工艺实现方式；
图7示出图6所示工艺实现方式制造的横向变掺杂结构。
具体实施方式
以下将参照附图更详细地描述本发明的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。
图2示出本发明第一实施例中横向变掺杂结构的制造方法的流程图。参照图2，该横向变掺杂结构的制造方法包括：
步骤S110，在衬底上形成衬垫氧化层，其中，所述衬底中的目标区域为横向变掺杂结构的预设区域且预先注入了掺杂离子；
步骤S120，对衬垫氧化层下方的衬底进行局部热氧化以生成包括位于目标区域上表面的厚度横向渐变的鸟嘴区在内的场氧化层，其中，通过场氧化层在衬底发生的吸硼排磷效应，鸟嘴区下表面的目标区域形成掺杂离子的数量横向渐变结构。
具体地，目标区域注入掺杂离子，可以是：衬底通过本征半导体内注入掺杂离子而形成，目标区域为形成的所述衬底的一部分；亦可以是：目标区域为向衬底内制造横向变掺杂结构的预设位置注入掺杂离子而形成。
示例性地，目标区域为硅材料内注入了P型的掺杂离子(例如硼离子)而形成的P型半导体；或者，目标区域为硅材料内注入了N型的掺杂离子(例如磷离子)而形成的N型半导体。衬垫氧化层和场氧化层为硅的氧化物，例如二氧化硅。
需要说明的是，衬底进行局部热氧化过程中，硅氧化为二氧化硅，硅中掺杂的硼离子或磷离子会发生如下变化：
(1)磷离子在硅中比在二氧化硅中有更高的固溶度，当硅被氧化为二氧化硅时所消耗硅内掺杂的磷离子倾向于扩散到当前硅衬底(即附近未被氧化的硅)中，即体现为二氧化硅的排磷效应；
(2)硼离子在硅中比在二氧化硅中有更低的固溶度，当硅被氧化为二氧化硅时所消耗硅内掺杂的硼离子以及与二氧化硅邻接处的硅层中的硼离子都倾向于向二氧化硅中扩散，即体现为二氧化硅的吸硼效应。
无论是排磷效应还是吸硼效应，衬底中被氧化的硅越多，转移的掺杂离子就会越多，即渐变的氧化层厚度控制着吸硼排磷效应的强弱程度，因而，鸟嘴区下表面的目标区域会因步骤S120发生的局部热氧化过程而形成横向变掺杂结构。
应当理解的是，若目标区域为N型半导体，则场氧化层在衬底发生的吸硼排磷效应具体表现为向衬底排出N型掺杂离子，这样随着鸟嘴区厚度横向递减，排入到目标区域的N型掺杂离子横向递减，最终目标区域内N型掺杂离子横向递减；若目标区域为P型半导体，则场氧化层在衬底发生的吸硼排磷效应具体表现为吸出衬底的P型掺杂离子，这样随着鸟嘴区厚度横向递减，目标区域内被吸出的P型掺杂离子横向递减，最终目标区域内P型掺杂离子横向递增。
图3、图4和图6示出制造方法的工艺实现方式，下面结合图3、图4和图6对上述步骤进行详细说明。
参照图3，步骤S110，在衬底210上形成衬垫氧化层220。
上述衬底210可以依据预设置横向变掺杂结构的横向功率半导体器件，划分为第一区域211和第二区域212，第一区域211和第二区域212为不同传导类型的半导体材料，例如第一区域211为N型硅而第二区域212为P型硅，或者，第一区域211为P型硅而第二区域212为N型硅。本发明中，上述第二区域212作为设置横向变掺杂结构的预定区域，横向变掺杂结构的预设位置213(即上述目标区域)位于第二区域212中。上述N型硅可以为注入了磷离子的硅，P型硅可以为注入了硼离子的硅。
具体地，衬底210的形成过程可以如图3所示：硅材料基底上形成衬垫氧化层220，衬垫氧化层220上涂覆光刻胶240；经过曝光、显影和刻蚀处理，将光刻胶240位于预设位置213上方的部分(位于点线A1和点线B1之间)去除，以形成离子注入窗口；在光刻胶240上方向硅材料基底注入掺杂离子，从而掺杂离子通过离子注入窗口并穿过衬垫氧化层220而注入到预设位置213。由于预设位置213将要形成横向变掺杂结构，因而这里对预设位置213以外的基底区域不作详细限定。需要强调的是，上述衬底210形成过程中不进行推结、激活等操作，并且，衬垫氧化层220采用厚度均匀的结构以使得预设位置213内均匀地填充有掺杂离子。
结合图3和图4，步骤S120，对衬垫氧化层220下方的衬底210进行局部热氧化以生成包括位于预设位置213上表面的厚度横向渐变的鸟嘴区在内的场氧化层。
具体地，包括如下步骤：在衬垫氧化层220上形成屏蔽层230；根据预设位置213的位置刻蚀屏蔽层230以形成位于点线B1和点线B2之间的局部热氧化窗口；在衬垫氧化层220被局部热氧化窗口暴露的区域对衬底210进行局部热氧化，生长场氧化层，其中，所述场氧化层从局部热氧化窗口边缘延伸至屏蔽层230下方的区域形成所述鸟嘴区，所述屏蔽层230可以为氮化物，示例性地为氮化硅。
需要说明的是，局部热氧化是对衬底210进行氧化。衬底210经局部热氧化反应纳入了更多氧原子，因而膨胀后结合原有衬垫氧化层220的部分形成了包括鸟嘴区的场氧化层，其中，场氧化层是包括衬底210氧化后的部分及衬垫氧化层220位于该部分上方的部分。
具体地，结合图4和图6，最终生长的场氧化层不仅包括位于点线B1和点线B2之间的场氧化层，还包括延伸到屏蔽层230下方而位于点线A1和点线B1之间的第一区域以及位于点线A2和点线B2之间的第二区域，其中，位于点线B1和点线B2之间的场氧化层是各部分皆充分地接触了扩散来的氧气并纳入了氧原子，从而体积得以均匀且大幅度的膨胀；位于点线A1和点线B1之间的第一区域，距离局部热氧化窗口越远的部分纳入了越少的氧原子，体积膨胀越不明显，从而形成从点线B1到点线A1的厚度逐减的形状；位于点线A2和点线B2之间的第二区域在形状的形成原理上参照位于点线A1和点线B1之间的第一区域。上述第一区域为鸟嘴区的一种且在横向上从左到右厚度渐增，上述第二区域为上述鸟嘴区的另一种且在横向上从左到右厚度逐减。
在一个可选的实施例中，上述根据预设位置213的位置刻蚀屏蔽层230以形成局部热氧化窗口，包括：刻蚀屏蔽层230，以使得刻蚀形成的局部热氧化窗口位于预设位置213的右侧，如图4中所示局部热氧化窗口的左侧边缘和预设位置213的右侧边缘齐平；而在衬垫氧化层220被局部热氧化窗口暴露的区域对衬底210进行局部热氧化，生长场氧化层，包括：在局部热氧化窗口的左侧边缘生长成延伸至屏蔽层230下方的第一区域(位于点线B1和点线A1之间)，预设位置213位于第一区域下方。该实施例中，由于氧化层厚度越大吸硼排磷效果越好，因而经上述步骤S130后，预先注入P型掺杂离子的预设位置213形成了图5所示的从左到右的掺杂离子数量逐减的横向变掺杂结构；预先注入N型掺杂离子的预设位置213形成了从左到右的掺杂离子数量递增的横向变掺杂结构。
在另一个可选实施例中，上述根据预设位置213的位置刻蚀所述屏蔽层230以形成局部热氧化窗口，包括：刻蚀屏蔽层230，以使得刻蚀形成的局部热氧化窗口位于预设位置213的左侧，如图6所示局部热氧化窗口的右侧边缘和预设位置213的左侧边缘齐平；在衬垫氧化层220被局部热氧化窗口暴露的区域对衬底210进行局部热氧化，生长场氧化层，包括：在局部热氧化窗口的右侧边缘生长成延伸至屏蔽层230下方的第二区域(位于点线B2和点线A2之间)，预设位置213位于第二区域下方。该实施例中，由于氧化层厚度越大吸硼排磷效果越好，因而经上述步骤S130后，预先注入P型掺杂离子的预设位置213形成了图7所示的从左到右的掺杂离子数量渐增的横向变掺杂结构；预先注入N型掺杂离子的预设位置213形成了从左到右的掺杂离子数量逐减的横向变掺杂结构。
上述两实施例中，可以将屏蔽层230的横向中间部分刻蚀掉，这样局部热氧化窗口两侧皆具有未被刻蚀的屏蔽层230，最后形成的氧化层不仅包括位于点线B1和点线B2之间的氧化层，还包括延伸到屏蔽层230下方而位于点线A1和点线B1之间的第一区域以及位于点线A2和点线B2之间的第二区域，其中，若横向变掺杂结构是在从左到右的方向上P型掺杂离子数量逐减，则如图4所示第一区域位于预设位置213的上方；若横向变掺杂结构是在从左到右的方向上P型掺杂离子数量渐增，则如图6所示第二区域位于预设位置213的上方。同理，对于N型掺杂离子的横向变掺杂结构，若横向变掺杂结构是在从左到右的方向上的掺杂离子数量逐减，则第二区域位于预设位置213的上方；若横向变掺杂结构是在从左到右的方向上的掺杂离子数量渐增，则第一区域位于预设位置213的上方。
需要说明的是，图1以及图4至图7中所示的横向变掺杂结构皆通过较深的颜色表示数量较多的掺杂离子。
步骤S120，通过场氧化层在衬底210发生吸硼排磷效应，包括：以预设温度和预设时长作为吸硼排磷的作用条件，其中，衬底210在所述作用条件下不进行内部掺杂离子的推结，这样预设位置213依据场氧化层的横向渐变的吸硼排磷效果实现横向变掺杂结构的制造。
进一步，横向变掺杂结构的制造方法在步骤S120，通过场氧化层在衬底210发生吸硼排磷效应之后，还可以包括：推结衬底210内注入的掺杂离子以使得衬底210内的掺杂离子在纵向上达到分布更加均匀化的目的。需要强调的是，步骤S120后，衬底210内的掺杂离子借助厚度横向渐变鸟嘴区的吸硼排磷效应已达到较均匀化的横向渐变分布，因而这里的推结过程只需要大幅度小于10小时的过程就可以达到理想的状态。
应当理解的是，掺杂离子注入衬底210后只有被高温激活后方可发挥作用，因而上述步骤S120后应进行掺杂离子的激活。在一些推结步骤不可省略的实施例中，步骤S120后推结衬底210内注入的掺杂离子，并且高温激活过程在推结过程中同步实现。但由于掺杂离子的激活不属于本发明的改进之处，这里不进行详述。
本发明第一实施例提供的横向变掺杂结构的制造方法，通过局部热氧化工艺和吸硼排磷效应结合来实现横向变掺杂效果，由于省去了众多光刻胶窗口的复杂设计过程以及高精度光刻过程，因而适用于小尺寸横向功率半导体器件设置横向变掺杂结构；并且，无需依靠长时间高温推结来实现掺杂离子的横向渐变分布，因而不需要传统VLD技术进行的高温(约1200℃)长时间(约10小时)的热过程来推结，极大地降低了热预算。
相应于上述第一实施例提供的横向变掺杂结构的制造方法，本发明第二实施例还提供了一种横向功率半导体器件，该横向功率半导体器件包括横向变掺杂结构，所述横向变掺杂结构采用第一实施例提供的任一项制造方法制备得到，因而横向功率半导体器件不受尺寸限制，均能够具有较好的横向变掺杂效果，并且制造成本还得以有效缩减。
在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上方，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“A直接在B上面”、“A在B上面并与之邻接”、“A在B上面并与之接触”或者“A位于B的上表面”的表述方式。在本申请中，“A直接位于B中”表示A位于B中，并且A与B直接邻接，而非A位于B中形成的掺杂区中。此外，“A位于B的上部”表示A位于B中且A的顶部裸露在B以外。
除非在上文中特别指出，半导体器件的各个层或者区域可以由本领域的技术人员公知的材料构成。半导体材料例如包括III-V族半导体，如GaAs、InP、GaN，以及IV族半导体，如Si、Ge。源电极、漏电极和栅电极以及栅导电材料可以由导电的各种材料形成，例如金属层、掺杂多晶硅层、或包括金属层和掺杂多晶硅层的叠层导体或者是其他导电材料，例如为TaC、TiN、TaSiN、HfSiN、TiSiN、TiCN、TaAlC、TiAlN、TaN、PtSix、Ni3Si、Pt、Ru、W、和所述各种导电材料的组合。在本申请中，术语“半导体结构”指在制造半导体器件的各个步骤中形成的整个半导体结构的统称，包括已经形成的所有层或区域。
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。
Claims (9)
1.一种横向变掺杂结构的制造方法，其特征在于，用于在衬底的目标区域形成横向变掺杂结构，所述目标区域位于所述衬底中且预先注入了掺杂离子，所述方法包括：
在所述衬底上形成衬垫氧化层；
对所述衬垫氧化层下方的所述衬底进行局部热氧化以生成包括位于所述目标区域上表面的鸟嘴区在内的场氧化层，所述鸟嘴区为厚度横向渐变的区域；
其中，通过所述场氧化层在所述衬底以预设温度和预设时长作为作用条件发生吸硼排磷效应，所述鸟嘴区下方的所述目标区域形成掺杂离子的数量横向渐变的结构且所述衬底不进行内部掺杂离子的推结；
所述吸硼排磷效应的进行过程中，若所述目标区域为N型半导体则所述场氧化层向所述衬底排出N型掺杂离子，若所述目标区域为P型半导体则所述场氧化层吸出所述衬底的P型掺杂离子。
2.根据权利要求1所述的制造方法，其特征在于，对所述衬垫氧化层下方的所述衬底进行局部热氧化以生成包括位于所述目标区域上表面的鸟嘴区在内的场氧化层，包括：
在所述衬垫氧化层上形成屏蔽层；
根据所述目标区域的位置刻蚀所述屏蔽层以形成局部热氧化窗口；
在所述衬垫氧化层被所述局部热氧化窗口暴露的区域对所述衬底进行局部热氧化，生长场氧化层；
其中，所述场氧化层从所述局部热氧化窗口边缘延伸至所述屏蔽层下方的区域形成所述鸟嘴区。
3.根据权利要求2所述的制造方法，其特征在于，
根据所述目标区域的位置刻蚀所述屏蔽层以形成局部热氧化窗口，包括：刻蚀所述屏蔽层，以使得刻蚀形成的局部热氧化窗口位于所述目标区域的右侧；
在所述衬垫氧化层被所述局部热氧化窗口暴露的区域对所述衬底进行局部热氧化，生长场氧化层，包括：在所述局部热氧化窗口的左侧边缘生长成延伸至所述屏蔽层下方的第一区域，所述第一区域为横向上从左到右的厚度渐增区域；
其中，所述第一区域属于所述鸟嘴区。
4.根据权利要求2所述的制造方法，其特征在于，
根据所述目标区域的位置刻蚀所述屏蔽层以形成局部热氧化窗口，包括：刻蚀所述屏蔽层，以使得刻蚀形成的局部热氧化窗口位于所述目标区域的左侧；
在所述衬垫氧化层被所述局部热氧化窗口暴露的区域对所述衬底进行局部热氧化，生长场氧化层，包括：在所述局部热氧化窗口的右侧边缘生长成延伸至所述屏蔽层下方的第二区域，所述第二区域为横向上从左到右的厚度逐减区域；
其中，所述第二区域属于所述鸟嘴区。
5.根据权利要求2所述的制造方法，其特征在于，所述屏蔽层为氮化物。
6.根据权利要求1所述的制造方法，其特征在于，所述衬垫氧化层和所述场氧化层皆为硅的氧化物。
7.根据权利要求1所述的制造方法，其特征在于，
所述衬底通过本征半导体内注入掺杂离子而形成，所述目标区域为形成的所述衬底的一部分；
或者，所述目标区域为向所述衬底内制造横向变掺杂结构的预设位置注入掺杂离子而形成。
8.根据权利要求1所述的制造方法，其特征在于，
通过所述场氧化层对所述衬底进行吸硼排磷之后，还包括：推结所述衬底内的掺杂离子。
9.一种横向功率半导体器件，其特征在于，包括横向变掺杂结构，所述横向变掺杂结构采用权利要求1-8中任一项所述的制造方法制备得到。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110468196.7A CN113223941B (zh) | 2021-04-28 | 2021-04-28 | 横向变掺杂结构的制造方法及横向功率半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110468196.7A CN113223941B (zh) | 2021-04-28 | 2021-04-28 | 横向变掺杂结构的制造方法及横向功率半导体器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113223941A CN113223941A (zh) | 2021-08-06 |
| CN113223941B true CN113223941B (zh) | 2024-05-24 |
Family
ID=77089742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110468196.7A Active CN113223941B (zh) | 2021-04-28 | 2021-04-28 | 横向变掺杂结构的制造方法及横向功率半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113223941B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5869385A (en) * | 1995-12-08 | 1999-02-09 | Advanced Micro Devices, Inc. | Selectively oxidized field oxide region |
| US6001709A (en) * | 1997-12-19 | 1999-12-14 | Nanya Technology Corporation | Modified LOCOS isolation process for semiconductor devices |
| CN101587911A (zh) * | 2008-05-23 | 2009-11-25 | 恩益禧电子股份有限公司 | 半导体器件及其制造方法 |
| CN104299984A (zh) * | 2013-07-19 | 2015-01-21 | 北大方正集团有限公司 | 一种半导体器件及其制造方法 |
| CN108565222A (zh) * | 2018-06-15 | 2018-09-21 | 江苏矽导集成科技有限公司 | 一种SiC器件的横向变掺杂结终端结构制作方法 |
| CN112447821A (zh) * | 2019-09-02 | 2021-03-05 | 珠海零边界集成电路有限公司 | 一种终端结构制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE526207C2 (sv) * | 2003-07-18 | 2005-07-26 | Infineon Technologies Ag | Ldmos-transistoranordning, integrerad krets och framställningsmetod därav |
-
2021
- 2021-04-28 CN CN202110468196.7A patent/CN113223941B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5869385A (en) * | 1995-12-08 | 1999-02-09 | Advanced Micro Devices, Inc. | Selectively oxidized field oxide region |
| US6001709A (en) * | 1997-12-19 | 1999-12-14 | Nanya Technology Corporation | Modified LOCOS isolation process for semiconductor devices |
| CN101587911A (zh) * | 2008-05-23 | 2009-11-25 | 恩益禧电子股份有限公司 | 半导体器件及其制造方法 |
| CN104299984A (zh) * | 2013-07-19 | 2015-01-21 | 北大方正集团有限公司 | 一种半导体器件及其制造方法 |
| CN108565222A (zh) * | 2018-06-15 | 2018-09-21 | 江苏矽导集成科技有限公司 | 一种SiC器件的横向变掺杂结终端结构制作方法 |
| CN112447821A (zh) * | 2019-09-02 | 2021-03-05 | 珠海零边界集成电路有限公司 | 一种终端结构制造方法 |
Non-Patent Citations (1)
| Title |
|---|
| 局部氧化工艺参数对鸟嘴结构形状的影响;T.C.Wu, 刘昌弟;微电子学;19840425(第02期);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113223941A (zh) | 2021-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3906076B2 (ja) | 半導体装置 | |
| CN104241389B (zh) | 薄膜晶体管和有源矩阵有机发光二极管组件及制造方法 | |
| JP2006261703A (ja) | メサ分離ｓｏｉトランジスタおよびそれの製造方法 | |
| US7902030B2 (en) | Manufacturing method for semiconductor device and semiconductor device | |
| JP2005526392A (ja) | 電界救済特性を有するトレンチ型ｍｏｓｆｅｔ | |
| US20130037878A1 (en) | Vdmos device and method for fabricating the same | |
| US20120286324A1 (en) | Manufacturing method for insulated-gate bipolar transitor and device using the same | |
| CN113130633B (zh) | 沟槽型场效应晶体管结构及其制备方法 | |
| US8525256B2 (en) | Power semiconductor structure with schottky diode | |
| CN210575963U (zh) | 一种可控硅器件 | |
| CN113223941B (zh) | 横向变掺杂结构的制造方法及横向功率半导体器件 | |
| CN113223945B (zh) | 横向变掺杂结构的制造方法及横向功率半导体器件 | |
| US20030062589A1 (en) | Method for manufacturing and structure of semiconductor device with shallow trench collector contact region | |
| US6806159B2 (en) | Method for manufacturing a semiconductor device with sinker contact region | |
| CN108630535B (zh) | 半导体结构及其形成方法 | |
| US8237239B2 (en) | Schottky diode device and method for fabricating the same | |
| KR100650900B1 (ko) | 반도체 소자 제조 방법 | |
| TW201924060A (zh) | 具有減小的橫向電場之電晶體元件 | |
| US7164186B2 (en) | Structure of semiconductor device with sinker contact region | |
| KR100293269B1 (ko) | 반도체 소자 제조방법 | |
| KR102196856B1 (ko) | 파워 소자 및 그의 제조 방법 | |
| CN107026199A (zh) | 具有双阱的金属氧化物半导体元件及其制造方法 | |
| CN115332263A (zh) | 半导体器件的制造方法 | |
| CN116564813A (zh) | SiC MOSFET保护结构的制作方法和装置 | |
| CN110828548A (zh) | 一种可控硅器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |