CN101587911A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN101587911A
CN101587911A CNA2009101417266A CN200910141726A CN101587911A CN 101587911 A CN101587911 A CN 101587911A CN A2009101417266 A CNA2009101417266 A CN A2009101417266A CN 200910141726 A CN200910141726 A CN 200910141726A CN 101587911 A CN101587911 A CN 101587911A
Authority
CN
China
Prior art keywords
district
insulating layer
field insulating
surf zone
conduction type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2009101417266A
Other languages
English (en)
Other versions
CN101587911B (zh
Inventor
森隆弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN101587911A publication Critical patent/CN101587911A/zh
Application granted granted Critical
Publication of CN101587911B publication Critical patent/CN101587911B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及半导体器件及其制造方法。所述半导体器件包括第一区、源极区、第二区、漏极区、栅极绝缘层、场绝缘层和栅极电极。第一区形成在半导体衬底的表面区域中。源极区形成在第一区的表面区域中。第二区形成在半导体衬底的表面区域中。漏极区形成在第二区的表面区域中。栅极绝缘层形成于在源极区和第二区之间的半导体衬底的正表面上。场绝缘层形成于在漏极区和栅极绝缘层之间的半导体衬底的表面区域中。栅极电极覆盖所述栅极绝缘层的部分和所述场绝缘层的部分。场绝缘层在其与栅极电极重叠的部分中具有如此的阶梯，使得场绝缘层的在阶梯和栅极绝缘层之间的部分比场绝缘层的其它部分更薄。

Description

半导体器件及其制造方法
技术领域
本发明涉及半导体器件及其制造方法。具体地，本发明涉及具有场漏(field drain)结构的高击穿电压半导体器件及其制造方法。
背景技术
已知具有场漏结构的高击穿电压半导体器件。在日本专利申请公开2005-183633中的背景技术中描述了一种晶体管，来作为半导体器件的实例。图1是示出具有典型场漏结构的高击穿电压晶体管的横截面图。在这种晶体管中，第二导电类型的源极区140、包围源极区140的第一导电类型的区120、第二导电类型的高浓度漏极区160、以及包围漏极区160的第二导电类型的低浓度场区150被形成在半导体衬底110的正表面。位于第二导电类型的场区150和源极区140之间的第一导电类型的区125(包括区120和半导体衬底110)的正表面被薄的栅极绝缘层175覆盖。第二导电类型的场区150的正表面被绝缘分离层170覆盖。从在第一导电类型的区125和第二导电类型的场区150之间的边界的附近朝向漏极区160，绝缘分离层170渐渐地变厚(对应于部分170a)。栅极电极180以如此的方式设置，使得栅极绝缘层175的部分和绝缘分离层170的部分被栅极电极180覆盖。
一般地说，具有场漏结构的晶体管的击穿电压(BVds)取决于：与场氧化物膜(在图1中对应于绝缘分离层170)重叠的栅极电极(在图1中对应于栅极电极180)的位置；偏移层(offset layer)(在图1中对应于场区150)的浓度；以及场氧化物膜(在图1中对应于绝缘分离层170)的膜厚度；等等。注意，在日本专利申请公开No.2005-183633中公开的半导体器件具有如在图1中所示的构造，其中，在漏极区160和其中绝缘分离层170的厚度达到预定厚度的位置(夹在部分170a和部分170b之间的较厚的部分)之间的范围中，绝缘分离层170的厚度被至少局部地降低。
日本专利申请公开No.Hei.11-317519公开了半导体器件及其制造方法。图2是在日本专利申请公开No.Hei.11-317519中公开的半导体器件的横截面图。该半导体器件至少包括：第一导电类型的半导体衬底201；第二导电类型的半导体层204，其形成在第一导电类型的半导体衬底201上；绝缘膜216，其形成在第二导电类型的半导体层204上；第一导电类型的杂质扩散层225，其形成在第二导电类型的半导体层204的表面区域中；第二导电类型的源极区231，其形成在第一导电类型的杂质扩散层225的表面区域中；第二导电类型的漏极区220，其形成在第二导电类型的半导体层204的表面区域中，并且在第二导电类型的漏极区220和第一导电类型的杂质扩散层225之间具有预定间隙；元件分离层213，其形成在第二导电类型的半导体层204的表面区域中，并且在第二导电类型的源极区231和第二导电类型的漏极区220之间，该元件分离层213由绝缘材料制成；以及栅极电极217，其形成在第二导电类型的源极区231、第一导电类型的杂质扩散层225和元件分离层213之上，并且绝缘膜216插入在栅极电极217和第二导电类型的源极区231之间以及也插入在栅极电极217和第一导电类型的杂质扩散层225之间，该栅极电极217由多晶硅制成。元件分离层213包括第一表面和低于第一表面的第二表面。第一表面靠近第二导电类型的源极区231而布置，并且第二表面靠近第二导电类型的漏极区220而布置。栅极电极217按照如此的方式而被形成，使得第一表面和第二表面连续地被栅极电极217覆盖。
在该半导体器件中，具体地，元件分离层213的位于漏极区220附近的部分被形成为比元件分离层213的其余部分更薄一些。另外，栅极电极217连续地覆盖元件分离层213的较厚部分(在更靠近源极区231的一侧的部分)和较薄部分(在更靠近漏极区220的一侧的部分)。元件分离层213的位于第一导电类型的杂质扩散层225(P阱)和N型漂移区214之间的接合界面附近的部分被形成得更厚一些。在这方面，日本专利申请公开No.Hei.11-317519描述的是：在第一导电类型的杂质扩散层225(P阱)和N型漂移区214之间的视在的(apparent)接合浓度不增加，从而防止了在晶体管导通时晶体管的击穿电压降低。此外，日本专利申请公开No.Hei.11-317519描述的是：因为元件分离层213的位于漏极区220附近的部分被形成得更薄一些，所以有利于在漂移区220的正表面上形成累积层，从而可以降低晶体管的导通电阻。
发明内容
在如图1所示的具有典型场漏结构的晶体管中，击穿电压BVds由下面所述之一决定：场氧化物膜(绝缘分离层170)的边缘；位于场氧化物膜(绝缘分离层170)上的栅极电极(栅极电极180)的边缘；以及漏极高浓度层(高浓度漏极区160)的附近。为了增加BVds，场氧化物膜(绝缘分离层170)应该理想地形成得更厚一些。然而，如此的构成增加了导通电阻。同时，在具有如图2中所示的结构的晶体管的情形中，可以降低导通电阻，其中，在所示的结构中，场氧化物膜(绝缘分离层170)的在更靠近漏极区的一侧上的部分被形成得更薄一些，而场氧化物膜的在更靠近源极区的一侧上的部分被形成得更厚一些。然而，因为在栅极电极(栅极电极217)的边缘下的场氧化物膜(绝缘分离层213)被形成得较薄，所以在晶体管关闭时增加BVds被认为是比较困难的。因而，需要能够同时增加击穿电压(BVds)和降低导通电阻的半导体器件。
下面，通过使用用于描述本发明的优选实施例的参考数字和字母，将为用于解决该问题的方法提供描述。根据本发明，这些参考数字和字母被添加给半导体器件的部件，同时在每一参考数字和字母的周围放置圆括号，以阐明在本发明的权利要求和优选实施例的范围中的描述之间的对应关系。然而，参考数字或字母都不应该用于解释在权利要求的范围中描述的本发明的技术范围。
根据本发明的该半导体器件包括第一区(12)、源极区(20)、第二区(14)、漏极区(30)、栅极绝缘层(60)、场绝缘层(50)和栅极电极(40)。第一区(12)形成在半导体衬底(10)的表面区域中，并且是第一(P)导电类型。源极区(20)形成在第一区(12)的表面区域上，并且是第二(N)导电类型。第二区(14)形成在半导体衬底(10)的表面区域中，并且是第二(N)导电类型。漏极区(30)形成在第二区(14)的表面区域中，并且是第二(N)导电类型。栅电极(60)形成于在源极区(20)和第二区(14)之间的半导体衬底(10)的正表面上。场绝缘层(50)形成于在漏极区(30)和栅极绝缘层(60)之间的半导体衬底(10)的表面区域中。栅极电极(40)覆盖栅极绝缘层(60)的部分和场绝缘层(50)的部分。场绝缘层(50)在其与栅极电极(40)重叠的部分中具有如此的阶梯(51)，使得场绝缘层(50)的在阶梯和栅极绝缘层(60)之间的部分比场绝缘层(50)的其它部分薄。
本发明提供阶梯(51)给场绝缘层(50)的与栅极电极(40)重叠的部分，并且因此，使得场绝缘层(50)的在更靠近栅极绝缘层(60)的一侧的部分比场绝缘层(50)的其它部分相对地薄。因此，场绝缘层(50)的位于更靠近漏极区(30)的一侧的栅极电极(40)的端部下的部分更厚，并且由此，电场可以被衰减，并且可以增加击穿电压。另一方面，位于栅极电极(40)的在栅极绝缘层(60)和阶梯(51)之间的部分下的场绝缘层(50)的部分更薄，并且由此，有利于累积层在场区(14)的正表面上的形成，并且同时降低了导通电阻。总之，根据本发明的半导体器件能够同时增加击穿电压和降低导通电阻。
制造根据本发明的半导体器件的方法包括步骤：在半导体衬底(10)的正表面上形成绝缘层(60a)，在半导体衬底(10)的表面区域中形成第二(N)导电类型的第二区(14)，以及在第二区(14)的表面区域中形成场绝缘层(50)；形成抗蚀剂膜(92)，所述抗蚀剂膜(92)具有包括与场绝缘层(50)的部分对应的开口部分的图形；通过将抗蚀剂膜(92)用作掩模而去除场绝缘层(50)的部分的上部；按照如下的方式形成栅极电极(40)，使得形成在半导体衬底(10)的正表面上的栅极绝缘层(60)的部分和包括阶梯(51)的场绝缘层(50)的部分被栅极电极(40)覆盖；在半导体衬底(10)的表面区域中形成第一(P)导电类型的第一区(12)；以及在第一区(12)的表面区域中形成第二(N)导电类型的源极区(20)，和在第二区(14)的表面区域中形成第二(N)导电类型的漏极区(30)。
根据本发明而制造的半导体器件在场绝缘层(50)的与栅极电极(40)重叠的部分中包括阶梯(51)。另外，场绝缘层(50)的在更靠近栅极绝缘层(60)的一侧的部分比场绝缘层(50)的其它部分相对地更薄。因为这些原因，像前述的半导体器件一样，根据本发明而制造的半导体器件能够同时增加击穿电压和降低导通电阻。
制造根据本发明的半导体器件的另一方法包括步骤：在半导体衬底(10)的第一形成区段的正表面上形成第一绝缘层(60a)，和在半导体衬底(10)的第二形成区段的正表面上形成第二绝缘层(60a)；在第一形成区段的表面区域中形成第二(N)导电类型的第二区(14)，和在第一形成区段的表面区域中形成第二(N)导电类型的第四区(14)；以及在第二区(14)的表面区域中形成第一场绝缘层(50a)，和在第四区(14)的表面区域中形成第二场绝缘层(50a)。制造根据本发明的半导体器件的该方法还包括步骤：在第一形成区段中，通过将第一绝缘层(60a)的部分和第一场绝缘层(50a)的部分的上部去除而形成阶梯；通过热氧化，在所产生的第一形成区段的正表面上形成第一栅极绝缘层(60)，和在所产生的第二形成区段的正表面上形成第二栅极绝缘层(60A)，所述第二栅极绝缘层(60A)通过使第二绝缘层(60a)变厚而获得；按照如下的方式形成第一栅极电极(40)，使得第一栅极绝缘层(60)的部分和第一场绝缘层(50)的包括所述阶梯的部分被第一栅极电极(40)覆盖，同时按照如下的方式形成第二栅极电极(40)，使得第二栅极绝缘层(60A)的部分和第二场绝缘层(50A)的部分被第二栅极电极(40)覆盖；在所产生的第一形成区段的表面区域中形成第一(P)导电类型的第一区(12)，和在所产生的第二形成区段的表面区域中形成第一(P)导电类型的第三区(12)；以及在第一区(12)的表面区域中形成第二(N)导电类型的第一源极区(20)，和在第二区(14)的表面区域中形成第二(N)导电类型的第一漏极区(30)，同时，在第三区(12)的表面区域中形成第二(N)导电类型的第二源极区(20)，和在第四区(14)的表面区域中形成第二(N)导电类型的第二漏极区(30)。
本发明能够同时形成包括膜厚度彼此不同的相应的栅极绝缘层(60，60A)的两种晶体管。两种类型的晶体管的至少一个在场绝缘层(50)的与栅极电极(40)重叠的部分中包括阶梯(51)，并且，场绝缘层(50)的在更靠近栅极绝缘层(60)的一侧的部分比场绝缘层(50)的其它部分相对地更薄。因为这些原因，像前述的半导体器件一样，根据本发明而制造的半导体器件能够同时增加击穿电压和降低导通电阻。
本发明能够提供以下半导体器件，其中，所述半导体器件能够同时增加击穿电压(BVds)和降低导通电阻，并且本发明能够提供用于制造所述半导体器件的方法。
附图说明
图1是示出具有典型场漏结构的高击穿电压晶体管的横截面图。
图2是示出了由日本专利申请公开No.Hei.11-317519公开的半导体器件的横截面图。
图3是示出根据本发明的第一实施例的半导体器件的构造的横截面图。
图4是示出根据本发明的第一实施例的半导体器件的制造方法的实例的横截面图。
图5是示出根据本发明的第一实施例的半导体器件的制造方法的实例的横截面图。
图6是示出根据本发明的第一实施例的半导体器件的制造方法的实例的横截面图。
图7是示出根据本发明的第一实施例的半导体器件的制造方法的实例的横截面图。
图8是示出根据本发明的第一实施例的半导体器件的制造方法的实例的横截面图。
图9是示出根据本发明的第一实施例的半导体器件的制造方法的实例的横截面图。
图10是示出根据本发明的第一实施例的半导体器件的制造方法的实例的横截面图。
图11是示出根据本发明的第一实施例的半导体器件的制造方法的实例的横截面图。
图12是示出根据本发明的第一实施例的半导体器件的制造方法的实例的横截面图。
图13是示出根据本发明的第二实施例的半导体器件的构造的横截面图。
图14是示出根据本发明的第二实施例的半导体器件的制造方法的实例的横截面图。
图15是示出根据本发明的第二实施例的半导体器件的制造方法的实例的横截面图。
图16是示出根据本发明的第二实施例的半导体器件的制造方法的实例的横截面图。
图17是示出根据本发明的第二实施例的半导体器件的制造方法的实例的横截面图。
图18是示出根据本发明的第二实施例的半导体器件的制造方法的实例的横截面图。
图19是示出根据本发明的第二实施例的半导体器件的制造方法的实例的横截面图。
图20是示出根据本发明的第二实施例的半导体器件的制造方法的实例的横截面图。
具体实施方式
下面，将参考所附附图为本发明的半导体器件及其制造方法的实施例提供描述。
(第一实施例)
图3是示出根据本发明的半导体器件的构造的横截面图。该半导体器件1包括：作为第一区的P阱12；源极区20；作为第二区的场区14；漏极区30；栅极绝缘层60；场绝缘层50；以及栅极电极40。
P阱12被形成在以硅衬底为例的P型半导体衬底10的表面区域中。P阱12的导电类型是P型。P阱12的P型杂质浓度高于半导体衬底10。在P阱12中，源极区20被形成在半导体衬底10的表面区域中。源极区20的导电类型是N型。源极区20具有基本等于漏极区30的N型杂质浓度。源极区20经由接触器71连接到上部互连。
场区14形成在半导体衬底10的表面区域中。场区14的导电类型是N型。场区14的N型杂质浓度低于漏极区30的N型杂质浓度。在场区14中，漏极区30形成在半导体衬底10的表面区域中。漏极区的导电类型N型。漏极区30经由接触器72连接到上部互连。
在源极区20和场区14之间，栅极绝缘层60形成在半导体衬底10的正表面上。栅极绝缘层60的一端达到源极区20的部分的正表面，并且栅极绝缘层60的另一端达到场绝缘层50的端部52。氧化硅层作为栅极绝缘层60的例子。
在场区14中，在漏极区30和栅极绝缘层60之间，场绝缘层50形成在半导体衬底10的表面区域中。场绝缘层50在其与栅极电极40重叠的部分中具有一阶梯51，该阶梯51具有一使该场绝缘层50比它的剩余部分更薄的高度Δ。场绝缘层50的在栅极绝缘层60和阶梯51之间的部分的最大膜厚度(从下表面54开始的厚度(下文中相同))t1比其在漏极区30和阶梯51之间的剩余部分的最大膜厚度t0更薄(t1＜t0)。另外，场绝缘层50的在栅极绝缘层60和阶梯51之间的部分的最大膜厚度t1比栅极绝缘层60的膜厚度t11更厚(t1＞t11)。而且，场绝缘层50在栅极绝缘层60和阶梯51之间的部分中具有平坦部53，所述平坦部53包括基本上平行于半导体衬底10的正表面的平坦表面。平坦部53在从阶梯51到场绝缘层50的在更接近栅极绝缘层60的一侧的端部52的附近的位置的范围(宽度L)中延伸。在该范围中的任何位置的平坦部53的膜厚度t利用t11＜t(≤t1)＜t0来表示。氧化硅膜作为场绝缘层50的例子。
对于阶梯51的高度Δ没有具体的限制，只要在从阶梯51到场绝缘层50的在更接近栅极绝缘层60的一侧的端部52的附近的位置的范围中的任意位置处，平坦部53的膜厚度t满足t11＜t＜t0，以及只要膜厚度被设置为能够使得下述的导通电阻被降低。不过，理想的是，高度Δ应该按照如此的方式设置，使得平坦部53的顶表面的位置等于或高于栅极绝缘层60的顶表面的位置。另外，理想的是，高度Δ应该按照下述方式设置，使得平坦部53的顶表面的位置等于或高于在没有与栅极电极40重叠的场绝缘层50的那一部分的顶表面的高度和栅极绝缘层60的顶表面的高度之间的中间值。那是因为，如果在场绝缘层50上的平坦部53的膜厚度太薄，则击穿电压(BVds)可能由在该部分中产生的电场确定，从而不能增加BVds。
图3表示其中阶梯51具有单个阶(tier)的实例。然而，在阶梯51的位置和场绝缘层50的在更接近栅极绝缘层60的一侧的端部52的位置之间，还可能提供多个阶，并且还可以赋予该多个阶与阶梯51具有的功能相同的功能。在该情形中，如在图3中所示，多个阶应该按照如下所述的方式被设置在阶梯51的位置和端部52的位置之间，使得场绝缘层50的顶表面单调地越来越靠近半导体衬底10。此外，可以包括平缓的斜坡来代替阶梯。如此的构造使得在有利于栅极电极40在阶梯上的阶梯覆盖的同时，可降低导通电阻。
栅极电极40覆盖栅极绝缘层60的部分和场绝缘层50的部分(包括阶梯51)。栅极电极40的一端达到栅极绝缘层60的在更靠近源极区20的一侧的端部的附近。栅极电极40的另一端达到超过场绝缘层50的阶梯51的范围。多晶硅膜作为栅极电极40的例子。栅极电极40经由接触器(未示出)连接到上部互连。
在上述实施例的情形中，如在图3中所示，具有场漏结构的晶体管包括：在场绝缘层50中的阶梯51；和栅极电极40，其被形成为用于覆盖阶梯51。另外，场绝缘层50的较薄范围被栅极电极40完全覆盖，并且场绝缘层50的较厚范围被栅极电极40部分地覆盖。通过在场绝缘层50的与栅极电极40重叠的部分形成阶梯51，可获得下面的效果。(1)位于栅极电极40的在更靠近漏极区30的一侧的端部下的场绝缘层50的部分更厚。该厚度使得可以衰减电场，并且因此可以增加BVds。(2)位于栅极电极40的在栅极绝缘层60和阶梯51之间的部分下的场绝缘层50的部分更薄。该厚度使得累积层更容易形成在偏移层(场层14)的表面中，并且因此可以降低导通电阻。总之，可以同时实现击穿电压(BVds)的增加和导通电阻的降低。
接着，将会为根据本实施例的半导体器件的制造方法提供描述。图4到12是示出根据本实施例的半导体器件的制造方法的实例的横截面图。注意，根据本实施例的半导体器件的制造方法只是一个实例，因此，在本发明的范围内可以对其进行适当修改。
如在图4中所示，氧化物膜60a形成在作为半导体衬底10的P型(P-)硅衬底上。接着，光致抗蚀剂膜(未示出)形成在氧化物膜60a上，其中，所述光致抗蚀剂膜具有包括用于形成场14的开口部分的图形。然后，通过将光致抗蚀剂膜用作掩模，N型杂质(以P(磷)和As(砷)为例)通过位于开口部分的底部的氧化物膜60a被注入到半导体衬底10中。由此，形成杂质注入层14a。然后，光致抗蚀剂膜被去除。因而，氧化物膜60a被暴露给外界。
接着，氮化物膜91形成在氧化物膜60a上。之后，光致抗蚀剂膜(未示出)形成在氮化物膜91上，其中，所述光致抗蚀剂膜具有包括用于形成场绝缘层50的开口的图形。在那之后，通过将光致抗蚀剂膜用作掩模，氮化物膜91通过开口被蚀刻。然后，光致抗蚀剂膜被去除。因而，用于形成场绝缘层50的开口部分91a形成在氮化物膜91中。
之后，如在图5中所示，通过形成在氮化物膜91中的开口部分91a，半导体衬底10被局部地氧化，并且因此形成绝缘层50a。当该绝缘层50a形成时，用于氧化处理的氧进入分别在开口部分91a的端部之下的部分。结果，在水平方向(在其中，半导体衬底10的正表面延伸的方向)上，热氧化在半导体衬底10中进行。因此，尖角部被形成在绝缘层50a的两端，在该尖角部中，绝缘层50a向着它的端在厚度上渐渐变薄。该尖角部被称做鸟的喙。
随着用于形成该绝缘层50a的热氧化的进行，在杂质注入层14a中的N型杂质被扩散。因此，在其中杂质浓度较低的场区14被形成。此时，部分N型杂质也扩散进位于每一鸟的喙下面的杂质注入层14a的区域，因此在那里的下面也形成场区14。注意，每一鸟的喙下面的区域中的杂质浓度被进一步地降低，因为在水平方向上所述区域远离在N型杂质被注入的范围正上方的区域。
接着，在图6中，通过蚀刻去除氮化物膜91。接着，如在图7中所示，光致抗蚀剂膜92被局部地形成在绝缘层50a和氧化物膜60a上，其中，所述光致抗蚀剂膜具有包括用于在绝缘层50a中形成阶梯51和平坦部53的开口部分的图形。之后，如在如在图8中所示，通过将光致抗蚀剂膜92用作掩模，绝缘层50a被蚀刻。由此，场绝缘层50被形成，所述场绝缘层50具有在各自预定位置的阶梯51和平坦部53。例如，通过使用基于氢氟酸的化学液体的湿法蚀刻是这里用于实施蚀刻的方法之一。此时，没有被光致抗蚀剂膜92覆盖的位于半导体衬底10的部分的正表面上的氧化物膜60a被一起去除。在那之后，光致抗蚀剂膜92被去除。
接着，如在图9中所示，通过热氧化，栅极绝缘层60被形成在氧化物膜60a已经被去除的部分半导体衬底10的正表面上。此时，根据用于形成氧化物膜的条件，具有期望膜厚度的栅极绝缘层可以被独立于场绝缘层50而形成。之后，形成多晶硅膜(未示出)。然后，具有用于形成栅极电极40的图形的光致抗蚀剂膜(未示出)被形成在多晶硅膜上。然后，通过将光致抗蚀剂膜用作掩模，对多晶硅膜进行蚀刻。由此，如图10中所示，形成栅极电极40。此后，光致抗蚀剂膜被去除。
然后，如在图11中所示，通过将栅极电极40用作掩模，P型杂质(以B(硼)为例)被注入到半导体衬底10中。由此，形成P阱12。接着，高浓度的N型杂质被注入到P阱的表面区域中。由此，形成源极区20。同时，高浓度的N型杂质被注入到场区14的表面区域中。由此，形成漏极区30。
在那以后，层间绝缘膜(未示出)被形成以覆盖整个所产生的半导体衬底10。接着，如在图12中所示，按照穿透层间电介质的方式，形成接触器71、接触器72和接触器(未示出)，以便于分别连接到源极区20、漏极区30、栅极电极40。
通过执行包括上述步骤的根据本实施例的半导体器件的制造方法，可以制造根据本发明的半导体器件(如在图12和图3中所示)。
通过使用根据本实施例的半导体器件的制造方法而制造的半导体器件包括如在图3中所示的构造。出于这个原因，如此制造的半导体器件能够同时满足击穿电压(BVds)增加以及导通电阻降低的要求。
(第二实施例)
图13是示出根据另一实施例的半导体器件的构造的横截面图。在本实施例的情形中，具有膜厚度彼此不同的相应的栅极绝缘层的N型(单向的)高击穿电压晶体管被形成在单个晶片上。具体地，该半导体器件1包括晶体管1A和1B，所述晶体管1A和1B具有膜厚度彼此不同的相应的栅极绝缘层。晶体管1A与根据第一实施例的晶体管相同。晶体管1A包括P阱12、源极区20、场区14、漏极区30、栅极绝缘层60、场绝缘层50和栅极电极40。晶体管1B包括阱12、源极区20、场区14、漏极区30、栅极绝缘层60A、场绝缘层50A和栅极电极40。
晶体管1B的栅极绝缘层60A和场绝缘层50A的膜厚度与晶体管1A的不同。具体地，栅极绝缘层60A的膜厚度大于栅极绝缘层60的膜厚度。另外，与场绝缘层50不同，场绝缘层50A不包括阶梯51或平坦部53。晶体管1B的构造的其它部分与晶体管1A(根据第一实施例)的相同，并且因此省略其描述。
在晶体管1A中位于栅极电极40的端部下的场绝缘层50的膜厚度等于在晶体管1A中位于栅极电极40的端部下的场绝缘层50A的膜厚度。出于此原因，晶体管1A的BVds和晶体管1B的BVds可以彼此相等。
另外，本实施例使得可以在单个晶片中形成多种类型的高击穿电压晶体管，其中，所述多种类型的高击穿电压晶体管的用途不相同。在那个时候，本实施例使得可以在多个晶体管的至少之一中同时增加击穿电压(BVds)并且降低导通电阻，如对于第一实施例所示。
接着，将为根据本实施例的半导体器件的制造方法提供描述。图14到图20是示出根据本实施例的半导体器件的制造方法的实例的横截面图。每一附图的左边一半示出晶体管1B，而每一附图的右边一半示出晶体管1A。注意，根据本实施例的半导体器件的制造方法只是一个实例，并且在本发明的范围内可以对其进行适当地修改。
初始步骤与分别在图4到6中所示的根据第一实施例的步骤相同，并且在此省略对其的描述。图14表示与图6相同的条件。接着，如在图15中所示，在晶体管1A中，光致抗蚀剂膜92局部地形成在绝缘层50a和氧化物膜60a上，其中，所述光致抗蚀剂膜具有包括用于在场绝缘层50中形成阶梯51和平坦部53的开口部分的图形。另一方面，此时，在晶体管1B中，以整体地覆盖绝缘层50a和氧化物膜60a的方式，形成光致抗蚀剂膜92。
之后，如在图16中所示，在晶体管1A中，通过将光致抗蚀剂膜92用作掩模，绝缘层50a被蚀刻。由此，形成在其预定位置具有阶梯51和平坦部53的场绝缘层50。例如，通过使用基于氢氟酸的化学液体的湿法蚀刻是这里用于实施蚀刻的方法之一。此时，没有被光致抗蚀剂膜92覆盖的位于部分半导体衬底10的正表面上的氧化物膜60a被一起去除。另一方面，在此时，在晶体管1B中，因为绝缘层50a和氧化物膜60a被光致抗蚀剂膜92覆盖，所以绝缘层50a和氧化物膜60a没有被蚀刻。绝缘层50a变为场绝缘层50A。然后，光致抗蚀剂膜92被去除。
接着，如图17中所示，在晶体管1A中，通过热氧化，栅极绝缘层60被形成在氧化物膜60a已经被去除的部分半导体衬底10的正表面上。此时，根据用于形成氧化物膜的条件，具有期望膜厚度的栅极绝缘层可以被独立于场绝缘层50而形成。另一方面，此时，在晶体管1B中，由于热氧化，氧化物膜60a的膜厚度变得更大，并且因此氧化物膜60a变为栅极绝缘层60A。通过该步骤，可以使在晶体管1B中的栅极绝缘层60A在厚度上变得更厚，而同时使晶体管1A中的栅极绝缘层60在厚度上变得更薄。
在图18到20中所示的接下来的步骤与在图10到12中所示的用于第一实施例的步骤相同，并且因此将省略其描述。
通过执行包括上述步骤的根据本实施例的半导体器件的制造方法，可以制造根据本发明的半导体器件(如在图20和图13中所示)。
根据本实施例的半导体器件的制造方法使得可以在单个晶片上形成至少两种具有膜厚度彼此不同的相应的栅极绝缘层的高击穿电压晶体管，而不增加制造步骤的数量。此时，根据本实施例的方法使得至少一个晶体管同时增加击穿电压(BVds)并且降低导通电阻。
通过关注于N型(单向的)高击穿电压晶体管，已经为实施例提供了前面的描述。然而，本发明不被限制于这些实施例。本发明可以被相似地应用到P型(单向的)高击穿电压晶体管、N型(双向的)高击穿电压晶体管以及P型(双向的)高击穿电压晶体管。在这种应用的情形中，本发明还能够提供与上述实施例能够提供的效果相同的效果。

Claims (6)

1.一种半导体器件，包括：
第一导电类型的第一区，所述第一区形成在半导体衬底的表面区域中；
第二导电类型的源极区，所述源极区形成在所述第一区的表面区域中；
第二导电类型的第二区，所述第二区形成在所述半导体衬底的表面区域中；
第二导电类型的漏极区，所述漏极区形成在所述第二区的表面区域中；
栅极绝缘层，所述栅极绝缘层形成于在所述源极区和所述第二区之间的所述半导体衬底的正表面上；
场绝缘层，所述场绝缘层形成于在所述漏极区和所述栅极绝缘层之间的所述半导体衬底的表面区域中；以及
栅极电极，所述栅极电极覆盖一部分所述栅极绝缘层和一部分所述场绝缘层，
其中，所述场绝缘层在与所述栅极电极相重叠的部分中具有阶梯，并使得在所述阶梯和所述栅极绝缘层之间的所述场绝缘层的部分比所述场绝缘层的其它部分更薄。
2.根据权利要求1所述的半导体器件，其中，
在所述阶梯和所述栅极绝缘层之间的所述场绝缘层的所述部分的最大膜厚度小于在所述阶梯和所述漏极区之间的所述场绝缘层的部分的最大膜厚度。
3.根据权利要求2所述的半导体器件，其中，
在所述阶梯和所述栅极绝缘层之间的所述场绝缘层的所述部分具有与所述半导体衬底的正表面基本上平行的表面。
4.根据权利要求2所述的半导体器件，其中，
在所述阶梯和所述栅极绝缘层之间的所述场绝缘层的所述部分的最大膜厚度大于所述栅极绝缘层的膜厚度。
5.一种半导体器件的制造方法，包括以下步骤：
在半导体衬底的正表面上形成绝缘层，在所述半导体衬底的表面区域中形成第二导电类型的第二区，以及在所述第二区的表面区域中形成场绝缘层；
形成抗蚀剂膜，所述抗蚀剂膜具有包括与所述场绝缘层的部分对应的开口部分的图形；
通过将所述抗蚀剂膜用作掩模，而去除一部分所述场绝缘层的上部；
形成栅极电极，以使得所述栅极电极覆盖在所述半导体衬底的所述正表面上形成的栅极绝缘层的一部分和包括阶梯在内的所述场绝缘层的一部分；
在所述半导体衬底的表面区域中形成第一导电类型的第一区；以及，
在所述第一区的表面区域中形成第二导电类型的源极区，以及在所述第二区的表面区域中形成第二导电类型的漏极区。
6.一种半导体器件的制造方法，包括以下步骤：
形成以下各层，其中包括：
在半导体衬底的第一形成区段的正表面上形成第一绝缘层，而在所述半导体衬底的第二形成区段的正表面上形成第二绝缘层，
在所述第一形成区段的表面区域中形成第二导电类型的第二区，而在所述第二形成区段的表面区域中形成第二导电类型的第四区，以及
在所述第二区的表面区域中形成第一场绝缘层，而在所述第四区的表面区域中形成第二场绝缘层；
在所述第一形成区段中，通过去除所述第一场绝缘层的一部分的上部和所述第一绝缘层的一部分而形成阶梯；
通过热氧化，在所产生的第一形成区段的正表面上形成第一栅极绝缘层，并且在所产生的第二形成区段的正表面上形成第二栅极绝缘层，所述第二栅极绝缘层通过使所述第二绝缘层变厚而获得；
形成第一栅极电极，以使得所述第一栅极绝缘层的一部分和包括所述阶梯的所述第一场绝缘层的一部分被所述第一栅极电极覆盖，同时形成第二栅极电极，以使得所述第二栅极绝缘层的一部分和所述第二场绝缘层的一部分被所述第二栅极电极覆盖；
在所得到的第一形成区段的表面区域中形成第一导电类型的第一区，在所得到的第二形成区段的表面区域中形成第一导电类型的第三区；以及
在所述第一区的表面区域中形成第二导电类型的第一源极区，而在所述第二区的表面区域中形成第二导电类型的第一漏极区，同时，在所述第三区的表面区域中形成第二导电类型的第二源极区，而在所述第四区的表面区域中形成第二导电类型的第二漏极区。
CN2009101417266A 2008-05-23 2009-05-25 半导体器件及其制造方法 Expired - Fee Related CN101587911B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008135897 2008-05-23
JP2008135897A JP2009283784A (ja) 2008-05-23 2008-05-23 半導体装置及び半導体装置の製造方法
JP2008-135897 2008-05-23

Publications (2)

Publication Number Publication Date
CN101587911A true CN101587911A (zh) 2009-11-25
CN101587911B CN101587911B (zh) 2012-09-05

Family

ID=41059604

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101417266A Expired - Fee Related CN101587911B (zh) 2008-05-23 2009-05-25 半导体器件及其制造方法

Country Status (5)

Country Link
US (1) US20090289312A1 (zh)
EP (1) EP2131399A3 (zh)
JP (1) JP2009283784A (zh)
KR (1) KR101106511B1 (zh)
CN (1) CN101587911B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104282627A (zh) * 2013-07-11 2015-01-14 精工爱普生株式会社 半导体装置及其制造方法
CN104659094A (zh) * 2013-11-22 2015-05-27 立锜科技股份有限公司 横向双扩散金属氧化物半导体元件及其制造方法
CN107123681A (zh) * 2016-02-25 2017-09-01 瑞萨电子株式会社 半导体装置以及半导体装置的制造方法
CN111725316A (zh) * 2019-03-20 2020-09-29 株式会社东芝 半导体装置及其制造方法
CN112490288A (zh) * 2019-09-12 2021-03-12 株式会社东芝 半导体装置
CN113223941A (zh) * 2021-04-28 2021-08-06 杰华特微电子股份有限公司 横向变掺杂结构的制造方法及横向功率半导体器件

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5517691B2 (ja) * 2010-03-26 2014-06-11 株式会社日立製作所 半導体装置およびその製造方法
TWI467766B (zh) * 2012-08-31 2015-01-01 Nuvoton Technology Corp 金氧半場效電晶體及其製造方法
KR102286014B1 (ko) * 2015-11-23 2021-08-06 에스케이하이닉스 시스템아이씨 주식회사 개선된 온저항 및 브레이크다운전압을 갖는 고전압 집적소자
DE102017130213B4 (de) * 2017-12-15 2021-10-21 Infineon Technologies Ag Planarer feldeffekttransistor
JP7114290B2 (ja) * 2018-03-16 2022-08-08 株式会社東芝 半導体装置
CN111244178B (zh) * 2020-01-15 2020-10-16 合肥晶合集成电路有限公司 扩散型场效应晶体管的形成方法
US11908930B2 (en) * 2021-08-17 2024-02-20 Globalfoundries Singapore Pte. Ltd. Laterally-diffused metal-oxide-semiconductor devices with a multiple-thickness buffer dielectric layer

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5889865A (ja) * 1981-11-24 1983-05-28 Hitachi Ltd 絶縁ゲ−ト型半導体装置及びその製造法
JPS59161871A (ja) * 1983-02-16 1984-09-12 ノ−ザン・テレコム・リミテツド 高電圧金属オキサイド半導体トランジスタ
CA1186072A (en) * 1983-02-17 1985-04-23 Robert A. Hadaway High voltage metal oxide semiconductor transistors
JP2744126B2 (ja) * 1990-10-17 1998-04-28 株式会社東芝 半導体装置
JPH11317519A (ja) * 1998-05-01 1999-11-16 Sony Corp 半導体装置およびその製造方法
JP2003168796A (ja) * 2001-11-30 2003-06-13 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2004335990A (ja) * 2003-03-10 2004-11-25 Fuji Electric Device Technology Co Ltd Ｍｉｓ型半導体装置
JP2005183633A (ja) * 2003-12-18 2005-07-07 Toyota Central Res & Dev Lab Inc 半導体装置とその製造方法
JP4746332B2 (ja) * 2005-03-10 2011-08-10 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
JP3897801B2 (ja) * 2005-08-31 2007-03-28 シャープ株式会社 横型二重拡散型電界効果トランジスタおよびそれを備えた集積回路
JP2008091689A (ja) * 2006-10-03 2008-04-17 Sharp Corp 横型二重拡散型ｍｏｓトランジスタおよびその製造方法、並びに集積回路
JP4700043B2 (ja) * 2007-11-07 2011-06-15 Ｏｋｉセミコンダクタ株式会社 半導体素子の製造方法
JP5211652B2 (ja) * 2007-11-16 2013-06-12 トヨタ自動車株式会社 横型ｍｏｓトランジスタの製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104282627A (zh) * 2013-07-11 2015-01-14 精工爱普生株式会社 半导体装置及其制造方法
CN104659094A (zh) * 2013-11-22 2015-05-27 立锜科技股份有限公司 横向双扩散金属氧化物半导体元件及其制造方法
CN107123681A (zh) * 2016-02-25 2017-09-01 瑞萨电子株式会社 半导体装置以及半导体装置的制造方法
CN111725316A (zh) * 2019-03-20 2020-09-29 株式会社东芝 半导体装置及其制造方法
CN112490288A (zh) * 2019-09-12 2021-03-12 株式会社东芝 半导体装置
CN112490288B (zh) * 2019-09-12 2024-09-27 株式会社东芝 半导体装置
CN113223941A (zh) * 2021-04-28 2021-08-06 杰华特微电子股份有限公司 横向变掺杂结构的制造方法及横向功率半导体器件
CN113223941B (zh) * 2021-04-28 2024-05-24 杰华特微电子股份有限公司 横向变掺杂结构的制造方法及横向功率半导体器件

Also Published As

Publication number Publication date
EP2131399A2 (en) 2009-12-09
KR20090122136A (ko) 2009-11-26
CN101587911B (zh) 2012-09-05
US20090289312A1 (en) 2009-11-26
EP2131399A3 (en) 2009-12-30
JP2009283784A (ja) 2009-12-03
KR101106511B1 (ko) 2012-01-20

Similar Documents

Publication Publication Date Title
CN101587911B (zh) 半导体器件及其制造方法
US11257944B2 (en) Semiconductor device and semiconductor device manufacturing method
JP3976374B2 (ja) トレンチｍｏｓゲート構造を有する半導体装置及びその製造方法
CN103972289B (zh) 半导体装置及制造半导体装置的方法
CN100399583C (zh) 具有静电放电保护的齐纳二极管的双扩散金属氧化物半导体场效应晶体管
CN101295712B (zh) 沟槽金属氧化物半导体
KR100697148B1 (ko) 반도체 장치의 제조 방법
CN1877858B (zh) 金属氧化物半导体场效应晶体管及其制造方法
US20030075759A1 (en) Semiconductor device and its manufacturing method
US20060186465A1 (en) DMOS device having a trenched bus structure
DE112006000522T5 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
US7045858B2 (en) Semiconductor device and method of manufacturing the same
KR20000017157A (ko) 소거 전압을 감소시킨 반도체 장치와 메모리 장치, 및 그 형성 방법
CN103378159B (zh) 具有mosfet的晶体管装置和制造方法
US20220285487A1 (en) Superjunction semiconductor device with different effective epitaxial layer thicknesses and method of manufacturing same
JP2004200441A (ja) 半導体装置とその製造方法
EP1037285A1 (en) Semiconductor device having a trench gate structure
JP2007043208A (ja) トレンチ構造を有する半導体装置及びその製造方法
JP2006196545A (ja) 半導体装置の製造方法
CN111370486A (zh) 沟槽型mos场效应晶体管及方法、电子设备
KR0155861B1 (ko) 스택 게이트형 소자분리구조를 갖는 반도체장치 및 그 제조방법
JPH1093086A (ja) 絶縁ゲート型半導体装置およびその製造方法
JP2007081424A (ja) トレンチ構造を有する半導体装置及びその製造方法
JP5135884B2 (ja) 半導体装置の製造方法
JP2007043209A (ja) トレンチ構造を有する半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: HU NAN QIU ZEYOU PATENT STRATEGIC PLANNING CO., LT

Free format text: FORMER OWNER: QIU ZEYOU

Effective date: 20101101

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 410005 28/F, SHUNTIANCHENG, NO.185, FURONG MIDDLE ROAD, CHANGSHA CITY, HU NAN PROVINCE TO: 410205 JUXING INDUSTRY BASE, NO.8, LUJING ROAD, CHANGSHA HIGH-TECH. DEVELOPMENT ZONE, YUELU DISTRICT, CHANGSHA CITY, HU NAN PROVINCE

TA01 Transfer of patent application right

Effective date of registration: 20101109

Address after: Kanagawa, Japan

Applicant after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Applicant before: NEC Corp.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120905

Termination date: 20140525