CN209766425U - 一种带有过压斩波特性的可控硅芯片 - Google Patents

一种带有过压斩波特性的可控硅芯片 Download PDF

Info

Publication number
CN209766425U
CN209766425U CN201920529757.8U CN201920529757U CN209766425U CN 209766425 U CN209766425 U CN 209766425U CN 201920529757 U CN201920529757 U CN 201920529757U CN 209766425 U CN209766425 U CN 209766425U
Authority
CN
China
Prior art keywords
type
base region
long base
type long
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn - After Issue
Application number
CN201920529757.8U
Other languages
English (en)
Inventor
王成森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JIANGSU JIEJIE MICROELECTRONICS CO Ltd
Original Assignee
JIANGSU JIEJIE MICROELECTRONICS CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JIANGSU JIEJIE MICROELECTRONICS CO Ltd filed Critical JIANGSU JIEJIE MICROELECTRONICS CO Ltd
Priority to CN201920529757.8U priority Critical patent/CN209766425U/zh
Application granted granted Critical
Publication of CN209766425U publication Critical patent/CN209766425U/zh
Withdrawn - After Issue legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Thyristors (AREA)

Abstract

本实用新型公开了一种带有过压斩波特性的可控硅芯片,芯片包含中部的N型长基区N1,P型短基区P2、P3、P4、P5、P6、P7,隔离墙P1,扩磷区域N2(或扩磷区域N2、N3、N4)等。尤其所述的:P型短基区P4与P2、P3之间由N型长基区N1隔开,P型短基区P7与P5、P6之间由N型长基区N1隔开;P型短基区P4、P7与N型长基区N1形成可控硅的斩波特性,使得可控硅既提升自身防护能力、又可以保护后端电路的器件,甚至可以取消前端的TVS保护器件,既提升了电路安全性、又简化了电路器件,且降低生产制造成本。

Description

一种带有过压斩波特性的可控硅芯片
技术领域
本实用新型涉及可控硅技术领域,一种带有过压斩波特性的可控硅及其制备方法。
背景技术
电力半导体器件可控硅,主要包括外壳、芯片、框架三部分,其核心部分在于芯片,芯片的阳极焊接在框架上,芯片的门极和阴极分别通过导线连接到框架相应的管脚上,外壳起到保护芯片的作用。
实际的应用场景中,在电路板的前端,通常需要压敏电阻、TVS等防护器件对可控硅、控制芯片等后端器件进行过压保护,防止电网尖峰、雷击、电磁干扰等恶劣工况对后端器件(可控硅、控制芯片等)的损坏。
普通的可控硅是没有过压保护功能的,一旦电路前端的压敏电阻、TVS等防护器件未能有效降低电路残压,会将可控硅、控制芯片等整个回路上的所有器件损毁,造成重大的经济损失。
实用新型内容
本实用新型的目的在于:提供一种带有过压斩波特性的可控硅芯片,将可控硅与TVS集成在一起,既可实现可控硅器件的半可控特性、又可实现TVS器件的过压斩波特性;使得该可控硅既提升自身防护能力、又可以保护后端电路的器件,甚至可以取消前端的TVS保护器件,既提升了电路安全性、又简化了电路器件,且降低生产制造成本。
为了达到上述目的,本实用新型的一个技术方案是提供一种带有斩波特性的可控硅芯片。
该芯片包括位于芯片中间的N型长基区N1,设置在N型长基区N1下侧的P型长基区P5、P6和P型短基区P7,设置在N型长基区N1上侧的P型长基区P2、P3和P型短基区P4。短基区P4、P7分别与N型长基区N1形成纵向TVS结构。
P型长基区P2上设置有扩磷区域N2,P型长基区P3上设置有扩磷区域N3、P型长基区P5上设置有扩磷区域N4;所述扩磷区域N3上设置门极。P型长基区P2、P型短基区P4、所述扩磷区域N2及N型长基区N1上设置阴极。P型长基区P5、P6、P型短基区P7,扩磷区域N4,隔离墙P1,N型长基区N1上设置阳极。
进一步的,P型短基区P4与P型长基区P2、P3之间由N型长基区N1隔开,P型短基区P7与P型长基区P5、P6之间由N型长基区N1隔开。
进一步的,隔离墙P1与所述门极、所述阴极之间设置有沟槽保护,
进一步的,该可控硅芯片为双向可控硅芯片,在所述隔离墙P1上设置有划切区域;在所述门极与阴极之间,设置有氧化层薄膜;所述沟槽内设有玻璃膜进行钝化保护。
进一步的,P型短基区P4、P7与P型长基区P2、P3、P5、P6之间,间隔距离大于50um。
进一步的,P型短基区P4、P7的结深低于与P型长基区P2、P3、P5、P6的结深,结深差异大于10um;用于实现可控硅的双向过压斩波特性。
与现有技术相比,本实用新型带有斩波特性的可控硅芯片,包含N型长基区N1,P型长基区P2、P3、P5、P6,P型短基区P4、P7,隔离墙P1,扩磷区域N2、N3、N4,沟槽。其中P型短基区P4、P7是由硅片经隔离扩散后,双面经过氧化、光刻P区窗口并高温扩散形成P型长基区P2、P3、P5、P6区,然后再次光刻P区窗口并高温扩散形成P型短基区P4、P7。P型短基区P4、P7与P型长基区P2、P3、P5、P6之间由N型长基区N1隔开。本实用新型通过P型短基区P4、P7与N型长基区N1形成TVS结构,实现可控硅的斩波特性,使得可控硅既提升自身防护能力、又可以保护后端电路的器件,甚至可以取消前端的TVS保护器件,既提升了电路安全性、又简化了电路器件,且降低生产制造成本。
附图说明
图1为本实用新型芯片结构示意图。
图2为本实用新型等效电路示意图。
具体实施方式
下面结合附图和具体实施方式对本实用新型作进一步说明。
本实施方式中的可控硅为带有斩波特性的双向可控硅,主要包含外壳、芯片、框架三部分,其核心部分在于芯片,芯片的阳极焊接在框架上,芯片的门极和阴极分别通过导线连接到框架相应的管脚上,外壳起到保护芯片的作用。
如图1所示,带有过压斩波特性双向可控硅芯片,包括N型长基区N1、隔离墙P1、P型长基区P2、P型长基区P3、P型短基区P4、P型长基区P5、P型长基区P6、P型短基区P7、扩磷区域N2、扩磷区域N3、扩磷区域N4、氧化层112、沟槽113、划切道114、门极115、阴极116、阳极117。短基区P4、P7经光刻、离子注入、高温扩散后推结而成,分别与N型长基区N1形成TVS结构(纵向),从而实现可控硅的双向过压斩波特性。
芯片中间为N型长基区N1,上下两侧依次分布为:P型长基区P3、P型短基区P4、P型长基区P2,P型长基区P5、P型短基区P7、P型长基区P6,四周有隔离墙P1环绕。扩磷区域N2在P型长基区P2之内,扩磷区域N3在P型长基区P3内,扩磷区域N4在P型长基区P5内。扩磷区域N2、P型长基区P2、N型长基区N1上方为阴极116。扩磷区域N3和P型长基区P3的上方为门极115。N型长基区N1、扩磷区域N4、隔离墙P1、P型长基区P5、P型长基区P6、P型短基区P7的下方为阳极117。隔离墙P1上方有划切道114。门极115和阴极116与隔离墙P1之间有沟槽113隔开。门极115与阴极116之间有氧化层112隔开。
一种带有过压斩波特性可控硅芯片的制作方法,步骤包括:
硅片来料检验:选取<111>晶向、直拉单晶或区熔单晶,电阻率20-100Ω·cm,硅片厚度200~400um。
双面氧化:高温湿氧法生长氧化层,厚度大于1um;
隔离扩散:扩散温度1200~1280℃,扩散时间20~60小时,以实现硅片厚度为200-500um的对通隔离;形成的隔离墙厚度为150~400um。
光刻P型长基区窗口:双面涂覆光刻胶,经曝光、显影、坚膜后,用BOE或氢氟酸腐蚀液腐蚀P型基区窗口内的氧化层;硫酸去除表面剩余的光刻胶。
双面注入硼:注入能量40~80KeV、注入硼剂量1~5E15。
高温扩散:扩散温度1200~1280℃,扩散时间15~30小时,扩散气氛:氮气与氧气比例1:1~2:1,其中,氮气流量2~6L/min,氧气流量1~3L/min,升温速率3~5℃/min、降温速率1~3℃/min;即,形成图1中P型长基区P2、P3、P5、P6,硼的结深为20-50um;
光刻P型短基区窗口:双面涂覆光刻胶,经曝光、显影、坚膜后,用BOE或氢氟酸腐蚀液腐蚀P型短基区窗口P4、P7内的氧化层;硫酸去除表面剩余的光刻胶。
双面注入硼:注入能量40~80KeV、注入硼剂量1~5E15。
高温扩散:扩散温度1200~1280℃,扩散时间15~30小时,扩散气氛:氮气与氧气比例1:1~2:1,其中,氮气流量2~6L/min,氧气流量1~3L/min,升温速率3~5℃/min、降温速率1~3℃/min;即,形成图2中P型短基区P4、P7,P型短基区P4、P7内硼的结深为30-50um;P型长基区P2、P3、P5、P6内硼的结深为40-80um;两者间隔大于50um,结深差异大于10um。
双面刻K区:在硅片双面光刻扩磷区域。
磷扩散:采用三氯氧磷(POCl3)液态源扩散,预扩温度1050~1150℃,预扩时间60-90分钟,源温15-20℃,磷再扩温度1150~1200℃,时间4-5小时,R□为0.3-1.00□,扩散结深为10-20um。即,形成了图1中所示的扩磷区域N2、N3、N4。
正面刻槽:在硅片正面光刻沟槽区域,并用BOE或氢氟酸腐蚀液腐蚀将沟槽内氧化层腐蚀干净。
台面腐蚀:用硅腐蚀液腐蚀沟槽,沟槽槽深:70-120um。
玻璃钝化:玻璃粉与粘结剂按一定配比搅拌成玻璃糊,搅拌均匀后,用刀片均匀刮涂在硅片正面;经高温烧结后,形成图1中玻璃钝化膜113。
正面刻引线: 正面刻出需要进行金属化的区域,并将区域内的氧化层腐蚀干净。
双面金属化: 在硅片正背面分别蒸发钛-镍-银,钛蒸发厚度要求1200-1600埃,镍蒸发厚度要求4500-5500埃,银蒸发厚度要求1.4-1.7um。即,在对应位置形成了图1中所示的门极115、阴极116和阳极117。
正面反刻:对不需要金属层覆盖的区域进行光刻。光刻后腐蚀去除上述区域内的金属层,然后进行剥离去胶。
合金:真空合金,加强金属与硅的结合力。
测试:按照芯片参数要求进行测试。
划切:硅片划切成互相分离的芯片。
将划切后的芯片进行粘片、键合、包封、电镀、切筋、成品测试,最终的产品即为带有过压斩波特性的可控硅。

Claims (6)

1.一种带有过压斩波特性的可控硅芯片,其特征在于:包括位于芯片中间的N型长基区N1,设置在N型长基区N1下侧的P型长基区P5、P6和P型短基区P7,设置在N型长基区N1上侧的P型长基区P2、P3和P型短基区P4;短基区P4、P7分别与N型长基区N1形成TVS结构;
所述P型长基区P2上设置有扩磷区域N2,P型长基区P3上设置有扩磷区域N3、P型长基区P5上设置有扩磷区域N4;所述扩磷区域N3上设置门极;
所述P型长基区P2、P型短基区P4、所述扩磷区域N2及N型长基区N1上设置阴极;
所述P型长基区P5、P6、P型短基区P7,扩磷区域N4,隔离墙P1,N型长基区N1上设置阳极。
2.按照权利要求1所述的一种带有过压斩波特性的可控硅芯片,其特征在于:所述P型短基区P4与P型长基区P2、P3之间由N型长基区N1隔开,P型短基区P7与P型长基区P5、P6之间由N型长基区N1隔开。
3.按照权利要求1所述的一种带有过压斩波特性的可控硅芯片,其特征在于:所述隔离墙P1与所述门极、所述阴极之间设置有沟槽保护。
4.按照权利要求3所述的一种带有过压斩波特性的可控硅芯片,其特征在于:该可控硅芯片为双向可控硅芯片,在所述隔离墙P1上设置有划切区域;在所述门极与阴极之间,设置有氧化层薄膜;所述沟槽内设有玻璃膜进行钝化保护。
5.按照权利要求1所述的一种带有过压斩波特性的可控硅芯片,其特征在于:所述P型短基区P4、P7与P型长基区P2、P3、P5、P6之间,间隔距离大于50um。
6.按照权利要求1所述的一种带有过压斩波特性的可控硅芯片,其特征在于:所述P型短基区P4、P7的结深低于与P型长基区P2、P3、P5、P6的结深,结深差异大于10um;用于实现可控硅的双向过压斩波特性。
CN201920529757.8U 2019-04-18 2019-04-18 一种带有过压斩波特性的可控硅芯片 Withdrawn - After Issue CN209766425U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201920529757.8U CN209766425U (zh) 2019-04-18 2019-04-18 一种带有过压斩波特性的可控硅芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201920529757.8U CN209766425U (zh) 2019-04-18 2019-04-18 一种带有过压斩波特性的可控硅芯片

Publications (1)

Publication Number Publication Date
CN209766425U true CN209766425U (zh) 2019-12-10

Family

ID=68759792

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201920529757.8U Withdrawn - After Issue CN209766425U (zh) 2019-04-18 2019-04-18 一种带有过压斩波特性的可控硅芯片

Country Status (1)

Country Link
CN (1) CN209766425U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110071171A (zh) * 2019-04-18 2019-07-30 江苏捷捷微电子股份有限公司 一种带有过压斩波特性的可控硅芯片及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110071171A (zh) * 2019-04-18 2019-07-30 江苏捷捷微电子股份有限公司 一种带有过压斩波特性的可控硅芯片及其制备方法
CN110071171B (zh) * 2019-04-18 2024-04-16 江苏捷捷微电子股份有限公司 一种带有过压斩波特性的可控硅芯片及其制备方法

Similar Documents

Publication Publication Date Title
KR101579854B1 (ko) 인 시투 표면 패시베이션을 구비한 이온 주입된 선택적 이미터 태양전지
CN110047946B (zh) 薄硅太阳能电池的金属箔辅助制造
KR101851884B1 (ko) 반도체 장치의 제조 방법 및 유리 피막 형성 장치
CN106601826B (zh) 一种快恢复二极管及其制作方法
CN102592995A (zh) 齐纳二极管的制造方法
US20130154064A1 (en) Glass composition for protecting semiconductor junction, method of manufacturing semiconductor device and semiconductor device
CN110098254A (zh) 利用对称性双向划片的单台面高压可控硅芯片和制造方法
CN107275443A (zh) 一种ibc电池制备方法
TW201719917A (zh) 太陽電池及太陽電池之製造方法
CN203071093U (zh) 背触点-太阳能电池
CN110071171B (zh) 一种带有过压斩波特性的可控硅芯片及其制备方法
CN209766425U (zh) 一种带有过压斩波特性的可控硅芯片
CN110010675A (zh) 一种穿通型中低压平面tvs芯片及其制备方法
CN105552122A (zh) 一种带有深阱终端环结构的平面可控硅芯片及其制造方法
TW201440235A (zh) 具有加強射極層之背接面太陽能電池
CN106611797A (zh) 一种具有局域金属寿命控制的功率器件及其制作方法
CN210403737U (zh) 一种可控硅器件
CN209675291U (zh) 利用对称性双向划片的单台面高压可控硅芯片
CN209708983U (zh) 高正向阻断电压门极灵敏触发单向可控硅芯片
CN111697092B (zh) 具有非穿透沟槽的窄边缘电流型硅pin辐射探测器及其制备方法
CN210535671U (zh) 一种可控硅器件
JP2012209316A (ja) 太陽電池素子および太陽電池モジュール
CN210296386U (zh) 整流二极管
CN107768250A (zh) 制备功率半导体器件的方法和功率半导体器件
CN110690280B (zh) 一种可控硅器件及其制备方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: No.3000 Qiantangjiang Road, Qidong Economic Development Zone, Nantong City, Jiangsu Province

Patentee after: JIANGSU JIEJIE MICROELECTRONICS Co.,Ltd.

Address before: 226200, No. 8, Xinglong Road, Qidong science and Technology Pioneer Park, Nantong, Jiangsu

Patentee before: JIANGSU JIEJIE MICROELECTRONICS Co.,Ltd.

AV01 Patent right actively abandoned
AV01 Patent right actively abandoned
AV01 Patent right actively abandoned

Granted publication date: 20191210

Effective date of abandoning: 20240416

AV01 Patent right actively abandoned

Granted publication date: 20191210

Effective date of abandoning: 20240416