CN209675291U - 利用对称性双向划片的单台面高压可控硅芯片 - Google Patents
利用对称性双向划片的单台面高压可控硅芯片 Download PDFInfo
- Publication number
- CN209675291U CN209675291U CN201920614728.1U CN201920614728U CN209675291U CN 209675291 U CN209675291 U CN 209675291U CN 201920614728 U CN201920614728 U CN 201920614728U CN 209675291 U CN209675291 U CN 209675291U
- Authority
- CN
- China
- Prior art keywords
- type
- base area
- back side
- positive
- isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Thyristors (AREA)
Abstract
本实用新型公开了一种利用对称性双向划片的单台面高压可控硅芯片，包括N‑型长基区正面的P型短基区与N+型发射区连接成一体，N‑型长基区背面的背面P型短基区通过P型对通隔离环与正面P型短基区相连。制造方法：硅片检验、生长氧化膜、光刻隔离窗、隔离划片、双面注入铝、隔离扩散、双面注入硼、双面注入铝、P型短基区扩散、光刻发射区、发射区磷扩散、光刻钝化槽、钝化槽腐蚀、钝化槽保护、光刻引线区、双面蒸发电极、光刻反刻区、合金、测试、划切。本实用新型解决了焊锡膏焊接时因溢料导致成品管的电压失效问题；解决了因树脂填充不完全出现成品管内部空气击穿问题；解决了因采用厚片而出现的不衔接，不受控等问题，提高了生产效率和良品率。
Description
技术领域
本实用新型涉及半导体芯片技术领域，尤其涉及一种利用对称性双向划片的单台面高压可控硅芯片。
背景技术
现阶段可控硅技术领域中，高压可控硅因其击穿电压的要求，一般制备成两种芯片结构：
（1）制备成双台面结构。一般采用400-430um的厚片，此厚度的硅单晶若制备成单台面结构，则存在对通隔离交叉环扩散效率慢和不能衔接，以及对通隔离环与台面沟槽形成角度不受控等一系列问题。且这种双台面结构的芯片在封装为成品管时也存在一定的风险：芯片背面和铜底板框架用焊锡膏焊接时，焊锡膏溢料后，铺于芯片背部台面上，导致最终成品管的电压失效，造成经济损失；芯片台面沟槽的弧度与铜底板框架的不匹配，导致填充环氧树脂绝缘保护时，不能完全填充于芯片台面沟槽处，会出现成品管在应用过程中的内部空气击穿而失效，造成经济损失。
（2）制备成平面结构。虽然此芯片结构克服了像双台面结构芯片在封装为成品管时的一系列问题，但因其也同样采用400-430um的厚片，仍然存在对通隔离交叉环扩散效率慢和不能衔接等一系列问题。现阶段国外公司因其设备的先进性、精确性以及可控性，故制备成此种平面结构；但国内公司因其设备的局限性，如若制备成此种芯片结构，则会造成良率低下，成本增加等现象。
实用新型内容
为解决上述缺陷，本实用新型提供一种利用对称性双向划片的单台面高压可控硅芯片。
本实用新型的技术方案是：利用对称性双向划片的单台面高压可控硅芯片，包括阳极电极A、背面P型短基区、P型对通隔离环、门极电极G、N-型长基区、正面P型短基区、N+型发射区、阴极电极K、隔离钝化槽和设置在正面的氧化膜，所述正面P型短基区设置在N-型长基区正面，且和N+型发射区连接成一体，所述N-型长基区与正面P型短基区之间形成正向电压PN结，所述门极电极G设置在正面P型短基区顶面，所述阴极电极K设置在N+型发射区顶面；所述背面P型短基区设置在N-型长基区背面，所述N-型长基区与背面P型短基区之间形成反向电压PN结，所述背面P型短基区顶面设有阳极电极A；所述背面P型短基区通过P型对通隔离环与正面P型短基区相连，所述正面P型短基区四周设有环状的隔离钝化槽。
进一步地，所述P型对通隔离环的宽度为：150-200 um。
进一步地，所述隔离钝化槽的沟槽槽深：130-150 um。
进一步地，所述正向电压PN结和反向电压PN结的结深为：80-95 um。
本实用新型的有益效果：1）不存在芯片背面和铜底板框架用焊锡膏焊接时，因焊锡膏溢料而导致成品管的电压失效，从而避免了经济损失；2）不存在填充环氧树脂绝缘保护时，因不能完全填充于芯片台面沟槽处而出现成品管在应用过程中的内部空气击穿，从而避免了经济损失；3）彻底解决了因采用厚片而出现的对通隔离交叉环扩散效率慢和不能衔接，以及对通隔离环与台面沟槽形成角度不受控等一系列问题，从而提高了生产效率和良品率。
附图说明
图1是背景技术中的芯片的纵向剖视结构示意图。
图2是背景技术中的芯片的纵向剖视结构示意图。
图3是本实用新型中芯片的纵向剖视结构示意图。
其中：1、门极电极G，2、阴极电极K，3、隔离钝化槽，4、阳极电极A，5、正面P型短基区，6、N-型长基区，7、背面P型短基区，8、P型对通隔离环，9、N+型发射区，10、氧化膜，11、反向电压PN结，12、正向电压PN结，13、P型增压环。
具体实施方式
下面结合附图对本实用新型做进一步详述，下面描述中的仅仅是本实用新型中记载的附图，对本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图，获得其它的附图。
如图3所示，一种利用对称性双向划片的单台面高压可控硅芯片，包括阳极电极A4、背面P型短基区7、P型对通隔离环8、门极电极G1、N-型长基区6、正面P型短基区5、N+型发射区9、阴极电极K2、隔离钝化槽3和设置在正面的氧化膜10，正面P型短基区5设置在N-型长基区6正面，且和N+型发射区9连接成一体，N-型长基区6与正面P型短基区5之间形成正向电压PN结12，门极电极G1设置在正面P型短基区5顶面，阴极电极K2设置在N+型发射区9顶面；背面P型短基区7设置在N-型长基区6背面，N-型长基区6与背面P型短基区7之间形成反向电压PN结11，背面P型短基区7顶面设有阳极电极A4；背面P型短基区7通过P型对通隔离环8与正面P型短基区5相连，正面P型短基区5四周设有环状的隔离钝化槽3。
P型对通隔离环8的宽度为150-200 um。隔离钝化槽3的沟槽槽深：130-150um。正向电压PN结12和反向电压PN结11的结深为80-95um。
一种利用对称性双向划片的单台面高压可控硅芯片的制造方法，包括以下步骤：
（1）硅片来料检验：选取电阻率为50-70，厚度350-450um的沿<111>方向生长的直拉单晶或区熔单晶；
（2）生长氧化膜：高温湿氧法生长厚度大于1um的氧化层；
（3）光刻隔离窗：在硅片双面涂覆光刻胶，经曝光、显影、坚膜后，利用BOE腐蚀液去除隔离窗口内的氧化层，硫酸去除表面剩余的光刻胶；
（4）双面隔离划片：利用砂轮划切设备，先行在双面隔离环处进行划切，深度为60-90um；
（5）双面注入铝：离子注入机中的铝源通过高压加速后注入硅片表面，注入能量120-150KeV，注入剂量2.5-4E15 /cm 2；
（6）隔离扩散：扩散温度1200-1300℃，扩散时间10-15小时，通入氮气和氧气进行保护，氮气流量2-6L/min，氧气流量0.2-0.6L/min；升温速率为3-5℃/min，降温速率为1-3℃/min，形成的隔离交叉环宽为未交叉50um到刚相互交叉；
（7）双面注入硼：注入能量40-80KeV，注入剂量0.5-1.5E15/cm 2；
（8）双面注入铝：注入能量120-150KeV，注入剂量1-2E15/cm 2；
（9）P型短基区扩散：扩散温度1200-1300℃，扩散时间15-20小时；扩散气氛：氮气与氧气比例10:1，其中氮气流量2-6L/min，氧气流量0.2-0.6L/min，升温速率3-5℃/min、降温速率1-3℃/min，形成正面P型短基区和背面P型短基区，其中，硼的结深为35-45um，铝的结深为80-95um，隔离环宽为150-200um；
（10）光刻发射区：在硅片正面涂覆光刻胶，经曝光、显影、坚膜后，在硅片背面涂覆光刻胶进行保护，再利用BOE腐蚀液去除发射区内的氧化层，硫酸去除表面剩余的光刻胶；
（11）发射区磷扩散：采用三氯氧磷(POCl3)液态源扩散，预扩温度1050-1150℃，预扩时间60-90分钟，源温15-20℃，磷再扩温度1150-1200℃，时间4-5小时，R□为0.5-1.5Ω/□，扩散结深为10-25um，形成正面N+型发射区；
（12）光刻钝化槽：在硅片正面涂覆光刻胶，经曝光、显影、坚膜后，在硅片背面涂覆光刻胶进行保护，再利用BOE腐蚀液去除钝化槽内的氧化层；
（13）钝化槽腐蚀：用硅腐蚀液腐蚀沟槽，沟槽槽深：130-150um；
（14）钝化槽保护：在腐蚀出的钝化槽内用LPCVD法生长一层Sipos保护膜，厚度为9000-11000A，然后填充用玻璃粉与粘结剂按1.4-2:1搅拌成的玻璃糊均匀的涂抹在硅片正面，经高温烧结成玻璃，再用LPCVD法生长一层LTO膜覆盖硅片表面，厚度为3000-6000A；
（15）光刻引线区：在硅片正面涂覆光刻胶，经曝光、显影、坚膜后，在硅片背面涂覆光刻胶进行保护，再利用BOE腐蚀液和硅腐蚀液逐层去除引线区内的LTO-Sipos-SiO2，硫酸去除表面剩余的光刻胶；
（16）双面蒸发电极：在硅片正背面分别蒸发钛-镍-银，钛蒸发厚度要求1200-1600A，镍蒸发厚度要求4500-5500A，银蒸发厚度要求4500-5500A，形成门极电极G、阴极电极K和阳极电极A；
（17）光刻反刻区：在硅片正面涂覆光刻胶，经曝光、显影、坚膜后，在硅片背面涂覆光刻胶进行保护，再利用金属腐蚀液去除反刻区内不需要的金属层，剥离液去除表面剩余的光刻胶；
（18）合金：真空合金，加强金属与硅的结合力；
（19）测试：按照芯片参数要求进行测试；
（20）划切：硅片划切成互相分离的芯片。
Claims (4)
1.利用对称性双向划片的单台面高压可控硅芯片，包括阳极电极A、背面P型短基区、P型对通隔离环、门极电极G、N-型长基区、正面P型短基区、N+型发射区、阴极电极K、隔离钝化槽和设置在正面的氧化膜，其特征在于：所述正面P型短基区设置在N-型长基区正面，且和N+型发射区连接成一体，所述N-型长基区与正面P型短基区之间形成正向电压PN结，所述门极电极G设置在正面P型短基区顶面，所述阴极电极K设置在N+型发射区顶面；所述背面P型短基区设置在N-型长基区背面，所述N-型长基区与背面P型短基区之间形成反向电压PN结，所述背面P型短基区顶面设有阳极电极A；所述背面P型短基区通过P型对通隔离环与正面P型短基区相连，所述正面P型短基区四周设有环状的隔离钝化槽。
2. 根据权利要求1所述的利用对称性双向划片的单台面高压可控硅芯片，其特征在于：所述P型对通隔离环的宽度为：150-200 um。
3. 根据权利要求1所述的利用对称性双向划片的单台面高压可控硅芯片，其特征在于：所述隔离钝化槽的沟槽槽深：130-150 um。
4. 根据权利要求1所述的利用对称性双向划片的单台面高压可控硅芯片，其特征在于：所述正向电压PN结和反向电压PN结的结深为：80-95 um。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201920614728.1U CN209675291U (zh) | 2019-04-30 | 2019-04-30 | 利用对称性双向划片的单台面高压可控硅芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201920614728.1U CN209675291U (zh) | 2019-04-30 | 2019-04-30 | 利用对称性双向划片的单台面高压可控硅芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN209675291U true CN209675291U (zh) | 2019-11-22 |
Family
ID=68574886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201920614728.1U Active CN209675291U (zh) | 2019-04-30 | 2019-04-30 | 利用对称性双向划片的单台面高压可控硅芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN209675291U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110098254A (zh) * | 2019-04-30 | 2019-08-06 | 江苏捷捷微电子股份有限公司 | 利用对称性双向划片的单台面高压可控硅芯片和制造方法 |
-
2019
- 2019-04-30 CN CN201920614728.1U patent/CN209675291U/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110098254A (zh) * | 2019-04-30 | 2019-08-06 | 江苏捷捷微电子股份有限公司 | 利用对称性双向划片的单台面高压可控硅芯片和制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110098254A (zh) | 利用对称性双向划片的单台面高压可控硅芯片和制造方法 | |
| CN107180858B (zh) | 一种采用异质结结构的可控硅及其制造方法 | |
| CN103618023A (zh) | 一种高方阻扩散工艺 | |
| CN102820225A (zh) | 具有扩散缓冲层的高压快速软恢复二极管的制造方法 | |
| CN104838504B (zh) | 半导体装置的制造方法 | |
| CN105405759A (zh) | 由氢注入工艺控制恢复特性的快恢复二极管的制备方法 | |
| CN209675291U (zh) | 利用对称性双向划片的单台面高压可控硅芯片 | |
| CN103915334B (zh) | 双层多晶硅双极型晶体管的制造方法 | |
| CN113161237A (zh) | 内沟槽台面工艺触发二极管芯片的制作工艺 | |
| CN102925964B (zh) | 一种p型半导体、p型掺杂剂的制备方法 | |
| CN108074809B (zh) | 一种快速软恢复二极管芯片的制造方法 | |
| CN104377129B (zh) | 一种1.3万伏以上超高压、快恢复玻璃封装二极管的制作方法 | |
| CN103178157B (zh) | 一种选择性发射极多晶硅太阳电池的制备方法 | |
| CN110071171B (zh) | 一种带有过压斩波特性的可控硅芯片及其制备方法 | |
| CN209766425U (zh) | 一种带有过压斩波特性的可控硅芯片 | |
| CN209708983U (zh) | 高正向阻断电压门极灵敏触发单向可控硅芯片 | |
| CN103296076B (zh) | 平面晶闸管、用于制造平面晶闸管的芯片及制作方法 | |
| CN102569495B (zh) | 太阳能晶片的掺杂方法 | |
| CN103943471B (zh) | 外延层形成方法及半导体结构 | |
| CN102054866A (zh) | 横向高压mos器件及其制造方法 | |
| CN101819935B (zh) | 可控硅器件的复合平面终端钝化方法 | |
| CN108172507A (zh) | Mps-frd器件的加工方法 | |
| CN103828069B (zh) | 掺杂方法、pn结构、太阳能电池的制作方法及太阳能电池 | |
| CN207250522U (zh) | 一种逆向阻断型igbt | |
| CN103165443A (zh) | 一种绝缘栅晶体管器件及其制造工艺方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP02 | Change in the address of a patent holder |
Address after: No.3000 Qiantangjiang Road, Qidong Economic Development Zone, Nantong City, Jiangsu Province Patentee after: JIANGSU JIEJIE MICROELECTRONICS Co.,Ltd. Address before: 226200, No. 8, Xinglong Road, Qidong science and Technology Pioneer Park, Nantong, Jiangsu Patentee before: JIANGSU JIEJIE MICROELECTRONICS Co.,Ltd. |
|
| CP02 | Change in the address of a patent holder |