CN103165443A - 一种绝缘栅晶体管器件及其制造工艺方法 - Google Patents
一种绝缘栅晶体管器件及其制造工艺方法 Download PDFInfo
- Publication number
- CN103165443A CN103165443A CN2011104220967A CN201110422096A CN103165443A CN 103165443 A CN103165443 A CN 103165443A CN 2011104220967 A CN2011104220967 A CN 2011104220967A CN 201110422096 A CN201110422096 A CN 201110422096A CN 103165443 A CN103165443 A CN 103165443A
- Authority
- CN
- China
- Prior art keywords
- layer
- ion
- type
- metal
- mask layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 45
- 238000005516 engineering process Methods 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 229910052751 metal Inorganic materials 0.000 claims abstract description 55
- 239000002184 metal Substances 0.000 claims abstract description 55
- 150000002500 ions Chemical class 0.000 claims abstract description 30
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 28
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 28
- 238000010438 heat treatment Methods 0.000 claims abstract description 9
- 239000010410 layer Substances 0.000 claims description 67
- 238000002513 implantation Methods 0.000 claims description 28
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 18
- 230000012010 growth Effects 0.000 claims description 18
- 239000012535 impurity Substances 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 13
- -1 phosphonium ion Chemical class 0.000 claims description 11
- 229910021645 metal ion Inorganic materials 0.000 claims description 10
- 239000000377 silicon dioxide Substances 0.000 claims description 10
- 238000001259 photo etching Methods 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- 230000004888 barrier function Effects 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 238000002347 injection Methods 0.000 claims description 6
- 239000007924 injection Substances 0.000 claims description 6
- 238000009413 insulation Methods 0.000 claims description 5
- 238000007669 thermal treatment Methods 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 239000010941 cobalt Substances 0.000 claims description 4
- 229910017052 cobalt Inorganic materials 0.000 claims description 4
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 claims description 4
- 238000004064 recycling Methods 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 239000012528 membrane Substances 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- 239000002245 particle Substances 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 239000002344 surface layer Substances 0.000 claims description 2
- 238000009833 condensation Methods 0.000 abstract 1
- 230000005494 condensation Effects 0.000 abstract 1
- 238000003754 machining Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 238000010276 construction Methods 0.000 description 4
- 230000005669 field effect Effects 0.000 description 3
- 235000016768 molybdenum Nutrition 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 238000011031 large-scale manufacturing process Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000024241 parasitism Effects 0.000 description 1
Images
Landscapes
- Bipolar Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种绝缘栅晶体管器件及其制造工艺方法，通过高能离子注入在P阱区和N+发射极的界面处形成一层金属硅化物，在N+发射极的部分区域(埋层金属硅化物上方)需要与发射极连接的区域，采用高能离子注入加快速热处理的方式形成较高浓度的离子掺杂区从而形成一个低阻区，以此连接埋层金属硅化物和表面发射极。与传统的工艺方法相比，通过本发明的工艺方法可以使该器件的加工工艺更简单，降低制造成本，有利于该IGBT产品的大规模生产。采用本发明方法制造的具有特定结构的IGBT器件可以有效地防止闩锁效应发生。
Description
技术领域
本发明属于电子技术领域，涉及功率半导体器件，具体涉及一种防止绝缘栅晶体管闩锁效应的绝缘栅晶体管器件(IGBT)及其制造工艺方法。
背景技术
绝缘栅晶体管器件(以下简称IGBT)是一种发展迅速、应用广泛的新型功率半导体器件。
如图1所示，传统的N型IGBT的器件结构包括P+半导体衬底1，利用外延方法在此P+半导体衬底1上生长一层N-外延层2，然后利用离子注入的方法形成P阱区3和N+发射极4。接下来在N+发射极4和N-外延层2之间的P阱区3生长栅氧化层5和多晶硅6作为场效应晶体管的门极，同时该栅氧化层5和多晶硅6也会沉积在N-外延层2上面。最后通过金属7将P阱区3和N+发射极4进行短接形成发射极，门极和发射极通过多层互联技术连接每个IGBT的单胞形成独立的器件。集电极在P+表面利用沉积金属9形成，该集电极被IGBT的单胞所共用。
图2是IGBT的等效电路图。从图2中可以清楚地看到IGBT电路中存在一个寄生的PNPN闸流管。该闸流管是由两个晶体管组成，一个是NPN型晶体管10，由N+发射极，P阱和N-外延层构成；另一个是PNP型晶体管11，由P阱，N-外延层和P+衬底构成。当这两个晶体管进入各自的开启状态时，他们的电流增益之和(α1+α2)等于1，此时寄生的闸流管导通，从而引起闩锁效应。事实上，由于PNP晶体管基极的N-外延层厚度远大于载流子的扩散长度，因而α2非常小。此外由于NPN晶体管的发射极和基极短路，所以NPN很少进入开启状态。这样IGBT在正常工作状况下很少发生闩锁效应。通常情况下，IGBT可以看做是N型场效应晶体管(简称NMOS)12和PNP晶体管构成，PNP晶体管的基极电流由NMOS所控制，也可以说，IGBT的集电极电流由NMOS的门极电压所控制。
由于某些外部原因，如门极上电压的波动，导致IGBT的的集电极电流增加，所以电子电流Ie和空穴电流Ih也会随之增大。当空穴电流Ih超过一定范围时，由于P阱区的Rb上的电压降引起NPN晶体管导通，其电流增益α2增大，从而导致电流增益之和(α1+α2)等于1，IGBT进入闩锁状态，这样IGBT的集电极电流就不能受门极电压控制。为了防止发生闩锁现象，可以增加P阱区的离子掺杂浓度，以此降低其电阻值；另外从N+发射极区域下面的P阱区流向发射极的空穴电流比例也一定要减小。
图3是一种优化的IGBT结构示意图。该结构在图1的基础之上进行优化，通过在P阱区加入一块高浓度掺杂的P型杂质13，从而降低P阱区的电阻值，同时也使得P阱区中间的空穴电流增大，换言之，从N+发射极4区域下面的P阱区流向发射极的空穴电流比例就一定会减小。这样可以改善IGBT的闩锁效应。
为了防止IGBT器件在工作时发生闩锁效应，有人提出一种新型的IGBT器件结构(如图4所示)，图4是另一种优化的IGBT结构示意图，该结构在图3的基础之上进行优化。通过在P阱区和N+发射极的交界面处埋进一块金属硅化物30作为发射极电极，然后通过一个接触孔40将埋进的金属硅化物30和表面的发射极电极7连接，接触孔40内填满导电金属。该结构一方面可以增大发射极电流通过的面积，使得P阱区中央通过的空穴电流比例增大；另一方面也可以缩短P阱区内发射极与N-的通道长度，从而降低其电阻值。总之，该结构更有利于改善IGBT器件的闩锁效应，降低IGBT工作时P阱区的电阻值，从而降低闩锁效应发生的概率。
为了实现图4所示的优化结构，特别是P阱区和N+发射极接触面处的金属埋层。传统的加工工艺是在接触孔刻蚀时直接刻蚀到金属硅化物表面，然后填充进金属。有人提出用离子注入的方式注入金属离子，如钴或钼等金属离子，然后经过退火工艺形成金属硅化物。然后利用一层光罩在金属埋层上面定义出接触孔，并填入金属，借此与表面的发射极金属连接。该工艺的局限性在于金属埋层上面的接触孔和N+上面的接触孔需要同时形成，也就是说在接触孔刻蚀时，需要一部分接触孔刻蚀到单晶硅表面，同时另一部分接触孔需要刻蚀到金属氧化物表面，目前半导体制造行业中的刻蚀工艺很难满足这样的要求。
发明内容
本发明要解决的技术问题是提供一种绝缘栅晶体管器件(IGBT)的制造工艺方法来制造具有特殊结构的IGBT器件。具有该结构的IGBT器件可以有效地防止闩锁效应发生，通过本发明的工艺方法可以使该器件的加工工艺更简单，降低制造成本，有利于该IGBT产品的大规模生产。
为解决上述技术问题，本发明提供一种绝缘栅晶体管器件的制造工艺方法，包括如下步骤：
步骤1，在P+半导体衬底表面层生长一层N-型外延层，然后在N-型外延层表面生长一层氧化硅，利用光刻和刻蚀工艺形成一定图形的掩膜层，然后通过该掩膜层有选择地注入P型杂质，随后通过高温热过程将注入的离子扩散推进从而在表面形成第一层P型区；
步骤2，将步骤1形成的掩膜层去除，并生长一层新的掩膜层，利用新的掩膜层进行选择性注入P型杂质，随后高温热处理将掺杂离子推进形成第二层P型区，这样由第一层和第二层P型区共同构成P阱区；
步骤3，将步骤2生长的掩膜层去除，然后依次生长一层氧化硅和多晶硅，接着利用光刻和刻蚀工艺对氧化硅和多晶硅两层膜进行加工，形成栅氧化物绝缘层和栅极层，利用栅极层和栅极层下面的栅氧化物绝缘层作为掩膜层，在P阱区选择性注入N型杂质离子，从而形成N+型发射极，该N+注入是利用栅极自对准方式形成的；
步骤4，在器件表面有选择地形成一层新的掩膜层，然后通过高能离子注入的方式在掩膜层打开的区域注入金属离子，再利用高温热处理工艺使注入的金属离子在P阱区和N+型发射极的界面处形成金属硅化物；
步骤5，将步骤4生长的掩膜层去除，在金属硅化物需要连接出来的区域采用高能离子注入加快速热处理的方式形成一个低阻区，使金属硅化物和表面金属电极相连；
步骤6，最后沉积一层绝缘薄膜并经过刻蚀形成接触孔，然后在表面生长一层金属，经过光刻与刻蚀工艺，将金属层形成一定图案，使之形成具有特定结构的绝缘栅晶体管器件。
在步骤1中，所述N-型外延层的厚度为50-110微米。
在步骤2中，所述第一层P型区在第二层P型区的中间位置，并且第二层P型区的结深要比第一层P型区浅。
在步骤3中，所述在P阱区选择性注入N型杂质离子，采用磷离子注入，所用注入能量为50-100Kev，注入剂量为1E15-9E15。
在步骤4中，所述注入的金属离子为钛，钴或者钼离子，注入能量为1-2Mev，注入剂量为1E14-9E15。所述高温热处理工艺的温度为900-1100℃，时间为15-90秒。
步骤5具体为：将步骤4生长的掩膜层去除，然后利用光刻胶定义出金属硅化物需要连接出来的区域，再利用高能离子注入N型杂质(例如，可以采用磷离子注入，所用注入能量为500-900Kev，注入剂量为1E15-5E15)，接下来采用快速热处理的方法(例如，采用温度约为800-950℃，时间约为30-60秒)对掺杂粒子进行激活进而形成低电阻的半导体，通过该低阻区将埋层中的金属硅化物连接到硅表面，并与金属电极相连。
此外，本发明还提供一种采用上述方法制造的绝缘栅晶体管器件，在P阱区和N+发射极的界面处形成一层金属硅化物，并通过低阻区与表面发射极相连，并且金属硅化物的形成是利用高能离子注入金属离子的方式来实现。
和现有技术相比，本发明具有以下有益效果：本发明主要通过高能离子注入在P阱区和N+发射极的界面处形成一层金属硅化物，在N+发射极的部分区域(埋层金属硅化物上方)需要与发射极连接的区域，通过高能离子注入和快速热处理的方式，形成较高浓度的离子掺杂区从而形成一个低阻区，以此连接埋层金属硅化物和表面发射极。本发明利用高浓度的离子掺杂作为导体，连接金属与埋层金属物，可以让接触孔刻蚀工艺停止在硅表面上，有利于刻蚀工艺控制。与传统的工艺方法相比，通过本发明的工艺方法可以使该器件的加工工艺更简单，降低制造成本，有利于该IGBT产品的大规模生产。采用本发明方法制造的具有特定结构的IGBT器件可以有效地防止闩锁效应发生。
附图说明
图1是传统的N型IGBT结构单元的示意图；
图2是传统的N型IGBT的等效电路图；
图3是现有的一种改善闩锁效应的N型IGBT结构单元的示意图；
图4是现有的另一种改善闩锁效应的N型IGBT结构单元的示意图；
图5是本发明方法(图4所示IGBT结构)的制造过程示意图；其中，图5A是本发明方法步骤1完成后的结构示意图；图5B是本发明方法步骤2完成后的结构示意图；图5C是本发明方法步骤3完成后的结构示意图；图5D是本发明方法步骤4完成后的结构示意图；图5E是本发明方法步骤5完成后的结构示意图；图5F是本发明方法步骤6完成后的结构示意图。
图中附图标记说明如下：
1是P+半导体衬底，2是N-外延层，3是P阱区，4是N+发射极，5是栅氧化层，6是多晶硅，7是金属，8是绝缘薄膜，9是金属，10是NPN型晶体管，11是PNP型晶体管，12是N型场效应晶体管，13是高浓度掺杂的P型杂质，40是接触孔，21是P+半导体衬底，22是N-型外延层，23a是第二层P型区，23b是第一层P型区，24是N+型发射极，25是栅氧化物绝缘层，26是栅极层，27是金属，28是绝缘薄膜，29是金属，30是金属硅化物，31是N型杂质，33是掩膜层，34是掩膜层。
具体实施方式
下面结合附图和实施例对本发明作进一步详细的说明。
如图5所示，本发明提供一种绝缘栅晶体管器件(IGBT)的制造工艺方法，包括如下步骤：
1.如图5A所示，在P+半导体衬底21表面层生长一层50-110um(微米)厚的N-型外延层22.然后在N-型外延层22表面生长一层氧化硅，利用光刻和刻蚀工艺形成一定图形的掩膜层33，最后通过该掩膜层33有选择地注入P型杂质，如硼离子等。随后通过高温热过程将注入的离子扩散推进从而在表面形成第一层P型区23b。
2.如图5B所示，将掩膜层33去除，然后形成一层新的掩膜层34。利用掩膜层34进行选择性注入P型杂质，如硼离子等，随后高温热处理将掺杂离子推进形成第二层P型区23a。这样由23a和23b两层P型区共同构成P阱区，其中第一层P型区23b在第二层P型区23a区域的中间位置，并且第二层P型区的结深要比第一层P型区浅，该结构主要是用于降低P阱区的电阻值，同时也使得P阱区中间的空穴电流增大。
3.如图5C所示，将掩膜层34去除，然后生长一层氧化硅和多晶硅。接着利用光刻和刻蚀工艺对氧化硅和多晶硅两层膜形成图型，形成栅氧化物绝缘层25和栅极层26。利用栅极层26和栅极层26下面的栅氧化物绝缘层25作为掩膜层，在P阱区选择性注入N型杂质离子，如磷离子等，所用注入能量约为50-100Kev，注入剂量约为1E15-9E15，从而形成N+型发射极24。该N+注入是利用栅极自对准方式形成的。
4.如图5D所示，掩膜层35(如氧化硅或者类似薄膜)有选择地形成在表面。随后通过高能离子注入的方式，注入钛，钴或者钼离子，注入能量为1-2Mev，注入剂量约为1E14-9E15，然后利用高温热处理工艺(温度约为900-1100℃，时间约为15-90秒)在P阱区和N+型发射极24的界面之间形成金属硅化物30。
5.如图5E所示，去除掩膜层35，利用光刻胶定义出金属硅化物30需要连接出来的地方，然后利用高能离子注入N型杂质31，如磷离子等，所用注入能量约为500-900Kev，注入剂量约为1E15-5E15，并采用快速热处理的方法(温度约为800-950℃，时间大约30-60秒)对掺杂粒子进行激活进而形成低电阻的导体，通过该低阻区将埋层中的金属硅化物30连接到硅表面，并与金属电极相连。
6.如图5F所示，沉积一层绝缘薄膜28并经过刻蚀形成接触孔，然后在表面生长一层金属27，经过光刻与刻蚀工艺，将金属27形成一定图案，将P型区(包括第一层P型区23b和第二层P型区23a)和N+型发射极24进行短接形成发射极，集电极在P+半导体衬底21表面利用沉积金属29形成，使之形成图4所示的器件。
Claims (10)
1.一种绝缘栅晶体管器件的制造工艺方法，其特征在于，包括如下步骤：
步骤1，在P+半导体衬底表面层生长一层N-型外延层，然后在N-型外延层表面生长一层氧化硅，利用光刻和刻蚀工艺形成一定图形的掩膜层，然后通过该掩膜层有选择地注入P型杂质，随后通过高温热过程将注入的离子扩散推进从而在表面形成第一层P型区；
步骤2，将步骤1形成的掩膜层去除，并生长一层新的掩膜层，利用新的掩膜层进行选择性注入P型杂质，随后高温热处理将掺杂离子推进形成第二层P型区，这样由第一层和第二层P型区共同构成P阱区；
步骤3，将步骤2生长的掩膜层去除，然后依次生长一层氧化硅和多晶硅，接着利用光刻和刻蚀工艺对氧化硅和多晶硅两层膜进行加工，形成栅氧化物绝缘层和栅极层，利用栅极层和栅极层下面的栅氧化物绝缘层作为掩膜层，在P阱区选择性注入N型杂质离子，从而形成N+型发射极，该N+注入是利用栅极自对准方式形成的；
步骤4，在器件表面有选择地形成一层新的掩膜层，然后通过高能离子注入的方式在掩膜层打开的区域注入金属离子，再利用高温热处理工艺使注入的金属离子在P阱区和N+型发射极的界面处形成金属硅化物；
步骤5，将步骤4生长的掩膜层去除，在金属硅化物需要连接出来的区域采用高能离子注入加快速热处理的方式形成一个低阻区，使金属硅化物和表面金属电极相连；
步骤6，最后沉积一层绝缘薄膜并经过刻蚀形成接触孔，然后在表面生长一层金属，经过光刻与刻蚀工艺，将金属层形成一定图案，使之形成具有特定结构的绝缘栅晶体管器件。
2.如权利要求1所述的方法，其特征在于，在步骤1中，所述N-型外延层的厚度为50-110微米。
3.如权利要求1所述的方法，其特征在于，在步骤2中，所述第一层P型区在第二层P型区的中间位置，并且第二层P型区的结深要比第一层P型区浅。
4.根据权利要求1所述的方法，其特征在于：在步骤3中，所述在P阱区选择性注入N型杂质离子，采用磷离子注入，所用注入能量为50-100Kev，注入剂量为1E15-9E15。
5.根据权利要求1所述的方法，其特征在于：在步骤4中，所述注入的金属离子为钛，钴或者钼离子，注入能量为1-2Mev，注入剂量为1E14-9E15。
6.根据权利要求1或5所述的方法，其特征在于：在步骤4中，所述高温热处理工艺的温度为900-1100℃，时间为15-90秒。
7.根据权利要求1所述的方法，其特征在于：步骤5具体为：将步骤4生长的掩膜层去除，然后利用光刻胶定义出金属硅化物需要连接出来的区域，再利用高能离子注入N型杂质，接下来采用快速热处理的方法对掺杂粒子进行激活进而形成低电阻的半导体，通过该低阻区将埋层中的金属硅化物连接到硅表面，并与金属电极相连。
8.根据权利要求7所述的方法，其特征在于：所述利用高能离子注入N型杂质，采用磷离子注入，所用注入能量为500-900Kev，注入剂量为1E15-5E15。
9.根据权利要求7或8所述的方法，其特征在于：所述采用快速热处理的方法的温度为800-950℃，时间为30-60秒。
10.一种采用权利要求1-9任一项所述方法制造的绝缘栅晶体管器件，其特征在于，在P阱区和N+发射极的界面处形成一层金属硅化物，并通过低阻区与表面发射极相连，并且金属硅化物的形成是利用高能离子注入金属离子的方式来实现。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110422096.7A CN103165443B (zh) | 2011-12-16 | 2011-12-16 | 一种绝缘栅晶体管器件及其制造工艺方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110422096.7A CN103165443B (zh) | 2011-12-16 | 2011-12-16 | 一种绝缘栅晶体管器件及其制造工艺方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103165443A true CN103165443A (zh) | 2013-06-19 |
| CN103165443B CN103165443B (zh) | 2016-02-10 |
Family
ID=48588428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110422096.7A Active CN103165443B (zh) | 2011-12-16 | 2011-12-16 | 一种绝缘栅晶体管器件及其制造工艺方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103165443B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104022025A (zh) * | 2014-06-06 | 2014-09-03 | 天水天光半导体有限责任公司 | 一种耐高压脉宽调制控制器终端制造方法 |
| CN112053952A (zh) * | 2019-06-05 | 2020-12-08 | 上海先进半导体制造股份有限公司 | 高耐压大电流增益的衬底pnp晶体管及其制造方法 |
| CN112305667A (zh) * | 2019-07-29 | 2021-02-02 | 中国科学院上海微系统与信息技术研究所 | 光波导器件及其制备方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5843560A (ja) * | 1981-09-08 | 1983-03-14 | Matsushita Electric Ind Co Ltd | バイポ−ラ集積回路装置 |
| JPS63278347A (ja) * | 1987-05-11 | 1988-11-16 | Toshiba Corp | 半導体装置およびその製造方法 |
| US5160985A (en) * | 1989-01-06 | 1992-11-03 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate bipolar transistor |
| CN1156328A (zh) * | 1996-01-26 | 1997-08-06 | 三星电子株式会社 | 功率半导体器件及其制造方法 |
| US6277695B1 (en) * | 1999-04-16 | 2001-08-21 | Siliconix Incorporated | Method of forming vertical planar DMOSFET with self-aligned contact |
| CN1666325A (zh) * | 2002-07-24 | 2005-09-07 | 住友电气工业株式会社 | 纵向结型场效应晶体管及其制造方法 |
| CN102254930A (zh) * | 2010-05-21 | 2011-11-23 | 株式会社东芝 | 半导体装置及其制造方法 |
-
2011
- 2011-12-16 CN CN201110422096.7A patent/CN103165443B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5843560A (ja) * | 1981-09-08 | 1983-03-14 | Matsushita Electric Ind Co Ltd | バイポ−ラ集積回路装置 |
| JPS63278347A (ja) * | 1987-05-11 | 1988-11-16 | Toshiba Corp | 半導体装置およびその製造方法 |
| US5160985A (en) * | 1989-01-06 | 1992-11-03 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate bipolar transistor |
| CN1156328A (zh) * | 1996-01-26 | 1997-08-06 | 三星电子株式会社 | 功率半导体器件及其制造方法 |
| US6277695B1 (en) * | 1999-04-16 | 2001-08-21 | Siliconix Incorporated | Method of forming vertical planar DMOSFET with self-aligned contact |
| CN1666325A (zh) * | 2002-07-24 | 2005-09-07 | 住友电气工业株式会社 | 纵向结型场效应晶体管及其制造方法 |
| CN102254930A (zh) * | 2010-05-21 | 2011-11-23 | 株式会社东芝 | 半导体装置及其制造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104022025A (zh) * | 2014-06-06 | 2014-09-03 | 天水天光半导体有限责任公司 | 一种耐高压脉宽调制控制器终端制造方法 |
| CN104022025B (zh) * | 2014-06-06 | 2017-04-26 | 天水天光半导体有限责任公司 | 一种耐高压脉宽调制控制器终端制造方法 |
| CN112053952A (zh) * | 2019-06-05 | 2020-12-08 | 上海先进半导体制造股份有限公司 | 高耐压大电流增益的衬底pnp晶体管及其制造方法 |
| CN112053952B (zh) * | 2019-06-05 | 2022-02-11 | 上海先进半导体制造有限公司 | 高耐压大电流增益的衬底pnp晶体管及其制造方法 |
| CN112305667A (zh) * | 2019-07-29 | 2021-02-02 | 中国科学院上海微系统与信息技术研究所 | 光波导器件及其制备方法 |
| CN112305667B (zh) * | 2019-07-29 | 2021-09-14 | 中国科学院上海微系统与信息技术研究所 | 光波导器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103165443B (zh) | 2016-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103035521B (zh) | 实现少子存储层沟槽型igbt的工艺方法 | |
| CN108899358A (zh) | 一种门极可关断晶闸管及其制造方法 | |
| CN103165443A (zh) | 一种绝缘栅晶体管器件及其制造工艺方法 | |
| CN102931226A (zh) | 自对准锗硅异质结双极型三极管及其制作方法 | |
| CN111223915B (zh) | 多次外延超结器件结构及其制造方法 | |
| CN105206516B (zh) | 一种在半导体器件中形成场截止层的方法 | |
| CN113782586A (zh) | 一种多通道超结igbt器件 | |
| CN102386121B (zh) | 半导体器件和半导体埋层的制造方法 | |
| CN203721733U (zh) | 平面型功率mos器件 | |
| CN106816463A (zh) | 一种终端结构、半导体器件及其制备方法 | |
| CN102569068A (zh) | 改善杂质注入型多晶硅发射极杂质浓度分布的方法 | |
| CN102931081B (zh) | 带场阻挡层的半导体器件的制造方法 | |
| CN102931220A (zh) | 锗硅异质结双极型三极管功率器件及制造方法 | |
| CN109712885A (zh) | 一种半导体器件缓冲层制造方法 | |
| CN112652536B (zh) | 一种低导通压降平面栅igbt的制备方法 | |
| CN211182212U (zh) | 多次外延超结器件结构 | |
| CN113964197A (zh) | 一种低泄漏电流的igbt器件及其制备方法 | |
| CN210073766U (zh) | 一种快恢复二极管 | |
| CN103107186B (zh) | 一种BiCMOS工艺中寄生N-I-P型PIN器件结构及其制造方法 | |
| CN105551944A (zh) | 功率晶体管的制造方法 | |
| CN103579323A (zh) | 一种宽元胞绝缘栅双极型晶体管 | |
| CN102842608B (zh) | 绝缘栅双极晶体管及制作方法 | |
| CN102074575B (zh) | Igbt器件结构及制备方法 | |
| CN103578959A (zh) | 一种fs-igbt器件阳极的制造方法 | |
| CN111863607B (zh) | 一种抗辐射功率晶体管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20140116 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20140116 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Applicant before: Shanghai Huahong NEC Electronics Co., Ltd. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |