CN104022025A - 一种耐高压脉宽调制控制器终端制造方法 - Google Patents
一种耐高压脉宽调制控制器终端制造方法 Download PDFInfo
- Publication number
- CN104022025A CN104022025A CN201410249560.0A CN201410249560A CN104022025A CN 104022025 A CN104022025 A CN 104022025A CN 201410249560 A CN201410249560 A CN 201410249560A CN 104022025 A CN104022025 A CN 104022025A
- Authority
- CN
- China
- Prior art keywords
- boron
- voltage
- compression ring
- terminal
- pulse width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 229910052796 boron Inorganic materials 0.000 claims abstract description 56
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 55
- 238000000034 method Methods 0.000 claims abstract description 18
- 238000009792 diffusion process Methods 0.000 claims abstract description 16
- 238000002347 injection Methods 0.000 claims abstract description 5
- 239000007924 injection Substances 0.000 claims abstract description 5
- 230000006835 compression Effects 0.000 claims description 31
- 238000007906 compression Methods 0.000 claims description 31
- 238000005468 ion implantation Methods 0.000 claims description 14
- 238000002513 implantation Methods 0.000 claims description 7
- 229940090044 injection Drugs 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 abstract description 6
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000012360 testing method Methods 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 5
- 238000009826 distribution Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- High Energy & Nuclear Physics (AREA)
- Ceramic Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一种耐高压脉宽调制控制器终端制造方法，制造步骤：采用离子注入工艺,在预留的浓硼终止高压环区域进行硼离子注入,能量E=（50.0～80.0）keV，剂量D=（2.00～8.00）E+15cm-2；采用常规氧化扩散工艺10′(O2)+（30～100）′(O2+H2)+10′(O2)进行硼再扩散工艺，将设计好的浓硼终止高压环区域扩散出预订电阻值(1.0～5.0Ω)的硼掺杂区域。本发明从芯片设计入手，改变常规脉宽调制控制器终端晶体管设计，为常规终端晶体管设计浓硼终止高压环区域，通过离子注入工艺技术为脉宽调制控制器输出晶体管制作一电压缓冲环，以提高击穿电压、场开启电压，可有效防止电过应力引起的器件失效，保证器件工作在高压时的可靠性。
Description
技术领域
本发明涉及脉宽调制控制器终端耐高压技术领域，特别涉及使用离子注入工艺技术实现脉宽调制控制器输出晶体管表面终止高压环结构，实现脉宽调制控制器输出晶体管耐高压的技术，具体说是一种耐高压脉宽调制控制器终端制造方法。
背景技术
随着科学技术的飞速发展、微电子技术的广泛应用，脉宽调制控制器在耐高压能力、抗电磁干扰等方面要求越来越高。
随着现代化的进展，电子装备和武器系统的精度、威力和机动性日益提高，装备的使用环境日趋复杂、严酷，对于高可靠双极型集成电路的质量、性能和可靠性各方面都提出了较高要求，因此电子元器件的可靠性对系统的可靠性有举足轻重的作用，而电子元器件耐高压能力是影响元器件可靠性的一个主要因素，近年来，因元器件耐高压能力失效所造成的经济损失非常大，解决耐高压能力失效问题显得至关重要；当前，在元器件的生产、封装、测试及适用过程中，大家都采用了相应的耐高压防护措施，如果在元器件设计时就考虑到耐高压能力，才是解决耐高压能力失效的最根本、最有效途径。
发明内容
本发明的目的是针对现有技术中存在的问题提供一种耐高压脉宽调制控制器终端制造方法。
一种耐高压脉宽调制控制器终端制造方法，包括以下步骤：
a ）重新设计脉宽调制控制器终端晶体管的结构：在常规脉宽调制控制器终端晶体管的周边设计浓硼终止高压环区域，为浓硼终止高压环工艺技术预留空间；
b ）采用离子注入工艺：通过离子注入机对预留的浓硼终止高压环区域进行硼离子注入，离子注入机注入离子能量E=（50.0~80.0）keV，注入离子剂量D=（2.00~8.00）E+15cm-2；
c ）采用常规氧化扩散工艺10′(O2)+（30~100）′(O2+ H2)+ 10′(O2)进行硼再扩散工艺，将设计好的浓硼终止高压环区域扩散出预订电阻值(1.0~5.0Ω)的硼掺杂区域。
本发明具有以下有益效果:
本发明从芯片设计入手，改变常规脉宽调制控制器终端晶体管设计，为常规终端晶体管设计浓硼终止高压环区域，通过离子注入工艺技术为脉宽调制控制器输出晶体管制作一电压缓冲环，以提高击穿电压、场开启电压，可有效防止电过应力引起的器件失效，保证器件工作在高压时的可靠性;通过常规氧化扩散工艺在终端晶体管周围形成限场环，改变晶体管周围电场分布，达到提高终端晶体管耐压能力的目的，进而提高整体脉宽调制控制器耐压能力的目的。
附图说明
图1为常规脉宽调制控制器终端正视图；
图2为常规脉宽调制控制器终端截面图；
图3为本发明脉宽调制控制器终端正视图；
图4为本发明脉宽调制控制器终端截面图。
图中1为脉宽调制控制器终端晶体管，2为浓硼终止高压环区域,3为脉宽调制控制器终端晶体管集电极。
具体实施方式
下面结合附图和实施例对本发明做进一步说明：
在常规脉宽调制控制器终端晶体管周围制作高浓度P型区域（如图3所示），使输出晶体管周围被P型高浓度参杂区包围，改变了常规脉宽调制控制器终端晶体管的结构设计，该区域与终端晶体管形成一个突变PN结，在工作状态终端晶体管集电极的电场分布会因此发生改变，提高集电极的击穿电压，达到提高终端晶体管击穿电压的目的，进而提高脉冲调制控制的终端耐高压能力。
在常规脉宽调制控制器终端晶体管周围制作高浓度P型区域（如图4所示），提高集电极的击穿电压，达到提高终端晶体管击穿电压的目的，进而提高脉冲调制控制的终端耐高压能力。
由图3和图4可以看出，在工作状态终端晶体管集电极的电场分布会因此发生改变，提高集电极的击穿电压，达到提高终端晶体管击穿电压的目的，进而提高脉冲调制控制的终端耐高压能力。
通过晶体管图示仪进行测试所得数据显示，常规脉冲调制控制的终端耐压能力在30~40V之间，采用本发明的脉冲调制控制的终端耐压能力可以提升到60V以上，选取不同的工艺条件能够达到不同的耐压能力，依据产品要求和实际使用领域而定，采用本发明的脉冲调制控制的终端耐压能力最大可以达到120V。
实施例1
1、重新设计脉宽调制控制器终端晶体管的结构：在常规脉宽调制控制器终端晶体管的周边设计浓硼终止高压环区域，为浓硼终止高压环工艺技术预留空间；
2、采用离子注入工艺：使用型号为NV-10-160的离子注入机对预留的浓硼终止高压环区域进行硼离子注入，离子注入机注入离子能量E=50.0keV，注入离子剂量D=2.00E+15cm-2；
3、采用常规氧化扩散工艺：将离子注入工艺完成的晶片装入专用氧化炉管，工艺温度1050℃，10′(O2)+ 30′(O2+ H2)+ 10′(O2)进行硼再扩散工艺，将设计好的浓硼终止高压环区域扩散出预订电阻值(4.0～5.0Ω)的硼掺杂区域。
通过晶体管图示仪进行测试，脉冲调制控制的终端耐压能力为60V~70V。
实施例2
1、重新设计脉宽调制控制器终端晶体管的结构：在常规脉宽调制控制器终端晶体管的周边设计浓硼终止高压环区域，为浓硼终止高压环工艺技术预留空间；
2、采用离子注入工艺：使用型号为NV-10-160的离子注入机对预留的浓硼终止高压环区域进行硼离子注入，离子注入机注入离子能量E=50.0keV，注入离子剂量D=5.00E+15cm-2；
3、采用常规氧化扩散工艺：将离子注入工艺完成的晶片装入专用氧化炉管，工艺温度1050℃，10′(O2)+ 50′(O2+ H2)+ 10′(O2)进行硼再扩散工艺，将设计好的浓硼终止高压环区域扩散出预订电阻值(2.0～3.0Ω)的硼掺杂区域。
通过晶体管图示仪进行测试，脉冲调制控制的终端耐压能力为80V~90V。
实施例3
1、重新设计脉宽调制控制器终端晶体管的结构：在常规脉宽调制控制器终端晶体管的周边设计浓硼终止高压环区域，为浓硼终止高压环工艺技术预留空间；
2、采用离子注入工艺：使用型号为NV-10-160的离子注入机对预留的浓硼终止高压环区域进行硼离子注入，离子注入机注入离子能量E=50.0keV，注入离子剂量D=8.00E+15cm-2；
3、采用常规氧化扩散工艺：将离子注入工艺完成的晶片装入专用氧化炉管，工艺温度1050℃，10′(O2)+ 100′(O2+ H2)+ 10′(O2)进行硼再扩散工艺，将设计好的浓硼终止高压环区域扩散出预订电阻值(1.0～2.0Ω)的硼掺杂区域。
通过晶体管图示仪进行测试，脉冲调制控制的终端耐压能力为90V～100V。
实施例4
1、重新设计脉宽调制控制器终端晶体管的结构：在常规脉宽调制控制器终端晶体管的周边设计浓硼终止高压环区域，为浓硼终止高压环工艺技术预留空间；
2、采用离子注入工艺：使用型号为NV-10-160的离子注入机对预留的浓硼终止高压环区域进行硼离子注入，离子注入机注入离子能量E=80.0keV，注入离子剂量D=2.00E+15cm-2；
3、采用常规氧化扩散工艺：将离子注入工艺完成的晶片装入专用氧化炉管，工艺温度1050℃，10′(O2)+ 50′(O2+ H2)+ 10′(O2)进行硼再扩散工艺，将设计好的浓硼终止高压环区域扩散出预订电阻值(4.0～5.0Ω)的硼掺杂区域。
通过晶体管图示仪进行测试，脉冲调制控制的终端耐压能力为70V～80V。
实施例5
1、重新设计脉宽调制控制器终端晶体管的结构：在常规脉宽调制控制器终端晶体管的周边设计浓硼终止高压环区域，为浓硼终止高压环工艺技术预留空间；
2、采用离子注入工艺：使用型号为NV-10-160的离子注入机对预留的浓硼终止高压环区域进行硼离子注入，离子注入机注入离子能量E=80.0keV，注入离子剂量D=8.00E+15cm-2；
3、采用常规氧化扩散工艺：将离子注入工艺完成的晶片装入专用氧化炉管，工艺温度1050℃，10′(O2)+ 100′(O2+ H2)+ 10′(O2)进行硼再扩散工艺，将设计好的浓硼终止高压环区域扩散出预订电阻值(1.0～2.0Ω)的硼掺杂区域。
通过晶体管图示仪进行测试，脉冲调制控制的终端耐压能力为100～120V。
Claims (1)
1.一种耐高压脉宽调制控制器终端制造方法，其特征在于包括以下步骤：
a ）重新设计脉宽调制控制器终端晶体管的结构：在常规脉宽调制控制器终端晶体管的周边设计浓硼终止高压环区域，为浓硼终止高压环工艺技术预留空间；
b ）采用离子注入工艺：通过离子注入机对预留的浓硼终止高压环区域进行硼离子注入，离子注入机注入离子能量E=（50.0～80.0）keV，注入离子剂量D=（2.00～8.00）E+15cm-2；
c ）采用常规氧化扩散工艺10′(O2)+（30～100）′(O2+ H2)+ 10′(O2)进行硼再扩散工艺，将设计好的浓硼终止高压环区域扩散出预订电阻值(1.0～5.0Ω)的硼掺杂区域。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410249560.0A CN104022025B (zh) | 2014-06-06 | 2014-06-06 | 一种耐高压脉宽调制控制器终端制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410249560.0A CN104022025B (zh) | 2014-06-06 | 2014-06-06 | 一种耐高压脉宽调制控制器终端制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104022025A true CN104022025A (zh) | 2014-09-03 |
| CN104022025B CN104022025B (zh) | 2017-04-26 |
Family
ID=51438723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410249560.0A Active CN104022025B (zh) | 2014-06-06 | 2014-06-06 | 一种耐高压脉宽调制控制器终端制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104022025B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6150225A (en) * | 1996-12-20 | 2000-11-21 | Nec Corporation | Method for fabricating a semiconductor device having vertical and lateral type bipolar transistors |
| CN103165443A (zh) * | 2011-12-16 | 2013-06-19 | 上海华虹Nec电子有限公司 | 一种绝缘栅晶体管器件及其制造工艺方法 |
| CN103346085A (zh) * | 2013-07-02 | 2013-10-09 | 江苏博普电子科技有限责任公司 | 一种提高双极型晶体管BVcbo的生产工艺 |
-
2014
- 2014-06-06 CN CN201410249560.0A patent/CN104022025B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6150225A (en) * | 1996-12-20 | 2000-11-21 | Nec Corporation | Method for fabricating a semiconductor device having vertical and lateral type bipolar transistors |
| CN103165443A (zh) * | 2011-12-16 | 2013-06-19 | 上海华虹Nec电子有限公司 | 一种绝缘栅晶体管器件及其制造工艺方法 |
| CN103346085A (zh) * | 2013-07-02 | 2013-10-09 | 江苏博普电子科技有限责任公司 | 一种提高双极型晶体管BVcbo的生产工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104022025B (zh) | 2017-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102456685B (zh) | 高压静电保护器件 | |
| CN102214678A (zh) | 一种功率半导体器件的3d-resurf结终端结构 | |
| CN104409454A (zh) | 一种nldmos防静电保护管 | |
| CN103268860A (zh) | 一种集成有二极管的igbt器件的制造方法 | |
| CN104638024B (zh) | 一种基于soi的横向恒流二极管及其制造方法 | |
| CN104638021B (zh) | 一种横向恒流二极管及其制造方法 | |
| CN104269402A (zh) | 一种堆叠scr-ldmos的高压esd保护电路 | |
| CN103094278B (zh) | Pmos嵌入的低压触发用于esd保护的scr器件 | |
| CN103390618A (zh) | 内嵌栅接地nmos触发的可控硅瞬态电压抑制器 | |
| CN204348725U (zh) | 一种单通道低电容瞬态电压抑制器件 | |
| CN103441074A (zh) | 一种制造集成有二极管的igbt器件的方法 | |
| CN106129125B (zh) | 三端自带防护功能的横向恒流器件及其制造方法 | |
| CN104022025A (zh) | 一种耐高压脉宽调制控制器终端制造方法 | |
| CN104934469A (zh) | 一种igbt终端结构及其制造方法 | |
| CN103872106A (zh) | 抗辐照双极器件及该器件的制备方法 | |
| CN204011437U (zh) | 双向瞬态电压抑制二极管 | |
| CN103022114B (zh) | 一种基于截止环的高压大功率igbt芯片及其设计方法 | |
| CN216054724U (zh) | 低压放电管芯片 | |
| CN213878100U (zh) | Nldmos器件、锂电保护器件、芯片及电子产品 | |
| CN105576022B (zh) | 具有超结结构的半导体器件及其制备方法 | |
| CN102130119B (zh) | 二极管及其制造方法 | |
| CN202067791U (zh) | 一种半导体抗浪涌保护器件的结构 | |
| CN103531586B (zh) | 一种功率半导体器件及其制造方法 | |
| CN103378095B (zh) | 一种金属氧化物半导体电学参数测试器件及制造方法 | |
| CN103579323A (zh) | 一种宽元胞绝缘栅双极型晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |