JPS5843560A - バイポ−ラ集積回路装置 - Google Patents
バイポ−ラ集積回路装置Info
- Publication number
- JPS5843560A JPS5843560A JP14208281A JP14208281A JPS5843560A JP S5843560 A JPS5843560 A JP S5843560A JP 14208281 A JP14208281 A JP 14208281A JP 14208281 A JP14208281 A JP 14208281A JP S5843560 A JPS5843560 A JP S5843560A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion region
- region
- type
- epitaxial layer
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims description 10
- 238000000926 separation method Methods 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 abstract description 39
- 230000003071 parasitic effect Effects 0.000 abstract description 19
- 230000003321 amplification Effects 0.000 abstract description 6
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 6
- 239000002184 metal Substances 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体集積回路に関し、とくにバイポーラ集積
回路において、そのラッチアップを防止することを目的
とする。
回路において、そのラッチアップを防止することを目的
とする。
バイポーラ集積回路においては、電源からGN−D(接
地点)に過大電流が流れる現象がある。この現象はラッ
チアップと呼ばれ、一旦電源を遮断しないかぎり回復せ
ず回路の誤動作や破壊の原因となる。一般のバイポーラ
NPNトランジスタの構成された半導体集積回路は第1
図に示すような構造であり、第1図はトランジスタTr
1. Tr2の2回路要素部分を示す。p基板1上にn
+埋込み4を形成口、P”O離拡散領域3で囲まれたコ
レクタとなるエピタキシャル層2内に、p型ベース拡散
領域6を形成し、このベース拡散領域6内にn工(ツタ
拡散領域8を形成している。又、コレクタ抵抗を下げる
ために、埋込み領域4に達するように、エピタキシャル
層2より十分高濃度の♂拡散領域6を形成し、金属配線
とのコンタクトを取るためにエミッタ拡散領域8と同時
にn+領域9を形成している。1oは酸化膜、11は金
属配線である。
地点)に過大電流が流れる現象がある。この現象はラッ
チアップと呼ばれ、一旦電源を遮断しないかぎり回復せ
ず回路の誤動作や破壊の原因となる。一般のバイポーラ
NPNトランジスタの構成された半導体集積回路は第1
図に示すような構造であり、第1図はトランジスタTr
1. Tr2の2回路要素部分を示す。p基板1上にn
+埋込み4を形成口、P”O離拡散領域3で囲まれたコ
レクタとなるエピタキシャル層2内に、p型ベース拡散
領域6を形成し、このベース拡散領域6内にn工(ツタ
拡散領域8を形成している。又、コレクタ抵抗を下げる
ために、埋込み領域4に達するように、エピタキシャル
層2より十分高濃度の♂拡散領域6を形成し、金属配線
とのコンタクトを取るためにエミッタ拡散領域8と同時
にn+領域9を形成している。1oは酸化膜、11は金
属配線である。
このようなバイポーラトランジスタの高速、低消費電力
化のために、拡散による横方向への広がりを抑える目的
でエピタキシャル層2の厚みを薄くシ、又、コレクタ・
基板間の容量を減らす目的で基板1の比抵抗を高くする
ことが行われる。こノタメ、p型ベース拡散領域6をエ
ミッタトシ、エピタキシャル層2をベースとし、基板1
をコレクタとする寄生PNPトー ゛ は、その哀−ス幅が狭ぐなるので電流増幅率・45大き
くなる。又1、基板1の抵抗成分12.15が大きくな
るため、前述の寄生PNP )ランジスタを介して基板
1へ流れる電流kiる基板電位の浮き上がりが大きくな
る。また、第1図では寄生NPNト、ランジスタ13も
形成される。C1,B1. ElTrlがスイッチング
に用いられる場合を考えると、エミッタは最低電位に接
続声れ、第1図に示す構造図を寄生トランジスタも含め
て等価回路で表わすと第2図に示すよ″うにがる。
化のために、拡散による横方向への広がりを抑える目的
でエピタキシャル層2の厚みを薄くシ、又、コレクタ・
基板間の容量を減らす目的で基板1の比抵抗を高くする
ことが行われる。こノタメ、p型ベース拡散領域6をエ
ミッタトシ、エピタキシャル層2をベースとし、基板1
をコレクタとする寄生PNPトー ゛ は、その哀−ス幅が狭ぐなるので電流増幅率・45大き
くなる。又1、基板1の抵抗成分12.15が大きくな
るため、前述の寄生PNP )ランジスタを介して基板
1へ流れる電流kiる基板電位の浮き上がりが大きくな
る。また、第1図では寄生NPNト、ランジスタ13も
形成される。C1,B1. ElTrlがスイッチング
に用いられる場合を考えると、エミッタは最低電位に接
続声れ、第1図に示す構造図を寄生トランジスタも含め
て等価回路で表わすと第2図に示すよ″うにがる。
ここで01. B1. Elで表警iされるスイッチジ
グ士、t 。
グ士、t 。
K間はPNPN構造□のす′イ0スタとなり、前述のよ
うに、寄生PNP )ランジスタ14により基板へ電流
が流れ、基板の抵抗成分により基板電位の浮き上がりが
生じて寄生NPN)ランジスタがオンした場合には、こ
のサイリスタが導通となり1、アノ5−ドAとカソード
にの間に過大電流が流れる、バイポーラ集積回路におい
ては、このようなPNPN構造のサイリスタは随処に生
じるが、通常動作時には、寄生P1jP)ランジスタ1
4および寄生N’PN)ランビスタ13のベース、エミ
ッタ間は逆バイアスになっており、このサイリスタを導
通状態にするためには、何らかのトリガが必要である、
つまり9、サイリスタのゲート電流となるものが必要で
ある。
うに、寄生PNP )ランジスタ14により基板へ電流
が流れ、基板の抵抗成分により基板電位の浮き上がりが
生じて寄生NPN)ランジスタがオンした場合には、こ
のサイリスタが導通となり1、アノ5−ドAとカソード
にの間に過大電流が流れる、バイポーラ集積回路におい
ては、このようなPNPN構造のサイリスタは随処に生
じるが、通常動作時には、寄生P1jP)ランジスタ1
4および寄生N’PN)ランビスタ13のベース、エミ
ッタ間は逆バイアスになっており、このサイリスタを導
通状態にするためには、何らかのトリガが必要である、
つまり9、サイリスタのゲート電流となるものが必要で
ある。
このようなサイリスタのゲート電流を生じる原因となる
ものの一つ(、人出カパッドに接続されたp型拡散領域
に′生じる寄生PN’P)多ンジスタ・に流れる電流が
ある。集積回路において□は、゛入出カドについて、電
源およびGND間にダイオードを接続する。
ものの一つ(、人出カパッドに接続されたp型拡散領域
に′生じる寄生PN’P)多ンジスタ・に流れる電流が
ある。集積回路において□は、゛入出カドについて、電
源およびGND間にダイオードを接続する。
第3図において、16はパッド、17はパッド−GND
間の保護ダイオード、18はパッド−電源間の保護ダイ
オード、19は電源端子、2oは内部回路への接続端子
である゛。ここで、電源との間に接続される保護ダイオ
ードは第4図優に示すようにn型エピタキシャル層・2
の中・にp型拡散領、域6’ヲ形成し、n型エピタキシ
ャル層2を電源呻に接続することによりバイポーラトラ
ンジスタと一体形成している。第4図、においてべ第1
図1と同一構造のものは同一番号で表わしている。
間の保護ダイオード、18はパッド−電源間の保護ダイ
オード、19は電源端子、2oは内部回路への接続端子
である゛。ここで、電源との間に接続される保護ダイオ
ードは第4図優に示すようにn型エピタキシャル層・2
の中・にp型拡散領、域6’ヲ形成し、n型エピタキシ
ャル層2を電源呻に接続することによりバイポーラトラ
ンジスタと一体形成している。第4図、においてべ第1
図1と同一構造のものは同一番号で表わしている。
このような構造の集積回路において、・入出力?(ラド
16に電源電圧よシも高い電圧のサージが印加された場
合、第4図に示す寄生PNP トランジスタ21のベー
ス−エミッタ間は順方向に、バイアスされ、入出力パッ
ド、16から基板へ電流が流れる。この電流が、第1図
に示す寄生NPN)ランジスタト3のベース電流となる
。即ちサイリスタのゲート電流となり、第、2図のサイ
リスタが導通となってラッチアップを生じてしまう。
16に電源電圧よシも高い電圧のサージが印加された場
合、第4図に示す寄生PNP トランジスタ21のベー
ス−エミッタ間は順方向に、バイアスされ、入出力パッ
ド、16から基板へ電流が流れる。この電流が、第1図
に示す寄生NPN)ランジスタト3のベース電流となる
。即ちサイリスタのゲート電流となり、第、2図のサイ
リスタが導通となってラッチアップを生じてしまう。
これまで述べてきたように、バイポーラ集積回路におい
てラッチアップはPNPN構造のサイリスタによるもの
であるが、通常動作時においてはこのサイリスタは逆バ
イアスとなっており遮断状−態にある。しかし前述した
ように何らかのトリガ電流によりサイリスタが導通状薦
になることによりラッチアップを生じてしまう。、この
トリガ電流を生じる原因とな4るものの一つ、に、入出
力パッドに接続2れたp型拡散領域に主旨る寄4PNP
)ランジスタの電流がある。ラッチアップを防止するに
は、と9トリガ電流をサイリスタをオン。する電流以下
に抑えればよい。 −。
てラッチアップはPNPN構造のサイリスタによるもの
であるが、通常動作時においてはこのサイリスタは逆バ
イアスとなっており遮断状−態にある。しかし前述した
ように何らかのトリガ電流によりサイリスタが導通状薦
になることによりラッチアップを生じてしまう。、この
トリガ電流を生じる原因とな4るものの一つ、に、入出
力パッドに接続2れたp型拡散領域に主旨る寄4PNP
)ランジスタの電流がある。ラッチアップを防止するに
は、と9トリガ電流をサイリスタをオン。する電流以下
に抑えればよい。 −。
本発明は、このような入出力パッドに、接続されたたと
えばp型の拡散領域(生じる寄生PNP、)ランジスタ
の電流増幅率、を小さくすることにより、基板に流れる
電流を少なくしてサイリスタ、9導通を防ぎ、ラッ、チ
アツブを防止するものであるa第6図に本発明の一実施
例にかかる保護ダイオード部分の平面図を示す。又、2
第q図のX−X/切断断面図を第6図に示しである。p
型分離坪数領域31に囲まれたシリコンn型エピタキシ
ャル層32とp型拡散領域33で形成されたダイオード
において、p型拡散領域33の周囲にn埋込み領域34
に達するようにエピタキシャル層32より十分濃度の高
いn+拡散領域36を形成し、このn+拡散領域36の
一部と重なるように、NPN)ランジスタのエミッタ拡
散領域と同時に領域36を形成し、エピタキシャル層3
1を電源に接続する゛ためにコンタクト窓37を形成し
、金属配線38で配線を行う。39は入力又は出力パッ
ド、4゜はp型シリコン半導体基板である。
えばp型の拡散領域(生じる寄生PNP、)ランジスタ
の電流増幅率、を小さくすることにより、基板に流れる
電流を少なくしてサイリスタ、9導通を防ぎ、ラッ、チ
アツブを防止するものであるa第6図に本発明の一実施
例にかかる保護ダイオード部分の平面図を示す。又、2
第q図のX−X/切断断面図を第6図に示しである。p
型分離坪数領域31に囲まれたシリコンn型エピタキシ
ャル層32とp型拡散領域33で形成されたダイオード
において、p型拡散領域33の周囲にn埋込み領域34
に達するようにエピタキシャル層32より十分濃度の高
いn+拡散領域36を形成し、このn+拡散領域36の
一部と重なるように、NPN)ランジスタのエミッタ拡
散領域と同時に領域36を形成し、エピタキシャル層3
1を電源に接続する゛ためにコンタクト窓37を形成し
、金属配線38で配線を行う。39は入力又は出力パッ
ド、4゜はp型シリコン半導体基板である。
このような構造とすることにより、p型拡散領域33を
エミッタ2、エピタキシャル層32をベース、基板4o
をコレクタとする寄生PNP )う/ジスタの電流増幅
率を小さくすることができる。
エミッタ2、エピタキシャル層32をベース、基板4o
をコレクタとする寄生PNP )う/ジスタの電流増幅
率を小さくすることができる。
その理由は高濃度のn拡散領域35が寄生トランジスタ
のエミッタとなるp型拡散領礒33の周囲にあるためエ
ミッタ注入効率が悪くなるとともに、この高濃度♂拡散
領域36により、エミッタから注入された電荷の多くが
再1★し基板4oへ到達する電荷が少なくなるた゛めで
ある。 ′例えば、エピタキシャル層臀2の厚さが4
μ、p型拡散領域33の厚さが0.8μ程度の場合には
、第4図の寄生PNP )ランジスタ21の電流増幅率
は30〜40程度であるが、本発明の第6図。
のエミッタとなるp型拡散領礒33の周囲にあるためエ
ミッタ注入効率が悪くなるとともに、この高濃度♂拡散
領域36により、エミッタから注入された電荷の多くが
再1★し基板4oへ到達する電荷が少なくなるた゛めで
ある。 ′例えば、エピタキシャル層臀2の厚さが4
μ、p型拡散領域33の厚さが0.8μ程度の場合には
、第4図の寄生PNP )ランジスタ21の電流増幅率
は30〜40程度であるが、本発明の第6図。
程度となり、1桁以上小さくなる。なお、高濃度n+
拡散領域36でp型拡散領域33の一部を覆った場合に
は、電流増幅率はその中間の値となる。
拡散領域36でp型拡散領域33の一部を覆った場合に
は、電流増幅率はその中間の値となる。
また、第6図、第6図においては、入出カバノドに接続
された電源間との保護ダイオードの場合について示して
い乞が、電源に接続されたn型エピタキシャル層22内
にp型拡散領域を形成す、るのは通常の抵抗体の構造と
同一であり、入出力パッドに接続されたp型抵抗拡散領
域についても、この抵抗体の周囲に高濃度n拡散領域を
形成することにより、保護ダイオードの場合と同様にラ
ッチアップ防止に効!、であることは言うまでもない。
された電源間との保護ダイオードの場合について示して
い乞が、電源に接続されたn型エピタキシャル層22内
にp型拡散領域を形成す、るのは通常の抵抗体の構造と
同一であり、入出力パッドに接続されたp型抵抗拡散領
域についても、この抵抗体の周囲に高濃度n拡散領域を
形成することにより、保護ダイオードの場合と同様にラ
ッチアップ防止に効!、であることは言うまでもない。
以上説明したように1本発明によれば、電源に接続され
たn型エピタキシャル層内に形成され、且つ入出力パッ
ドに接続されたp型領域の周囲に、n+埋込み領域に達
するように高濃度の♂拡散領域を形成することにより、
寄生PNP トランジスタの電流を小さくシ、入出カッ
(ノドに電源電圧よりも高い電圧が印加された場合の基
板への漏れ電流を少なくすることにより、PNPN構造
サイリスタのゲート電流を少なくして、このサイリスタ
カオンするのを防ぐことによってラッチアップを防止す
ることができる。この高濃度♂拡散値域は、高周波バイ
ポーラトランジスタではコレクタ抵抗を下げるために一
般に用いられているコレクタウオールと同時に形成でき
るので、何ら工程を増やすことなしに実現できる。なお
、本発明において、導電型を逆にしてもよいことはいう
までもない。
たn型エピタキシャル層内に形成され、且つ入出力パッ
ドに接続されたp型領域の周囲に、n+埋込み領域に達
するように高濃度の♂拡散領域を形成することにより、
寄生PNP トランジスタの電流を小さくシ、入出カッ
(ノドに電源電圧よりも高い電圧が印加された場合の基
板への漏れ電流を少なくすることにより、PNPN構造
サイリスタのゲート電流を少なくして、このサイリスタ
カオンするのを防ぐことによってラッチアップを防止す
ることができる。この高濃度♂拡散値域は、高周波バイ
ポーラトランジスタではコレクタ抵抗を下げるために一
般に用いられているコレクタウオールと同時に形成でき
るので、何ら工程を増やすことなしに実現できる。なお
、本発明において、導電型を逆にしてもよいことはいう
までもない。
第1図は集積回路のバイポーラトランジスタ部分の断面
構造図、第2図は第1図における寄生トランジスタを含
んだ等価回路図、第3図は保護ダイオード′の等価回路
図、第4図は)(ノドと)(ラド一電源間保護ダイオー
ドの断面構造図、第6図は本発明の一実施例の集積回路
における保護ダイオード部分を示す概略平面図、第6図
は第5図のX−x′線部分の断面図である。 31°1lellllll p型分離拡散領域、32・
・・・・・n型エピタキシャル層、33・−・・・・p
型拡散領域、34・・・・・・n+埋込み領域、36・
・・・・・n+拡散領域、39・・−・・・・・パッド
、40”・・00p型基板。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名11
11m 第2因 に ;1、 第31!1.、、j÷ 護 116図 1 □ Jン 4M
構造図、第2図は第1図における寄生トランジスタを含
んだ等価回路図、第3図は保護ダイオード′の等価回路
図、第4図は)(ノドと)(ラド一電源間保護ダイオー
ドの断面構造図、第6図は本発明の一実施例の集積回路
における保護ダイオード部分を示す概略平面図、第6図
は第5図のX−x′線部分の断面図である。 31°1lellllll p型分離拡散領域、32・
・・・・・n型エピタキシャル層、33・−・・・・p
型拡散領域、34・・・・・・n+埋込み領域、36・
・・・・・n+拡散領域、39・・−・・・・・パッド
、40”・・00p型基板。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名11
11m 第2因 に ;1、 第31!1.、、j÷ 護 116図 1 □ Jン 4M
Claims (1)
- 一方の導電型基板上の他方の導電型の半導体層と、該半
導体層下の他方の導電型の領域と、該埋込み領域上に位
置し、かつ前記半導体層の表面下に形成される一方の導
電型領域とを備えるとともに、分離領域で囲まれ電源に
接続された前記半導体層内に形成され、かつ入力又は出
力パッドに接続された前記一方の導電型領域の周囲に、
前記半導体層表面よシ前記埋込み領域に達するように前
記半導体層より高濃度の他方の導電型領域を形成したこ
とを特徴とするバイポーラ集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14208281A JPS5843560A (ja) | 1981-09-08 | 1981-09-08 | バイポ−ラ集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14208281A JPS5843560A (ja) | 1981-09-08 | 1981-09-08 | バイポ−ラ集積回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5843560A true JPS5843560A (ja) | 1983-03-14 |
Family
ID=15307011
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14208281A Pending JPS5843560A (ja) | 1981-09-08 | 1981-09-08 | バイポ−ラ集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5843560A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6734522B2 (en) * | 2000-07-25 | 2004-05-11 | Sharp Kabushiki Kaisha | Transistor |
CN103165443A (zh) * | 2011-12-16 | 2013-06-19 | 上海华虹Nec电子有限公司 | 一种绝缘栅晶体管器件及其制造工艺方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55158663A (en) * | 1979-05-29 | 1980-12-10 | Sanyo Electric Co Ltd | Transistor |
-
1981
- 1981-09-08 JP JP14208281A patent/JPS5843560A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55158663A (en) * | 1979-05-29 | 1980-12-10 | Sanyo Electric Co Ltd | Transistor |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6734522B2 (en) * | 2000-07-25 | 2004-05-11 | Sharp Kabushiki Kaisha | Transistor |
CN103165443A (zh) * | 2011-12-16 | 2013-06-19 | 上海华虹Nec电子有限公司 | 一种绝缘栅晶体管器件及其制造工艺方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5646433A (en) | Pad protection diode structure | |
JP3851001B2 (ja) | 静電気保護回路 | |
US20060043489A1 (en) | Diode and applications thereof | |
JPS6358380B2 (ja) | ||
EP0103306B1 (en) | Semiconductor protective device | |
US5763918A (en) | ESD structure that employs a schottky-barrier to reduce the likelihood of latch-up | |
US5148250A (en) | Bipolar transistor as protective element for integrated circuits | |
JP3404036B2 (ja) | Piso静電的放電保護デバイス | |
GB2286923A (en) | ESD input protection arrangement | |
EP0772237B1 (en) | Semiconductor device including protection means | |
JPS5843560A (ja) | バイポ−ラ集積回路装置 | |
JP2005223016A (ja) | 半導体装置 | |
JP3158534B2 (ja) | 半導体集積回路 | |
JPH0478018B2 (ja) | ||
JPH08306872A (ja) | Mos入力保護回路 | |
JP3211871B2 (ja) | 入出力保護回路 | |
US6624502B2 (en) | Method and device for limiting the substrate potential in junction isolated integrated circuits | |
JPS6352469A (ja) | 半導体集積回路装置の静電破壊防止装置 | |
JPH0471274A (ja) | 半導体集積回路 | |
JPS60103658A (ja) | 半導体集積回路 | |
JPH06120412A (ja) | 半導体保護装置 | |
JP2002329792A (ja) | 半導体装置 | |
JPH0360152A (ja) | 半導体装置の入力保護回路 | |
JPH01291457A (ja) | 半導体集積回路 | |
JPH0271555A (ja) | 半導体集積回路 |