CN103578959A - 一种fs-igbt器件阳极的制造方法 - Google Patents
一种fs-igbt器件阳极的制造方法 Download PDFInfo
- Publication number
- CN103578959A CN103578959A CN201310585511.XA CN201310585511A CN103578959A CN 103578959 A CN103578959 A CN 103578959A CN 201310585511 A CN201310585511 A CN 201310585511A CN 103578959 A CN103578959 A CN 103578959A
- Authority
- CN
- China
- Prior art keywords
- layer
- concentration
- igbt device
- surperficial
- silicon chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 239000012535 impurity Substances 0.000 claims abstract description 67
- 238000000034 method Methods 0.000 claims abstract description 57
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 53
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 53
- 239000010703 silicon Substances 0.000 claims abstract description 53
- 239000002184 metal Substances 0.000 claims abstract description 14
- 229910052751 metal Inorganic materials 0.000 claims abstract description 14
- 238000000137 annealing Methods 0.000 claims abstract description 13
- 238000002513 implantation Methods 0.000 claims description 18
- 239000002253 acid Substances 0.000 claims description 12
- 239000007788 liquid Substances 0.000 claims description 12
- 238000004140 cleaning Methods 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 239000011521 glass Substances 0.000 claims description 7
- 238000009825 accumulation Methods 0.000 claims description 4
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 3
- 229910017604 nitric acid Inorganic materials 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 claims description 2
- 230000007547 defect Effects 0.000 abstract description 17
- 238000009826 distribution Methods 0.000 abstract description 14
- 238000005516 engineering process Methods 0.000 abstract description 6
- 230000008901 benefit Effects 0.000 abstract description 5
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 239000013049 sediment Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 123
- 230000008569 process Effects 0.000 description 28
- 238000011109 contamination Methods 0.000 description 13
- 230000004913 activation Effects 0.000 description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 230000007797 corrosion Effects 0.000 description 4
- 238000005260 corrosion Methods 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 230000006378 damage Effects 0.000 description 3
- 238000005224 laser annealing Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000005194 fractionation Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Weting (AREA)
Abstract
本发明涉及半导体技术，具体的说是涉及一种FS-IGBT器件阳极的制造方法。本发明的一种FS-IGBT器件阳极的制造方法，主要步骤为：对硅片1背面进行减薄处理；清洗硅片1背面并注入N型杂质，高温推结形成场阻止层2和表面牺牲层3；翻转硅片1完成正面制作工序；去掉硅片1背面的表面牺牲层3；清洗硅片1背面并注入P型杂质，退火形成P型集电极区10；背面金属11积淀。本发明的有益效果为，在不破坏FS层杂质分布前提下，能有效去除背部表面沾污、缺陷，并且实现方式简便、容易控制。本发明尤其适用于FS-IGBT器件阳极的制造。
Description
技术领域
本发明涉及半导体技术，具体的说是涉及一种FS-IGBT器件阳极的制造方法。
背景技术
IGBT绝缘栅双极型晶体管，是由BJT(双极型三极管)和MOS(绝缘栅型场效应管)组成的复合全控型电压驱动式功率半导体器件，兼有MOSFET的高输入阻抗和BJT的低导通压降两方面的优点。自1978年形成IGBT概念以来，IGBT在国际上发展已经相当成熟，经由最初的第一代平面穿通IGBT，已经发展到第六代FS-Trench型IGBT。FS-IGBT由于背面引入的场截止FS层使得电场类似梯形分布，缩短了硅片厚度，大大降低了损耗，同时兼备正的温度系数、结实耐用、成本低等一系列优点而被广泛应用。在早期的PT型IGBT结构中，缓冲层的浓度相对较高，除了使得电场截止外，还有一项作用是减小阳极空穴的注入效率，牺牲部分静态损耗来换取器件动态损耗的降低。而在FS型IGBT中FS层作用只是使电场截止呈梯形分布，浓度相对较低，阳极空穴的注入效率更高、正向压降更低，理想的FS层浓度典型值大概在1015-1016量级，厚度大概在5-10um，动态损耗则会采用其它技术如局部少子寿命技术来加以控制。
一种常规的FS-IGBT器件制造方法如下：在正面工序完成之后，翻转硅片进行减薄和二次注入/退火、背金，第一次注入N型杂质用来形成FS场截止层，第二次注入P型杂质用来形成P型集电区。这种方法的不足在于背部退火温度需低于450℃保证正面金属不被熔化，使FS层杂质激活率很低，改进方法是利用激光退火、RTA代替低温炉管退火提高FS层杂质激活率，但激活率仍然偏低且激活深度有限。随着工艺能力的进步，研究者提出了另一种FS-IGBT器件制造方法：先进行减薄、背面N型杂质注入，再翻转到正面完成正面工序，接着再翻转到背面完成P型集电区的制作，利用正面热过程能有效激活FS层杂质。实际工艺中该方法的一个不足之处在于做正面工序时，背面已经形成的FS层表面容易产生沾污和缺陷，即使在背面加上一层淀积保护层，在硅片转移、做背面淀积保护层和去除背面淀积保护层的过程中，也很容易引入沾污和缺陷，这些FS层表面的沾污和缺陷会影响器件性能，常规清洗去除该沾污和缺陷层会消耗掉一部分FS层的硅，一般FS层很薄只有5-10um，这种消耗很有可能就使得电场穿通、耐压降低，影响器件性能。针对现有技术的不足，本发明的目的是提供一种简便高效的FS-IGBT器件阳极制备方法。
发明内容
本发明所要解决的，就是针对实际工艺中，FS层表面处容易产生沾污、缺陷，而常规清洗方法容易破坏本来就很薄的FS层，使器件耐压降低的问题，提出一种FS-IGBT器件阳极的制造方法。
本发明解决上述技术问题所采用的技术方案是：一种FS-IGBT器件阳极的制造方法，其特征在于，包括以下步骤：
a.在硅片1背面注入N型杂质高温推结，形成具有浓度梯度的掺杂层，表面较高掺杂浓度的为表面牺牲层3，位于表面牺牲层3和硅片1之间较低掺杂浓度的为场阻止层2；
b.翻转硅片1完成正面制作工序；
c.去掉硅片1背面的表面牺牲层3；
d.清洗硅片1背面并注入P型杂质，退火形成P型集电极区10；
e.背面金属11积淀。
本发明总的技术方案，主要是在背面第一次注入N型杂质时，制造一层高掺杂牺牲层3和一层FS层2，杂质浓度由高到低，从高掺杂牺牲层3过渡到浓度相对较低的FS层2。牺牲层3用来承受后续工序引入的沾污和缺陷。在硅片背面减薄清洗、注入N型杂质并推结形成FS层2和牺牲层3，制作完正面工序后，再用一定比例的混合酸腐蚀液，来去掉该牺牲层3区域，进而去掉FS层2表面的沾污和缺陷，同时保证不破坏内部浓度相对较低的FS层2。从而实现在不破坏FS层杂质分布前提下，能有效去除背部表面沾污、缺陷。
具体的，步骤a中所述形成具有浓度梯度的掺杂层的具体方式为通过提高离子注入的剂量和能量实现，所述表面牺牲层3的厚度大于2um，所述阻止层2的厚度大于5um。
步骤a中所述形成具有浓度梯度的掺杂层的具体方式为：提高离子能量注入N型杂质，提高离子注入的剂量以较低能量再次注入N型杂质，高温推结形成具有浓度梯度的掺杂层，其中表面较高掺杂浓度的为表面牺牲层3，位于表面牺牲层3和硅片1之间较低掺杂浓度的为场阻止层2，所述场阻止层2的杂质浓度为3×1016～1×1018cm-3、厚度大于5um，表面牺牲层3的浓度为5×1015～1×1016cm-3、厚度大于2um。
具体的，步骤a中所述形成具有浓度梯度的掺杂层的具体方式为：注入N型杂质高温推结形成场阻止层2，提高离子注入剂量，以较低注入能量在场阻止层2上形成较高浓度的表面牺牲层3，所述场阻止层2的杂质浓度为5×1015～1×1016cm-3、厚度大于2um，表面牺牲层3的浓度为3×1016～1×1018cm-3、厚度大于5um。
具体的，所述表面牺牲层3厚度为2～5um，所述阻止层2厚度为5～10um。
本方案中所述的提高离子注入的剂量和能量，为相对于传统技术而言，在相同环境下比传统技术注入的剂量和能量要高，以能有效生成表面牺牲层3；具体需根据实际衬底掺杂浓度调节注入剂量、能量，使得外层高掺杂牺牲层3的浓度可优选3×1016～1×1018cm-3、厚度大于2um，可优选2～5um；内层FS层2杂质浓度、厚度可优选5×1015～1×1016cm-3、5～10um范围内。
具体的，步骤d中所述去掉硅片1背面的表面牺牲层3为通过混合酸腐蚀液腐蚀，具体为：
采用HF：HNO3：HAC=3：2：1比例的混合酸腐蚀液，在常温下进行腐蚀。
本方案中，采用的混合酸腐蚀液在常温下腐蚀，速率大概是1um/10s，因此具有简便且容易控制的优点，同时通过控制腐蚀硅片的时间还可以精确的控制FS层2的杂质分布，从而控制器件的性能。
具体的，步骤e中退火形成P型集电极区为在低于450℃环境下完成。
本方案的目的在于避免正面金属被破坏，也可用激光退火、RTA代替低温炉管退火，来解决集电区杂质激活率低的问题。
具体的，步骤c中完成的正面制作工序包括：形成P阱4、N+发射区5、栅氧化层6、多晶硅层7和淀积磷硅玻璃层8；
完成步骤e后还包括以下正面制作工序：磷硅玻璃层8回流、欧姆接触工序和正面金属工序
本方案的优点在于，将正面工序步骤分为两步，在P型集电区10杂质退火工序之后，进行磷硅玻璃层8回流、欧姆接触工序和正面金属工序等正面工序时，可利用这些工序的热过程进一步激活P型集电区10杂质，从而提高集电区杂质激活率。
本发明的有益效果为，在不破坏FS层杂质分布前提下，能有效去除背部表面沾污、缺陷，并且实现方式简便、容易控制。
附图说明
图1是常规FS层和本发明所述的生成牺牲层杂质分布图；
图2是实施例1的工艺流程图；
图3是实施例1的工艺流程中在硅片1上注入N型杂质示意图；
图4是实施例1的工艺流程中在硅片1上生成场阻止层2和表面牺牲层3后结构示意图；
图5是实施例1的工艺流程中翻转硅片1后结构示意图；
图6是实施例1的工艺流程中完成硅片1正面工艺后结构示意图；
图7是实施例1的工艺流程中去掉表面牺牲层3后结构示意图；
图8是实施例1的工艺流程中注入P型杂质示意图；
图9是实施例1的工艺流程中形成P型集电极区、背面金属后结构示意图；
图10是实施例2的工艺流程图；
图11是实施例2的工艺流程中在硅片1上注入N型杂质示意图；
图12是实施例2的工艺流程中在硅片1上生成场阻止层2和表面牺牲层3后结构示意图；
图13是实施例2的工艺流程中第一次完成硅片1正面工艺后结构示意图；
图14是实施例2的工艺流程中去掉表面牺牲层3后结构示意图；
图15是实施例2的工艺流程中注入P型杂质示意图；
图16是实施例2的工艺流程中形成P型集电极区后结构示意图；
图17是实施例2的工艺流程中第二次完成硅片1正面工艺后结构示意图；
图18是实施例2的工艺流程中完成背部金属淀积后结构示意图；
图19是不同湿法刻蚀厚度下，背面杂质浓度分布图；
图20是不同湿法刻蚀厚度下，器件击穿时背面电场分布图；
图21是器件耐压与背面湿法刻蚀厚度关系图；
图22是不同湿法刻蚀厚度下，器件正向输出特性曲线示意图。
具体实施方式
下面结合附图和实施例，详细描述本发明的技术方案：
本发明提出在现有技术方法上的一种改进方案，在不破坏FS层杂质分布前提下，能有效去除背部表面沾污、缺陷。在背面第一次注入N型杂质时，适当提高离子注入的剂量和能量，制造一层高掺杂牺牲层3和一层FS层2，杂质浓度由高到低，从高掺杂牺牲层3过渡到浓度相对较低的FS层2。牺牲层3用来承受后续工序引入的沾污和缺陷。在硅片背面减薄清洗、注入N型杂质并推结形成FS层2和牺牲层3，制作完正面工序后，再用一定比例的混合酸腐蚀液，来去掉该牺牲层3区域，进而去掉FS层2表面的沾污和缺陷，同时保证不破坏内部浓度相对较低的FS层2。例如：HF：HNO3：HAC=3：2：1比例的混合酸腐蚀液，在常温下腐蚀，速率大概是1um/10s，简便且容易控制，通过控制腐蚀硅片的时间还可以精确的控制FS层2杂质分布，从而控制器件的性能。接着清洗硅片后做P型杂质注入并退火形成P型集电区10后就完成了这种FS-IGBT器件阳极制造。
如图1所示，实心三角形曲线为常规FS层杂质浓度分布图，实心圆形曲线为本发明形成牺牲层杂质浓度分布图。仿真中衬底电阻率为400Ω·cm，常规FS层形成注入杂质为磷、注入能量为50KEV、注入浓度为1e13cm-3、在1150℃下推结时间400min。本发明提高注入能量、剂量到60KEV、1e14cm-3情况下，形成了一层表面牺牲层3和内部真正所需的FS层2。牺牲层3用来承受后续工序引入的沾污和缺陷。
实施例1：
如图2所示，为本例的制造流程，包括：
A：对IGBT芯片背面减薄，根据硅片1所需厚度，进行减薄，减薄后要保证硅片表面平整度，去除表面损伤层；
B：清洗硅片背面并注入N型杂质高温推结（如图2所示），形成场阻止（FS）层2和表面牺牲层3（如图3所示），场阻止（FS）层2位于表面牺牲层3和硅片1之间；
C:翻转硅片（如图4所示）制作正面工序；
D：用一定比例的混合酸腐蚀液，腐蚀掉背部FS层表面牺牲层3（如图7所示）；
E:清洗硅片背面并注入P型杂质（如图8所示）并退火形成P型集电区10；
F：背部金属11积淀（如图10所示）。
本例中，最后背面注入P型杂质退火是在低于450℃环境下完成的，保证正面金属不被破坏，P型集电区10杂质激活率相对较低。一种方法是用激光退火、RTA代替低温炉管退火，来解决集电区杂质激活率低的问题。
实施例2：
如图10所示，本例的制造工艺流程包括：
A：对IGBT芯片背面减薄，根据硅片1所需厚度，进行减薄，减薄后要保证硅片表面平整度，去除表面损伤层；
B：清洗硅片背面并注入N型杂质高温推结，形成场阻止（FS）层2和表面牺牲层3（如图12所示），场阻止（FS）层2位于表面牺牲层3和硅片1之间；
C1:翻转硅片制作正面工序，包括形成P阱4、N+发射区5、栅氧化层（6）、多晶硅层7和淀积磷硅玻璃层8（如图13所示）；
D：用一定比例的混合酸腐蚀液，腐蚀掉背部FS层表面牺牲层3（如图14所示）；
E:清洗硅片背面并注入P型杂质（如图15所示）并退火形成P型集电区10（如图16所示）；
C2：完成磷硅玻璃层8回流、欧姆接触工序和正面金属工序（如图17所示）；
F：背部金属11积淀（如图18所示）。
常用的P型杂质硼的原子半径较小，扩散系数与磷相近，这样，在通常的正面工序热过程中，高浓度的硼将会扩散形成结深很大的P型集电区、中和大部分的FS层，破坏阳极形貌，使器件耐压降低。本例的特征是形成FS层并去除高掺杂牺牲层、清洗后，用来形成P型集电区而注入的P型杂质原子半径比硼原子半径要大的多，扩散系数比硼原子扩散系数低的多，从而保证后续正面工序步骤C2中热过程正好能控制背面P型集电区10结深，同时也保证了P型集电区10杂质的激活率。
如图19到图22所示，通过tsuprem4+medici仿真，仿真中一些参数设定如下：衬底设置为400Ω.cm,厚度为500um。FS层注入形成条件如下：注入杂质为磷、注入能量为60KEV、注入浓度为1e14cm-3、在1150℃下推结时间400min。经过正面工序之后用一定比例的混合酸腐蚀液，腐蚀掉背部FS层表面高掺杂牺牲层3。后续注入P型杂质类型为硼、注入能量为50KEV、注入浓度为2e15cm-3、在450℃下退火60min，假设背部P型杂质激活率为10%，实际注入浓度为2e14cm-3。在不同湿法刻蚀厚度情况下，对比杂质浓度、击穿时电场分布、耐压和正向输出特性曲线可以知道，我们通过控制背面腐蚀硅片的厚度可以去除靠近表面处高掺杂牺牲层，还可以方便的控制FS层2杂质分布，从而控制器件的性能。还可以看出本发明器件耐压和正向输出特性与常规FS层情况下相近。
综上，本发明的有益效果主要包括：
通过适当提高离子注入的剂量和能量，制造一层高掺杂牺牲层3和一层FS层2，杂质浓度由高到低，从高掺杂牺牲层3过渡到浓度相对较低的FS层2。牺牲层3用来承受后续工序引入的沾污和缺陷，之后用一定比例的混合酸腐蚀液常温下腐蚀掉该高掺杂牺牲层可以有效去除FS层表面沾污和缺陷，简便且容易控制。
常规方法清洗、去除背部表面沾污、缺陷，会消耗掉一部分硅、破坏FS层杂质分布，使器件耐压降低。而本发明所述的方法中通过精确控制腐蚀时间，可以只腐蚀掉牺牲层3而不破坏内部预先设定的FS层2杂质分布，保证器件性能不发生改变。
拆分、穿插正面工序顺序，利用正面工序的热过程进一步激活P型集电区10杂质，能提高集电区杂质激活率。
Claims (8)
1.一种FS-IGBT器件阳极的制造方法，其特征在于，包括以下步骤：
a.在硅片（1）背面注入N型杂质高温推结，形成具有浓度梯度的掺杂层，其中表面较高掺杂浓度的为表面牺牲层（3），位于表面牺牲层（3）和硅片（1）之间较低掺杂浓度的为场阻止层（2）；
b.翻转硅片（1）完成正面制作工序；
c.去掉硅片（1）背面的表面牺牲层（3）；
d.清洗硅片（1）背面并注入P型杂质，退火形成P型集电极区（10）；
e.完成背面金属（11）积淀。
2.根据权利要求1所述的一种FS-IGBT器件阳极的制造方法，其特征在于，步骤a中所述形成具有浓度梯度的掺杂层的具体方式为通过提高离子注入的能量和剂量实现。
3.根据权利要求1所述的一种FS-IGBT器件阳极的制造方法，其特征在于，步骤a中所述形成具有浓度梯度的掺杂层的具体方式为：提高离子能量注入N型杂质，提高离子注入的剂量以较低能量再次注入N型杂质，高温推结形成具有浓度梯度的掺杂层，其中表面较高掺杂浓度的为表面牺牲层（3），位于表面牺牲层（3）和硅片（1）之间较低掺杂浓度的为场阻止层（2），所述场阻止层（2）的杂质浓度为3×1016～1×1018cm-3、厚度大于5um，表面牺牲层（3）的浓度为5×1015～1×1016cm-3、厚度大于2um。
4.根据权利要求1所述的一种FS-IGBT器件阳极的制造方法，其特征在于，步骤a中所述形成具有浓度梯度的掺杂层的具体方式为：注入N型杂质高温推结形成场阻止层（2），提高离子注入剂量，以较低注入能量在场阻止层（2）上形成较高浓度的表面牺牲层（3），所述场阻止层（2）的杂质浓度为3×1016～1×1018cm-3、厚度大于5um，表面牺牲层（3）的浓度为5×1015～1×1016cm-3、厚度大于2um。
5.根据权利要求2或3或4所述的一种FS-IGBT器件阳极的制造方法，其特征在于，所述表面牺牲层（3）厚度为2～5um，所述阻止层（2）厚度为5～10um。
6.根据权利要求5所述的一种FS-IGBT器件阳极的制造方法，其特征在于，步骤d中所述去掉硅片（1）背面的表面牺牲层（3）为通过混合酸腐蚀液腐蚀，具体为：
采用HF：HNO3：HAC=3：2：1比例的混合酸腐蚀液，在常温下进行腐蚀。
7.根据权利要求6所述的一种FS-IGBT器件阳极的制造方法，其特征在于，步骤e中退火形成P型集电极区为在低于450℃环境下完成。
8.根据权利要求1所述的一种FS-IGBT器件阳极的制造方法，其特征在于，步骤b中完成的正面制作工序包括：形成P阱（4）、N+发射区（5）、栅氧化层（6）、多晶硅层（7）和淀积磷硅玻璃层（8）；
完成步骤d后还包括以下正面制作工序：磷硅玻璃层（8）回流、欧姆接触工序和正面金属工序。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310585511.XA CN103578959B (zh) | 2013-11-19 | 2013-11-19 | 一种fs-igbt器件阳极的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310585511.XA CN103578959B (zh) | 2013-11-19 | 2013-11-19 | 一种fs-igbt器件阳极的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103578959A true CN103578959A (zh) | 2014-02-12 |
| CN103578959B CN103578959B (zh) | 2016-03-23 |
Family
ID=50050480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310585511.XA Active CN103578959B (zh) | 2013-11-19 | 2013-11-19 | 一种fs-igbt器件阳极的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103578959B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104576367A (zh) * | 2014-06-30 | 2015-04-29 | 上海华虹宏力半导体制造有限公司 | Igbt负阻问题的改善方法 |
| CN107464754A (zh) * | 2017-09-21 | 2017-12-12 | 江苏东晨电子科技有限公司 | 一种场截止绝缘栅双极型晶体管器件的制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020140044A1 (en) * | 2001-03-29 | 2002-10-03 | Kazutaka Manabe | Semiconductor device and its manufacturing method |
| CN102693912A (zh) * | 2011-03-24 | 2012-09-26 | 上海北车永电电子科技有限公司 | 制作igbt器件的方法及其装置 |
| CN102800591A (zh) * | 2012-08-31 | 2012-11-28 | 电子科技大学 | 一种fs-igbt器件的制备方法 |
-
2013
- 2013-11-19 CN CN201310585511.XA patent/CN103578959B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020140044A1 (en) * | 2001-03-29 | 2002-10-03 | Kazutaka Manabe | Semiconductor device and its manufacturing method |
| CN102693912A (zh) * | 2011-03-24 | 2012-09-26 | 上海北车永电电子科技有限公司 | 制作igbt器件的方法及其装置 |
| CN102800591A (zh) * | 2012-08-31 | 2012-11-28 | 电子科技大学 | 一种fs-igbt器件的制备方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104576367A (zh) * | 2014-06-30 | 2015-04-29 | 上海华虹宏力半导体制造有限公司 | Igbt负阻问题的改善方法 |
| CN104576367B (zh) * | 2014-06-30 | 2019-08-13 | 上海华虹宏力半导体制造有限公司 | Igbt负阻问题的改善方法 |
| CN107464754A (zh) * | 2017-09-21 | 2017-12-12 | 江苏东晨电子科技有限公司 | 一种场截止绝缘栅双极型晶体管器件的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103578959B (zh) | 2016-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102569067B (zh) | 一种平面高压超快软恢复二极管的制造方法 | |
| CN102142372B (zh) | 制备场阻断型绝缘栅双极晶体管的方法 | |
| CN106847879A (zh) | 一种斜面沟道的SiC MOSFET器件及制备方法 | |
| CN103035521B (zh) | 实现少子存储层沟槽型igbt的工艺方法 | |
| CN104576347B (zh) | Igbt背面金属化的改善方法 | |
| CN103915334B (zh) | 双层多晶硅双极型晶体管的制造方法 | |
| CN102856194B (zh) | 制造反向阻断绝缘栅双极晶体管的方法 | |
| CN105070663B (zh) | 一种碳化硅mosfet沟道自对准工艺实现方法 | |
| CN105185831A (zh) | 一种沟道自对准的碳化硅mosfet结构及其制造方法 | |
| CN103928309B (zh) | N沟道碳化硅绝缘栅双极型晶体管的制备方法 | |
| EP2897159A1 (en) | High-voltage super-junction igbt manufacturing method | |
| CN103578959B (zh) | 一种fs-igbt器件阳极的制造方法 | |
| CN102522335A (zh) | 一种功率器件终端环的制造方法及其结构 | |
| CN104332503B (zh) | 一种高压快恢复二极管芯片生产工艺 | |
| CN104952936A (zh) | 一种快速恢复二极管及其制造方法 | |
| CN206574721U (zh) | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件 | |
| CN104253042B (zh) | 一种绝缘栅双极晶体管的制造方法 | |
| JP5011656B2 (ja) | 半導体装置の製造方法 | |
| CN107221498A (zh) | 一种含InGaN插入层的增强型GaN_HEMT制备方法 | |
| CN103489776B (zh) | 一种实现场截止型绝缘栅双极型晶体管的工艺方法 | |
| CN102931081B (zh) | 带场阻挡层的半导体器件的制造方法 | |
| CN103199107B (zh) | 半导体器件及制造方法 | |
| CN102054866A (zh) | 横向高压mos器件及其制造方法 | |
| CN104465773A (zh) | 金属氧化物半导体场效应管的终端结构及其制造方法 | |
| CN103928322B (zh) | 穿通型碳化硅绝缘栅双极型晶体管的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: INSTITUTE OF ELECTRONIC AND INFORMATION ENGINEERIN Effective date: 20140805 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20140805 Address after: 611731 Chengdu province high tech Zone (West) West source Avenue, No. 2006 Applicant after: University of Electronic Science and Technology of China Applicant after: Institute of Electronic and Information Engineering In Dongguan, UESTC Address before: 611731 Chengdu province high tech Zone (West) West source Avenue, No. 2006 Applicant before: University of Electronic Science and Technology of China |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |