CN102054866A - 横向高压mos器件及其制造方法 - Google Patents
横向高压mos器件及其制造方法 Download PDFInfo
- Publication number
- CN102054866A CN102054866A CN2009102017612A CN200910201761A CN102054866A CN 102054866 A CN102054866 A CN 102054866A CN 2009102017612 A CN2009102017612 A CN 2009102017612A CN 200910201761 A CN200910201761 A CN 200910201761A CN 102054866 A CN102054866 A CN 102054866A
- Authority
- CN
- China
- Prior art keywords
- region
- type
- transoid
- buried regions
- conduction type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种横向高压MOS器件，通过在器件的漂移区内埋入一反型埋层而形成。本发明还公开了该横向高压MOS器件的制造方法，包括：在硅衬底上形成第一导电类型埋层、第一导电类型外延层以及一牺牲氧化层，采用光刻工艺确定漂移区中反型埋层的注入位置；以光刻胶为掩模进行第二导电类型杂质离子注入，形成一反型杂质区域；制作场氧化层，同时利用生长场氧化层的热过程对所述反型杂质进行激活和推进，形成漂移区中较浅的反型埋层；形成沟道区、源、漏、栅氧化层以及栅。本发明能改变器件漂移区中的电场分布，降低器件表面电场，提高器件的耐压性能和可靠性。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种横向高压MOS器件，本发明还涉及该横向高压MOS器件制造方法。
背景技术
横向高压MOS器件耐压高，易于集成，普遍应用于高压集成电路和功率集成电路。如图1所示，为现有横向高压MOS器件，器件结构为：在一硅衬底上形成一第一导电类型埋层，并在第一导电类型埋层上形成一第一导电类型外延层；在所述第一导电类型外延层中形成一第二导电类型沟道区，在所述第二导电类型沟道区中形成一重掺杂的第一导电类型源区；在所述第一导电类型外延层中形成一重掺杂的第一导电类型漏区；沟道区和漏区之间的第一导电类型外延层作为器件的漂移区；在漂移区上形成场氧化层，并和漏区相接；在所述沟道区上形成栅氧化层，栅氧化层覆盖整个沟道区和部分漂移区，并在漂移区和所述场氧化层相接；一栅形成在所述栅氧化层上，覆盖了全部的栅氧化层和部分场氧化层。
现有的横向高压MOS器件会产生过高的表面电场，限制了其耐压性能的提高，处在高压大电流工作条件时易发生栅氧化层击穿，造成器件损伤，严重影响了器件的可靠性。常采用的内场限环不适用于尺寸稍小的器件，对耐压要求不是特别高的小尺寸高压管来说，会导致高的导通电阻而降低器件性能。常用的降低表面电场(Reduced surface field，RESURF)技术对工艺条件如外延层厚度和浓度等的依赖性过高，不利于包含多类器件的平台使用。
因此，利用现有技术平台，在不明显增加高压MOS器件的导通电阻的条件下能有效降低器件表面电场，提高器件耐压性和可靠性，是非常重要且必要的。
发明内容
本发明所要解决的技术问题是提供一种横向高压MOS器件，能改变漂移区中的电场分布，降低器件表面电场，提高器件的耐压性能和可靠性。为此，本发明还要提供一种横向高压MOS器件的制造方法。
为解决上述技术问题，本发明提供的横向高压MOS器件是在现有的横向高压MOS器件的漂移区内埋入一具有第二导电类型的反型埋层。所述反型埋层位于所述场氧化层下方的所述漂移区内，所述反型埋层略深于所述场氧化层底部，其区域稍小于所述场氧化层区域。
本发明提供的横向高压MOS器件的制造方法为：
步骤一、在硅衬底上形成第一导电类型埋层、第一导电类型外延层以及一牺牲氧化层，采用光刻工艺确定漂移区中反型埋层的注入位置即在该注入位置处形成光刻胶窗口；
步骤二，以光刻胶为掩模进行第二导电类型杂质离子注入，形成一反型杂质区域；
步骤三，制作场氧化层，同时利用生长场氧化层的热过程对所述反型杂质进行激活和推进，形成一较浅的反型埋层；
步骤四、形成沟道区、源、漏、栅氧化层以及栅。
步骤一中所述反型埋层的注入位置为所述场氧化层下方的所述漂移区内，其区域稍小于所述场氧化层区域，根据实际工艺条件进行调节。
步骤二中所述离子注入的注入能量和剂量根据工艺需要进行调节，保证器件的导通电阻不会有超过10％的提高。
本发明在现有的横向高压MOS器件的基础上在漂移区内加入一较浅的反型埋层，从而能改变漂移区中的电场分布，降低器件表面电场，提高器件的耐压性能。同时本发明具有较好的工艺稳定性，无需增加额外的热过程，与现有工艺平台兼容性好，能有效提高横向高压MOS的可靠性。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有的N型横向高压MOS器件的结构示意图；
图2是本发明实施例的N型横向高压MOS器件的结构示意图；
图3是本发明实施例的N型横向高压MOS器件的制造方法的流程示意图；
图4-图8是本发明实施例N型横向高压MOS器件制造方法各步骤的器件结构示意图；
图9是现有工艺和本发明方法制备的N型横向高压MOS器件的漂移区表面电场强度的对比图；
图10是现有工艺和本发明方法制备的N型横向高压MOS器件的碰撞电离的对比图；
图11是现有工艺和本发明方法制备的N型横向高压MOS器件的电流强度的对比图。
具体实施方式
如图2所示，为本发明的横向高压MOS器件的结构示意图。包括：在一硅衬底上形成一第一导电类型埋层，并在第一导电类型埋层上形成一第一导电类型外延层；在所述第一导电类型外延层中形成一第二导电类型沟道区，在所述第二导电类型沟道区中形成一重掺杂的第一导电类型源区；在所述第一导电类型外延层中形成一重掺杂的第一导电类型漏区；沟道区和漏区之间的第一导电类型外延层作为器件的漂移区；在漂移区上形成场氧化层，并和漏区相接；在所述沟道区上形成栅氧化层，栅氧化层覆盖整个沟道区和部分漂移区，并在漂移区和所述场氧化层相接；一栅形成在所述栅氧化层上，覆盖了全部的栅氧化层和部分场氧化层；在所述漂移区中埋入一具有第二导电类型的反型埋层。所述反型埋层位于所述场氧化层下方的所述漂移区内，略深于所述场氧化层底部，其区域稍小于所述场氧化层区域。所述反型埋层的深度、区域大小和浓度根据工艺需要进行调节，保证器件的导通电阻不会有超过10％的提高。
如图3所示，为横向高压MOS器件的制造方法的流程图，包括如下步骤：
步骤一、在硅衬底上形成第一导电类型埋层、第一导电类型外延层以及一牺牲氧化层，采用光刻工艺确定漂移区中反型埋层的注入位置即在该注入位置处形成光刻胶窗口。对于N型横向高压MOS器件，其第一导电类型为N型，如图4所示。其中所述牺牲氧化层即为图4中所标示的氧化层，是为了防止注入时的沟道效应而引入的。
步骤二，以光刻胶为掩模进行第二导电类型杂质离子注入，形成一反型杂质区域。所述离子注入的注入能量和剂量根据工艺需要进行调节，保证器件的导通电阻不会有超过10％的提高。进行离子注入后去除光刻胶和所述牺牲氧化层。对N型横向高压MOS器件，如图5所示，是以光刻胶为阻挡层，在步骤一所确定的注入位置处进行P型离子注入如硼离子注入；如图6所示为经过离子注入并去除光刻胶后的示意图，形成了一P型浅埋层，也即所述反型杂质区域。对P型横向高压MOS器件，则是进行N型离子注入如磷离子注入。
步骤三，制作场氧化层，同时利用生长场氧化层的热过程对所述反型杂质进行激活和推进，形成一反型埋层。对N型横向高压MOS器件，如图7所示，形成了经过高温热激活和推进的P型浅埋层，也即为所述反型埋层。
步骤四、形成沟道区、源、漏、栅氧化层以及栅，和现有横向高压MOS器件的形成方法一样。其中所述沟道区、源、漏、栅氧化层以及栅的形成方法和现有横向高压MOS器件的沟道区、源、漏、栅氧化层以及栅的形成方法一样。如图8所示，为形成沟道区、源、漏、栅氧化层以及栅后的N型横向高压MOS器件结构示意图，其沟道区即为图8中所述P阱。
利用计算机仿真软件对利用现有工艺和本发明方法制备的N型横向高压MOS器件进行模拟，可以得到如下的有益效果：如图9所示，为现有工艺和本发明方法制造的N型横向高压MOS器件的漂移区中表面电场强度的对比图，和现有工艺相比，本发明方法制备的N型横向高压MOS器的漂移区中电场分布发生变化，表面电场强度下降。如图10所示，为现有工艺和本发明方法制造的N型横向高压MOS器件的碰撞电离的对比图，和现有工艺相比，本发明方法制备的N型横向高压MOS器的漂移区中碰撞电离最强区域从表面转移到了体内。如图11所示，为现有工艺和本发明方法制造的N型横向高压MOS器件的电流强度的对比图，和现有工艺相比，本发明方法制备的N型横向高压MOS器的雪崩倍增产生的载流子不会对栅极氧化层造成损伤，且漂移区的耗尽程度增加，使得器件的击穿电压进一步提高。模拟显示，和现有工艺相比，本发明方法制备的N型横向高压MOS器件导通电阻由于漂移区总浓度下降而有所增加，从58mΩ*mm2提高到72mΩ*mm2，但击穿电压从48V提高到了60V，击穿位置处于体内。实际工艺中可通过提高N型外延层浓度或调节漂移区注入来进一步降低导通电阻，而器件尺寸明显小于采用传统工艺的60V器件。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (8)
1.一种横向高压MOS器件，包括：
一具有第一导电类型的埋层，形成在硅衬底上；
一具有第一导电类型的外延层，形成在所述埋层上；
一具有第二导电类型的沟道区，形成在所述外延层中；
一具有第一导电类型的漏区，形成在所述外延层中，在所述漏区上形成一漏极；
一漂移区，由处于所述沟道区和所述漏区间的所述外延层形成；
一具有第一导电类型的源区，形成在所述沟道区中，在所述源区上形成一源极；
一场氧化层，形成在所述漂移区上，并和漏区相接；
一栅化层，形成在所述沟道区上，所述栅氧化层覆盖全部沟道区和部分漂移区并和所述场氧化层相连接；
一栅，形成在栅氧化层上，所述栅覆盖全部所述栅氧化层和部分所述场氧化层；
其特征在于：在所述漂移区内埋入一具有第二导电类型的反型埋层。
2.如权利要求1所述的横向高压MOS器件，其特征在于：所述漂移区位N型时，所述反型埋层为P型；所述漂移区位P型时，所述反型埋层为N型。
3.如权利要求1所述的横向高压MOS器件，其特征在于：所述反型埋层位于所述场氧化层下方的所述漂移区内，略深于所述场氧化层底部，其区域稍小于所述场氧化层区域。
4.如权利要求1或3所述的横向高压MOS器件，其特征在于：所述反型埋层的深度和浓度根据工艺需要进行调节，保证器件的导通电阻不会有超过10％的提高。
5.一种横向高压MOS器件的制造方法，其特征在于，包括如下步骤：
步骤一、在硅衬底上形成第一导电类型埋层、第一导电类型外延层以及一牺牲氧化层，采用光刻工艺确定漂移区中反型埋层的注入位置即在该注入位置处形成光刻胶窗口；
步骤二，以光刻胶为掩模进行第二导电类型杂质离子注入，形成一反型杂质区域；
步骤三，制作场氧化层，同时利用生长场氧化层的热过程对所述反型杂质进行激活和推进，形成漂移区中的反型埋层；
步骤四、形成沟道区、源、漏、栅氧化层以及栅。
6.如权利要求5所述的横向高压MOS器件的制造方法，其特征在于：
所述第一导电类型为N型时，步骤二中所注入的第二导电类型杂质为P型杂质如硼；
所述第一导电类型为P型时，步骤二中所注入的第二导电类型杂质为N型杂质如磷。
7.如权利要求5所述的横向高压MOS器件的制造方法，其特征在于：步骤二中所述离子注入的注入能量和剂量根据工艺需要进行调节，保证器件的导通电阻不会有超过10％的提高。
8.如权利要求5所述的横向高压MOS器件的制造方法，其特征在于：所述反型埋层的注入位置为所述场氧化层下方的所述漂移区内，其区域稍小于所述场氧化层区域，根据实际工艺条件进行调节。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009102017612A CN102054866B (zh) | 2009-11-05 | 2009-11-05 | 横向高压mos器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009102017612A CN102054866B (zh) | 2009-11-05 | 2009-11-05 | 横向高压mos器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102054866A true CN102054866A (zh) | 2011-05-11 |
| CN102054866B CN102054866B (zh) | 2012-07-11 |
Family
ID=43959023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009102017612A Active CN102054866B (zh) | 2009-11-05 | 2009-11-05 | 横向高压mos器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102054866B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102593007A (zh) * | 2012-03-21 | 2012-07-18 | 中国科学院上海微系统与信息技术研究所 | 一种内嵌多p岛n沟道超结器件及其制备方法 |
| CN102623345A (zh) * | 2012-03-21 | 2012-08-01 | 中国科学院上海微系统与信息技术研究所 | 一种内嵌多n岛p沟道超结器件及其制备方法 |
| CN104600111A (zh) * | 2013-10-31 | 2015-05-06 | 上海华虹宏力半导体制造有限公司 | Ldmos器件 |
| CN114512407A (zh) * | 2022-04-20 | 2022-05-17 | 北京芯可鉴科技有限公司 | Ldmosfet的制作方法及结构 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4477309B2 (ja) * | 2003-05-09 | 2010-06-09 | Ｎｅｃエレクトロニクス株式会社 | 高耐圧半導体装置及びその製造方法 |
| JP3888997B2 (ja) * | 2003-12-12 | 2007-03-07 | 松下電器産業株式会社 | 半導体装置 |
| CN101263607A (zh) * | 2005-07-18 | 2008-09-10 | 德克萨斯仪器股份有限公司 | 具有二极管钳位的漏极扩展mosfet |
-
2009
- 2009-11-05 CN CN2009102017612A patent/CN102054866B/zh active Active
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102593007A (zh) * | 2012-03-21 | 2012-07-18 | 中国科学院上海微系统与信息技术研究所 | 一种内嵌多p岛n沟道超结器件及其制备方法 |
| CN102623345A (zh) * | 2012-03-21 | 2012-08-01 | 中国科学院上海微系统与信息技术研究所 | 一种内嵌多n岛p沟道超结器件及其制备方法 |
| CN102623345B (zh) * | 2012-03-21 | 2014-08-20 | 中国科学院上海微系统与信息技术研究所 | 一种内嵌多n岛p沟道超结器件及其制备方法 |
| CN104600111A (zh) * | 2013-10-31 | 2015-05-06 | 上海华虹宏力半导体制造有限公司 | Ldmos器件 |
| CN114512407A (zh) * | 2022-04-20 | 2022-05-17 | 北京芯可鉴科技有限公司 | Ldmosfet的制作方法及结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102054866B (zh) | 2012-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103534811B (zh) | 半导体装置及半导体装置的制造方法 | |
| CN104637821B (zh) | 超级结器件的制造方法 | |
| CN104637994B (zh) | 半导体器件及制造方法 | |
| CN102290446B (zh) | 半导体设备及其制造方法 | |
| CN107710409A (zh) | 半导体装置 | |
| CN103035521B (zh) | 实现少子存储层沟槽型igbt的工艺方法 | |
| CN102412126B (zh) | 超高压ldmos的工艺制作方法 | |
| CN105097914A (zh) | 横向扩散金属氧化物半导体器件及其制造方法 | |
| CN102130153B (zh) | 绝缘体上硅的n型横向绝缘栅双极晶体管及其制备方法 | |
| CN102054866B (zh) | 横向高压mos器件及其制造方法 | |
| CN102254828A (zh) | 具有反向快速恢复特性的超结结构半导体器件制造方法 | |
| CN102856194B (zh) | 制造反向阻断绝缘栅双极晶体管的方法 | |
| CN103178087A (zh) | 超高压ldmos器件结构及制备方法 | |
| CN102130169B (zh) | 具有屏蔽栅的功率mos器件结构及其制备方法 | |
| CN103050401B (zh) | Igbt器件的背面工艺方法 | |
| CN105895679A (zh) | 一种绝缘栅双极晶体管的结构和制造方法 | |
| CN104795438B (zh) | 一种能抑制负阻效应的sa‑ligbt | |
| CN101834202B (zh) | 降低热载流子效应的n型横向绝缘栅双极型器件 | |
| CN106298898B (zh) | 垂直导电功率器件及其制作方法 | |
| CN103022125A (zh) | Bcd工艺中的nldmos器件及制造方法 | |
| CN104517837A (zh) | 一种绝缘栅双极型晶体管的制造方法 | |
| CN104425260A (zh) | 反向导通场截止型绝缘栅双极型晶体管的制备方法 | |
| CN104201203B (zh) | 高耐压ldmos器件及其制造方法 | |
| CN105206516A (zh) | 一种在半导体器件中形成场截止层的方法 | |
| CN102280495A (zh) | 一种齐纳二极管及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER NAME: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI |
|
| CP03 | Change of name, title or address |
Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Patentee before: Shanghai Huahong NEC Electronics Co., Ltd. |