CN102290446B - 半导体设备及其制造方法 - Google Patents

半导体设备及其制造方法 Download PDF

Info

Publication number
CN102290446B
CN102290446B CN201110165559.6A CN201110165559A CN102290446B CN 102290446 B CN102290446 B CN 102290446B CN 201110165559 A CN201110165559 A CN 201110165559A CN 102290446 B CN102290446 B CN 102290446B
Authority
CN
China
Prior art keywords
diffusion region
type diffusion
high concentration
conduction type
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110165559.6A
Other languages
English (en)
Other versions
CN102290446A (zh
Inventor
一条尚生
A.阿伯托
成濑一史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN102290446A publication Critical patent/CN102290446A/zh
Application granted granted Critical
Publication of CN102290446B publication Critical patent/CN102290446B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了半导体设备及其制造方法。根据本发明的半导体设备包括：形成在半导体层上的第二传导类型的第一扩散区；形成在第一扩散区中的第一传导类型的第二扩散区；形成在第二扩散区中的第二传导类型的第一高浓度扩散区和第一传导类型的第二高浓度扩散区；第一扩散区中的与第二扩散区分隔开给定距离的第二传导类型的第三高浓度扩散区；以及形成在第一高浓度扩散区和第三高浓度扩散区上方并且处于二者之间的栅极电极，其间插入有栅极绝缘膜，其中所述栅极电极被形成为与第一高浓度扩散区重叠，并且所述栅极电极在相同电位下与第一高浓度扩散区和第二高浓度扩散区电连接。

Description

半导体设备及其制造方法
技术领域
本发明涉及：一种半导体设备，比如高压二极管（用于耐受高压），其是一种用于进行整流的器件；以及一种用于制造所述半导体设备的方法。
背景技术
本非临时申请在35 U.S.C. §119(a)下要求2010年6月18日提交的专利申请No. 2010-139931的优先权，其全部内容由此通过引用被结合。
高压二极管（比如这种类型的常规半导体设备）在电力管理领域内扮演重要角色，并且是用于进行整流的典型二极管器件，比如升压转换器、降压转换器和电池充电器，其被形成在单片集成电路中。
然而，当在集成电路中形成高压二极管时，由于在接合部附近的寄生双极型晶体管的影响，在正向方向上的使用期间会出现到基板（substrate）的泄漏电流的问题，从而导致功率消耗增大。
在下文中将参照图18（a）和18（b）详细描述在参考文献1中所描述的常规高压二极管100。
图18（a）是示意性地示出在参考文献1中所公开的常规高压二极管的纵向截面图。图18（b）是描述图18（a）的纵向截面图中的正向偏置下的电流路径I1和I2以及基板泄漏电流的图。
如图18（a）中所示，常规高压二极管100包括：P型半导体基板101；形成在P型半导体基板101上的N型半导体层102；并且在N型半导体层102中还有充当阳极区的第一P型扩散区103、与P型扩散区103电连接的第二P型扩散区104、以及与P型扩散区103分开形成的N型扩散区107。
另外，在P型扩散区103中形成高浓度P型扩散区106。此外，在P型扩散区104中形成高浓度N型扩散区105，并且在N型扩散区107中形成高浓度N型扩散区105A。
在高浓度P型扩散区106上方形成阳极电极，并且在高浓度N型扩散区105上方形成阴极电极。高浓度N型扩散区105A通过相同电位下的所述阴极电极与高浓度N型扩散区105电连接。
一般来说，通过由P型扩散区构成的阳极区与由N型扩散区构成的阴极区的PN结形成PN结二极管。所述PN结二极管具有所谓的整流动作，其中正向电流在正向偏置下从阳极区流到阴极区，并且所述电流在反向偏置下停止。
在常规高压二极管100中，在反向偏置下，图18（a）中所示的长度L以及P型扩散区103和P型扩散区104的轮廓受到调节，从而可以获得对于高压的耐受性，并且可以有利地停止反向偏置下的电流。
另一方面，在正向偏置下，如图18（b）中所示，正电源被连接到阳极高浓度P型扩散区106，并且阴极高浓度N型扩散区105和高浓度N型扩散区105A接地。结果，存在一条从高浓度P型扩散区106开始经由第一P型扩散区103和第二P型扩散区104到达高浓度N型扩散区105的电流路径I1；并且还存在一条从高浓度P型扩散区106开始经由第一P型扩散区103、N型半导体层102和N型扩散区107到达高浓度N型扩散区105A的电流路径I2。
在这种结构中形成寄生PNPTr，其由所述阳极区的P型扩散区（第一P型扩散区103、第二P型扩散区104和高浓度P型扩散区106；发射极）、N型半导体层102（基极）、以及P型半导体基板101（集电极）构成。虽然电流路径I1没有问题，但是N型半导体层102的杂质浓度低，并且N型半导体层102的电位由于电流路径I2而相对于阳极区的P型扩散区变为正向偏置。结果存在一个待解决的问题，其中所述寄生PNPTr被接通，并且基板泄漏电流流到P型半导体基板101中。
如图18（b）中所示，为了抑制常规结构中的正向偏置下的基板泄漏电流，能够想到提高N型半导体层102的杂质浓度或者增大N型半导体层102的厚度。一般来说，N型半导体层102还由另一个器件使用。因此，考虑到对所述另一个器件的大的影响，这些想法难以实现。基板泄漏电流的增大还将增大功率消耗，并且导致基板电位不稳定地波动，从而导致故障。
因此，为了抑制正向偏置期间的基板泄漏电流，参考文献2公开了另一种装置。
在下文中将参照图19描述在参考文献2中所描述的常规高压二极管200。
图19是示意性地示出在参考文献2中所公开的常规高压二极管的基本部分的截面结构的纵向截面图。
如图19中所示，常规高压二极管200包括：P型半导体基板201；在P型半导体基板201上形成的N型隐埋扩散区208；以及进一步形成在其上的P型半导体层202。在P型半导体层202中包括充当阳极区的P型扩散区203以及与P型扩散区203分开形成的N型扩散区207。
另外还包括N型下沉区209，其与P型扩散区203分开形成并且在底部与N型隐埋扩散区208连接。
此外还包括P型扩散区204，其被形成在N型扩散区207与N型隐埋扩散区208之间。
此外，在每一个P型扩散区203中形成高浓度P型扩散区206。另外，在N型扩散区207中形成高浓度N型扩散区205。此外还在每一个N型下沉区209中形成高浓度N型扩散区205A。
在高浓度P型扩散区206上形成阳极电极，并且在高浓度N型扩散区205上形成阴极电极。高浓度N型扩散区205A通过处于相同电位下的所述阴极电极与高浓度N型扩散区205电连接。
此外还在所述阳极区与阴极区之间形成栅极电极210，以用于耐受反向偏置期间的高压。所述阳极电极和栅极电极210在相同电位下彼此电连接。
在常规高压二极管200中，在反向偏置下，图19中所示的长度L和N型扩散区207的轮廓受到调节，从而可以获得对于高压的耐受性并且可以有利地停止反向偏置下的电流。
另一方面，如图19中所示，正向偏置下的电流路径从高浓度P型扩散区206开始经由第一P型扩散区203、P型半导体层202和N型扩散区207进一步到达高浓度N型扩散区205。
在这种结构中形成寄生PNPTr，其由所述阳极区的P型扩散区（P型半导体层202、P型扩散区203和高浓度P型扩散区206；发射极）、N型隐埋扩散区208（基极）以及P型半导体基板201（集电极）构成。N型隐埋扩散区208的杂质浓度高。此外，在正向偏置下，N型隐埋扩散区208在与阳极电位相同的电位下与高浓度N型下沉区209连接。由于这些事实，所述寄生PNPTr的操作（即正向偏置操作）可以得到控制，并且在正向偏置下可以大大改进到P型半导体基板201的基板泄漏电流。
参考文献1：日本国家阶段PCT特许公开公布No. 2009-520349（US 7659584 B2）。
参考文献2：日本国家阶段PCT特许公开公布No. 2007-535812（US 7095092 B2）。
发明内容
在参考文献2中所描述的常规高压二极管200中，特征结构包括N型隐埋扩散区208。因此，难以通过高能注入把高浓度N型隐埋扩散区208隐埋到P型半导体基板201的深部。基本上来说，在外延生长之后，必须在其中形成高浓度N型隐埋扩散区208，这导致制造和成本方面的缺点。
另外，由于N型隐埋扩散区208的电位被设定成与阳极电位相同，因此必须有到达P型半导体基板201的深部的N型下沉区209。此外，在N型隐埋扩散区208与N型扩散区207之间必须有反向传导类型的P型扩散区204，以便将N型隐埋扩散区208与阴极区（N型扩散区207和高浓度N型扩散区205）电分离。由于这些事实，必须有额外的扩散区，比如N型下沉区209和P型扩散区204。
本发明意图解决上面描述的常规问题。本发明的一个目的是提供：一种半导体设备，其能够高效地抑制正向偏置操作期间的基板泄漏电流并且被以低成本形成，而没有常规的外延层或高浓度隐埋扩散区；以及一种用于制造所述半导体设备的方法。
根据本发明的一种形成在第一传导类型的半导体层上的半导体设备包括：形成在所述半导体层上的第二传导类型的第一扩散区；形成在第一扩散区中的第一传导类型的第二扩散区；形成在第二扩散区中的第二传导类型的第一高浓度扩散区和第一传导类型的第二高浓度扩散区；第一扩散区中的形成在与第二扩散区分隔开给定距离的位置处的第二传导类型的第三高浓度扩散区；以及形成在第一高浓度扩散区和第三高浓度扩散区上方并且处于二者之间的栅极电极，其间插入有栅极绝缘膜，其中所述栅极电极被形成为与第一高浓度扩散区重叠，并且所述栅极电极在相同电位下与第一高浓度扩散区和第二高浓度扩散区电连接，从而实现上面所描述的目的。
优选的是，在根据本发明的半导体设备中，第一高浓度扩散区、第三高浓度扩散区、以及提供在其间的栅极电极构成反向偏置MOSFET。
另外优选的是，在根据本发明的半导体设备中，所述栅极电极的一端与第三高浓度扩散区分隔开给定距离。
另外优选的是，在根据本发明的半导体设备中，第一高浓度扩散区、第二高浓度扩散区和所述栅极电极与阳极电极连接，并且第三高浓度扩散区与阴极电极连接。
另外优选的是，在根据本发明的半导体设备中，第二传导类型的第三扩散区被包括在第二传导类型的第一扩散区中，并且第三高浓度扩散区被包括在第三扩散区中。
另外优选的是，在根据本发明的半导体设备中，在第二传导类型的第一扩散区中包括绝缘分隔膜，所述绝缘分隔膜被形成在第一传导类型的第二扩散区与第三高浓度扩散区之间。
另外优选的是，在根据本发明的半导体设备中，第二传导类型的第三扩散区被包括在第二传导类型的第一扩散区中；第三高浓度扩散区和所述绝缘分隔膜被包括在第三扩散区中；并且所述绝缘分隔膜被形成在第一传导类型的第二扩散区与第三高浓度扩散区之间。
另外优选的是，在根据本发明的半导体设备中，第二扩散区和第三扩散区在所述栅极电极下方彼此分隔开给定距离。
另外优选的是，在根据本发明的半导体设备中，第二扩散区和所述绝缘分隔膜在所述栅极电极下方彼此分隔开给定距离。
另外优选的是，在根据本发明的半导体设备中，提供给定长度的所述绝缘分隔膜，其包括所述栅极电极的更靠近第三高浓度扩散区的一侧的下端。
另外优选的是，在根据本发明的半导体设备中，通过高能注入形成的第二传导类型的隐埋扩散区被包括在第一传导类型的第二扩散区的底部。
另外优选的是，在根据本发明的半导体设备中，所述第一传导类型的半导体层是第一传导类型的半导体基板。
另外优选的是，在根据本发明的半导体设备中，所述第一传导类型的半导体层是第一传导类型的扩散区。
另外优选的是，在根据本发明的半导体设备中，所述半导体设备是高压二极管。
根据本发明的一种用于制造形成在第一传导类型的半导体层上的半导体设备的方法包括：在所述半导体层上形成第二传导类型的第一扩散区的步骤；在第一扩散区中形成第一传导类型的第二扩散区的步骤；在第二扩散区中形成第二传导类型的第一高浓度扩散区和第一传导类型的第二高浓度扩散区、并且在第一扩散区中的与第二扩散区分隔开给定距离的位置处形成第二传导类型的第三高浓度扩散区的步骤；在第一高浓度扩散区和第三高浓度扩散区上方形成处于二者之间的栅极电极的步骤，其间插入有栅极绝缘膜，其中所述栅极电极被形成为与第一高浓度扩散区垂直重叠；以及在相同电位下将所述栅极电极与第一高浓度扩散区和第二高浓度扩散区电连接的步骤，从而实现上面所描述的目的。
优选的是，在根据本发明的用于制造半导体设备的方法中：在第一扩散区中形成第一传导类型的第二扩散区的所述步骤包括在第一扩散区中形成与第二扩散区分隔开给定距离的第二传导类型的第三扩散区的步骤；并且在第一扩散区中的与第二扩散区分隔开给定距离的位置处形成第二传导类型的第三高浓度扩散区的所述步骤是在第一扩散区内的第三扩散区中形成第三高浓度扩散区。
另外优选的是，在根据本发明的用于制造半导体设备的方法中，在第一扩散区中形成第一传导类型的第二扩散区的所述步骤包括在第一扩散区中形成与第二扩散区分隔开给定距离的绝缘分隔膜的步骤。
另外优选的是，在根据本发明的用于制造半导体设备的方法中：在第一扩散区中形成第一传导类型的第二扩散区的所述步骤包括在第一扩散区中形成与第二扩散区分隔开给定距离的第二传导类型的第三高浓度扩散区、并且在第三扩散区中形成与第二扩散区分隔开给定距离的绝缘分隔膜的步骤；并且在第一扩散区中的与第二扩散区分隔开给定距离的位置处形成第二传导类型的第三高浓度扩散区的所述步骤是在第一扩散区内的第三扩散区中形成第三高浓度扩散区。
另外优选的是，在根据本发明的用于制造半导体设备的方法中，在第一扩散区中形成第一传导类型的第二扩散区的所述步骤包括通过高能注入在第二扩散区的底部形成第二传导类型的隐埋扩散区的步骤。
下文中将描述具有上面所描述的结构的本发明的功能。
在根据本发明的半导体设备中，所述半导体设备包括：形成在所述半导体层上的第二传导类型的第一扩散区；形成在第一扩散区中的第一传导类型的第二扩散区；形成在第二扩散区中的第二传导类型的第一高浓度扩散区和第一传导类型的第二高浓度扩散区；第一扩散区中的形成在与第二扩散区分隔开的位置处的第二传导类型的第三高浓度扩散区；以及形成在第一高浓度扩散区和第三高浓度扩散区上方并且处于二者之间的栅极电极，其间插入有栅极绝缘膜，其中所述栅极电极被形成为与第一高浓度扩散区重叠，并且所述栅极电极在相同电位下与第一高浓度扩散区和第二高浓度扩散区电连接。在用于制造这种情况下的半导体设备的方法中，所述方法包括：在所述半导体层上形成第二传导类型的第一扩散区的步骤；在第一扩散区中形成第一传导类型的第二扩散区的步骤；在第二扩散区中形成第二传导类型的第一高浓度扩散区和第一传导类型的第二高浓度扩散区的步骤；在第一扩散区中的与第二扩散区分隔开的位置处形成第二传导类型的第三高浓度扩散区的步骤；在第一高浓度扩散区和第三高浓度扩散区上方形成处于二者之间的栅极电极的步骤，其间插入有栅极绝缘膜，其中所述栅极电极被形成为与第一高浓度扩散区垂直重叠；以及在相同电位下将所述栅极电极与第一高浓度扩散区和第二高浓度扩散区电连接的步骤。
相应地，虽然基板泄漏电流不发生改变，但是正向电流由于反向偏置MOSFET而增大，并且可以相对于所期望的正向电流降低操作点。这允许有效地抑制基板泄漏电流在正向偏置操作期间的大的增加，并且允许以低成本形成本发明的结构，而无需具有常规上的外延层或高浓度隐埋扩散区。
根据具有上面所描述的结构的本发明，可以在正向偏置操作期间有效地抑制基板泄漏电流，而无需具有外延层或高浓度隐埋扩散区，从而以低成本形成本发明。
通过阅读并理解下面参照附图所做的详细描述，本发明的这些和其他优点对于本领域技术人员将变得显而易见。
附图说明
图1是示意性地示出作为根据本发明的实施例1的半导体设备的高压二极管的基本部分的示例性结构的纵向截面图。
图2是图1中的高压二极管的等效电路图。
图3是示意性地示出不具有反向偏置MOSFET的常规高压二极管的基本部分的示例性截面结构的纵向截面图。
图4是图3中的高压二极管的等效电路图。
图5是关于具有或不具有反向偏置MOSFET的情况示出阳极电压（VA）与正向电流Ib之间的关系以及阳极电压（VA）与基板泄漏电流Ic之间的关系的曲线图。
图6是示出具有反向偏置MOSFET的根据实施例1的高压二极管与不具有反向偏置MOSFET的常规高压二极管之间的正向特性的曲线图。
图7（a）到7（c）分别是描述用于制造图1中的高压二极管的方法中的每一个制造步骤的纵向截面图。
图8是示意性地示出作为根据本发明的实施例2的半导体设备的高压二极管的基本部分的示例性结构的纵向截面图。
图9（a）到9（c）分别是描述用于制造图8中的高压二极管的方法中的每一个制造步骤的纵向截面图。
图10是示意性地示出作为根据本发明的实施例3的半导体设备的高压二极管的基本部分的示例性结构的纵向截面图。
图11（a）到11（c）分别是描述用于制造图10中的高压二极管的方法中的每一个制造步骤的纵向截面图。
图12是示意性地示出作为根据本发明的实施例4的半导体设备的高压二极管的基本部分的示例性结构的纵向截面图。
图13（a）到13（c）分别是描述用于制造图12中的高压二极管的方法中的每一个制造步骤的纵向截面图。
图14是示意性地示出作为根据本发明的实施例5的半导体设备的高压二极管的基本部分的示例性结构的纵向截面图。
图15是示出正向电流Ib与阳极电压（VA）之间的关系以及根据实施例1和5的基板泄漏电流Ic与阳极电压（VA）之间的关系的曲线图。
图16（a）到16（c）分别是描述用于制造图14中的高压二极管的方法中的每一个制造步骤的纵向截面图。
图17是示意性地示出作为根据本发明的实施例6的半导体设备的高压二极管的基本部分的示例性结构的纵向截面图。
图18（a）是示意性地示出在参考文献1中所公开的常规高压二极管的基本部分的示例性截面结构的纵向截面图。图18（b）是描述图18（a）的纵向截面图中的正向偏置下的电流路径I1和I2以及基板泄漏电流的图。
图19是示意性地示出在参考文献2中所公开的常规高压二极管的基本部分的截面结构的纵向截面图。
1       P型半导体基板
1A    P型扩散区（P阱层）
2       N型扩散区
3       P型扩散区
4       高浓度N型扩散区
5       高浓度N型扩散区
6       高浓度P型扩散区
7       栅极电极
7A    沟槽栅
8、8A    N型扩散区
9       绝缘分隔膜
10     N型隐埋扩散区
11     N型半导体基板
21到26       高压二极管
Ib      正向电流
Ibp     基极电流
Ien     发射极电流
IMOS  反向偏置MOSFET（Q1）的电流
Vth   反向偏置MOSFET的阈值电压
Ic       基板泄漏电流
VA1   当存在反向偏置MOSFET时的阳极电压
VA2   当不存在反向偏置MOSFET时的阳极电压
Ic1     当存在反向偏置MOSFET时的基板泄漏电流
Ic2     当不存在反向偏置MOSFET时的基板泄漏电流
L       长度
VF、VF1、VF2  正向电压。
具体实施方式
在下文中将参照附图描述实施例1到6，其中根据本发明的半导体设备和用于制造所述半导体设备的方法适用于高压二极管和用于制造所述高压二极管的方法。注意，每一幅图中的组成元件的厚度、长度等等在附图的制作方面不限于所示出的结构的厚度、长度等等。
（实施例1）。
图1是示意性地示出作为根据本发明的实施例1的半导体设备的高压二极管的基本部分的示例性结构的纵向截面图。
在图1中，作为根据实施例1的半导体设备的高压二极管21是形成在P型半导体基板1上的半导体设备。N型扩散区2被包括在P型半导体基板1中。P型扩散区3和高浓度N型扩散区4被包括在N型扩散区2中，高浓度N型扩散区4被形成在与P型扩散区3水平分隔开的位置处。
另外，高浓度N型扩散区5和高浓度P型扩散区6被形成在P型扩散区3中。栅极电极7被形成在N型扩散区2和P型扩散区3上方并且处于高浓度N型扩散区5与高浓度N型扩散区4之间，其间插入有栅极氧化膜。栅极电极7的其中一个端部被形成为与高浓度N型扩散区5重叠。
此外，在高浓度N型扩散区4上方形成阴极电极，并且所述阴极电极与高浓度N型扩散区4电连接。在高浓度N型扩散区5和高浓度P型扩散区6上方形成阳极电极。通过所述阳极电极，高浓度N型扩散区5、高浓度P型扩散区6和栅极电极7在相同电位下彼此电连接。
作为根据实施例1的半导体设备的高压二极管21是如上所描述的那样构造的。高压二极管21包括建立在其中的在正向偏置操作期间与PN二极管并联的反向偏置MOSFET。在这方面，高压二极管21的结构完全不同于不具有反向偏置MOSFET的常规高压二极管的结构。
将参照附图详细描述上面所描述的内容。
图2是图1中的高压二极管的等效电路图。
如图2中所示，根据实施例1的高压二极管21在该二极管的正向偏置操作期间包括具有反向偏置MOSFET（Q1）的特征结构，所述反向偏置MOSFET由高浓度N型扩散区5（漏极）、N型扩散区2（源极）、P型扩散区3（本体）、以及栅极电极7构成。
为了与具有反向偏置MOSFET的根据实施例1的高压二极管21进行比较，图3示出不具有反向偏置MOSFET的高压二极管的情况，即通过从图1中所示的高压二极管中去除高浓度N型扩散区5而获得的高压二极管20的情况。另外，图4示出图3中的高压二极管20的等效电路。
如图4中所示，对于图3中的不具有反向偏置MOSFET的高压二极管20，当高压二极管20操作在正向偏置下时，正向电流Ib与寄生PNPTr（Q2）的基极电流Ibp匹配，即满足Ib=Ibp的关系。
与此同时，如图2中所示，当图1中的具有反向偏置MOSFET的高压二极管21操作在正向偏置下时，正向电流Ib是所述寄生PNPTr（Q2）的基极电流Ibp、寄生NPNTr（Q3）的发射极电流Ien以及反向偏置MOSFET（Q1）的电流IMOS的总和，即满足Ib=IMOS+Ibp+Ien…（公式1）的关系。
在下文中将进一步详细描述所述反向偏置MOSFET的电流IMOS。
当图2中的高压二极管21操作在正向偏置下时，阳极电位高于阴极电位（GND电位）。因此，对应于本体的P型扩散区3高于与源极相对应的N型扩散区2。由于基板偏置效应，所述反向偏置MOSFET的阈值电压（其在下文中被标记为Vth）变得极小。结果，通过在相同电位下与阳极电极连接的栅极电极7形成反型层，并且电流流到所述反向偏置MOSFET（Q1）。
图5示出具有反向偏置MOSFET的高压二极管21和不具有反向偏置MOSFET的高压二极管的Gummel曲线图。在图5中，横坐标轴表示阳极电压（VA）的值，以及纵坐标轴表示正向电流Ib和到P型半导体基板1的基板泄漏电流Ic。
如图5中所示，对于具有反向偏置MOSFET和不具有反向偏置MOSFET的全部两种情况，到P型半导体基板1的基板泄漏电流Ic没有差别。然而，关于正向电流Ib，与不具有反向偏置MOSFET的情况相比，在具有反向偏置MOSFET的情况下，正向电流Ib从具有低阳极电压的区域开始增大。这是由于所述阈值电压Vth由于基板偏置效应而减小，从而表明在所述反向偏置MOSFET（Q1）中形成反型层并且电流IMOS正在按指数规律增大。
因此，在正向偏置操作期间，在公式（1）中表示的电流IMOS变得远远大于电流Ibp或Ien（IMOS>>Ibp+Ien）。因此可以理解的是，与不具有反向偏置MOSFET的情况相比，正向电流Ib在具有反向偏置MOSFET的情况下大大增加。
结果，如图5中所示，例如在电路中，如果所期望的正向电流被定义为Ibx，则当包括反向偏置MOSFET时的阳极电压是VA1，并且当不包括反向偏置MOSFET时的阳极电压是VA2。同时可以理解的是，当包括反向偏置MOSFET时，到P型半导体基板1的基板泄漏电流是Ic1，并且与不具有反向偏置MOSFET的情况下的基板泄漏电流Ic2相比，Ic1被大大减小。
因此，如前所述，在根据实施例1的高压二极管21中，在二极管正向偏置操作期间，所述内置反向偏置MOSFET的阈值电压Vth由于基板偏置效应而大大减小。结果，正向电流Ib通过所述反向偏置MOSFET的接通模式而大大增加，并且对应于所期望的正向电流Ib的阳极电压显著减小，从而大大减小到P型半导体基板1的基板泄漏电流。
另一方面，当对图1中的高压二极管21施加反向偏置时，相对于阳极电极的正电压被施加到阴极电极。因此，当图1中的L的长度（≥0μm）受到调节并且/或者N型扩散区2的轮廓受到调节时，可以实现对于高压的耐受性，并且可以有利地停止反向偏置下的电流。
图6是示出具有反向偏置MOSFET的根据实施例1的高压二极管21与不具有反向偏置MOSFET的常规高压二极管之间的正向特性的曲线图。
如图6中所示，在不具有反向偏置MOSFET的常规高压二极管的情况下的正向电压是VF2≈0.6V，而在具有反向偏置MOSFET的根据实施例1的高压二极管21的情况下的正向电压则是VF1≈0.2V。这是与Schottky二极管相当的正向电压VF，并且允许大大减小正向电压VF。作为高压二极管的其中一项主要特征，还可以进一步提到反向恢复时间（直到从正向偏置切换到反向偏置时流动的过电流减小为止的时间）。在具有反向偏置MOSFET的高压二极管21的情况下，所述正向电流的大部分是反向MOSFET的沟道电流，从而使得有可能大大缩短所述反向恢复时间。
如上所述，在根据实施例1的高压二极管21中，可以在无需外延层或高浓度隐埋扩散区的情况下有效地抑制正向操作期间的基板泄漏电流，并且进一步允许减小正向电压（VF）以及缩短反向恢复时间。
接下来将描述用于制造具有上述结构的高压二极管21的方法。
图7（a）到7（c）分别是基本部分的纵向截面图，用于描述用于制造图1中的高压二极管21的方法中的每一个制造步骤。
如图7（a）中所示，N型杂质被注入到P型半导体基板1中，并且利用高温驱入（drive-in）通过热扩散处理在所期望的深度形成N型扩散区2。例如将磷用作N型杂质。所述注入能量例如是2MeV或更高，并且剂量是1.0×1013cm-2或更少。举例来说，对于在其中注入N型杂质的区域，通过以下措施来限定这样的杂质注入区：利用厚的抗蚀剂（resist）来应对高能注入，以及通过光蚀刻技术或类似技术进行模制从而为在其中注入杂质的所述区域制作开口。此外，将P型杂质（比如硼）注入到N型扩散区2中，以便在给定区域内形成P型扩散区3。
接下来，如图7（b）中所示，在N型扩散区2和P型扩散区3的表面区域上形成栅极绝缘膜。在所述栅极绝缘膜上形成栅极电极7，从而使得栅极电极7从P型扩散区3的一部分延伸到N型扩散区2上方。对于栅极电极7的材料，通过CVD形成例如其中掺杂磷的多晶硅膜。通过光蚀刻技术在所述多晶硅膜上模制抗蚀剂，并且随后通过干蚀刻技术或类似技术将所述多晶硅膜处理成给定形状，从而形成栅极电极7。
随后，如图7（c）中所示，例如通过磷或砷的N型杂质注入，在给定区域内形成高浓度N型扩散区4和高浓度N型扩散区5。此外，例如通过硼的P型杂质注入，在P型扩散区3中邻近高浓度N型扩散区5形成高浓度P型扩散区6。
在这一阶段，按照相对于栅极电极7自对准的方式形成高浓度N型扩散区5，并且之后提供热处理。因此，栅极电极7总是被形成为与高浓度N型扩散区5重叠。关于高浓度N型扩散区4，根据所期望的耐受电压，设定高浓度N型扩散区4与栅极电极7之间的分隔距离L（≥0μm）。在L>0μm的情况下，所述分隔距离L由被用于将N型杂质注入到高浓度N型扩散区4中的抗蚀剂掩膜来限定。
此外，虽然没有在图7（c）中示出，但是例如之后在基板表面上通过大气压CVD形成氧化膜，并且通过回流减小该表面上的水平差异。随后，在位于栅极电极7、高浓度N型扩散区5、高浓度N型扩散区4和高浓度P型扩散区6上方的前面提到的氧化膜上执行接触蚀刻，以便形成开口。此外，例如通过溅射形成铝膜，并且随后通过光蚀刻和干蚀刻将所述铝膜模制成给定形状，从而形成金属电极。
在这一阶段，高浓度N型扩散区5、高浓度P型扩散区6和栅极电极7通过所述金属电极在相同电位下彼此电连接。
如上所述，具有反向偏置MOSFET（Q1）的根据实施例1的高压二极管21被形成在P型半导体基板1上。
总之，用于制造根据实施例1的高压二极管21的方法包括：在P型半导体基板1上形成N型扩散区2的步骤；在N型扩散区2中形成P型扩散区3的步骤；在P型扩散区3中形成高浓度N型扩散区5和高浓度P型扩散区6、并且在N型扩散区2中的与P型扩散区3分隔开给定距离的位置处形成高浓度N型扩散区4的步骤；在高浓度N型扩散区5和高浓度N型扩散区4上方形成处于二者之间的栅极电极7的步骤，其间插入有栅极绝缘膜，其中栅极电极7被形成为与高浓度N型扩散区5垂直重叠；以及在相同电位下将栅极电极7与高浓度N型扩散区5和高浓度P型扩散区6电连接的步骤。
（实施例2）。
在实施例2中将描述这样一种情况：除了实施例1中的结构之外，在第二传导类型的第一扩散区（N型扩散区2）中包括第二传导类型的第三扩散区（N型扩散区8），并且在第三扩散区（N型扩散区8）中包括第三高浓度扩散区（高浓度N型扩散区4）。
图8是示意性地示出作为根据本发明的实施例2的半导体设备的高压二极管的基本部分的示例性结构的纵向截面图。
在图8中，根据实施例2的高压二极管22的特征结构包括N型扩散区8，所述N型扩散区8被形成在N型扩散区2中并且在其中包括高浓度N型扩散区4，以便与根据实施例1的高压二极管21相比减小反向偏置MOSFET（Q1）的接通电阻。
根据实施例2，与实施例1的情况相比，所述反向偏置MOSFET（Q1）的接通电阻在正向偏置操作期间被减小。这允许关于所期望的正向电流特别在高电流区域内减小正向电压。
另外，在反向偏置下，对于P型扩散区3与N型扩散区8之间的分隔距离L（≥0μm）和/或N型扩散区8的轮廓的调节使得有可能实现对于高压的耐受性，并且有利地停止反向偏置操作下的电流。
此外，如前所述，显而易见的是在实施例2中减小正向电压（VF）并且缩短反向恢复时间也是可行的。
接下来将描述用于制造具有上述结构的高压二极管22的方法。
图9（a）到9（c）分别是基本部分的纵向截面图，用于描述用于制造图8中的高压二极管22的方法中的每一个制造步骤。
如图9（a）中所示，在与根据实施例1的制造方法的比较中，N型杂质首先被注入到P型半导体基板1中，并且利用高温驱入通过热扩散处理在所期望的深度形成N型扩散区2。
接下来，在N型扩散区2中的给定区域内形成P型扩散区3，并且随后在N型扩散区2中的给定区域内形成N型扩散区8。为了将N型杂质注入到N型扩散区8中，例如使用磷，并且注入剂量是1.0×1012cm-2或更多。
根据所期望的电压耐受量来设定P型扩散区3与N型扩散区8之间的分隔距离L（≥0μm）。通过在形成N型扩散区8之后模制抗蚀剂掩膜来限定所述分隔距离L。
随后，如图9（b）中所示，在N型扩散区2、P型扩散区3和N型扩散区8的表面上形成栅极绝缘膜。在所述栅极绝缘膜上形成栅极电极7，从而使得栅极电极7从P型扩散区3的一部分经由N型扩散区2延伸到N型扩散区8的一部分上方。
后续步骤在图9（c）中示出；然而所述后续步骤是在与根据图7（c）中的实施例1的制造方法的情况相同的条件下执行的。因此在这里将省略解释。
如上所述，具有所述反向偏置MOSFET（Q1）的根据实施例2的高压二极管22被形成在P型半导体基板1上。
总之，用于制造根据实施例2的高压二极管22的方法包括：在P型半导体基板1上形成N型扩散区2的步骤；在N型扩散区2中形成P型扩散区3、并且在N型扩散区2中形成与P型扩散区3分隔开给定距离的N型扩散区8的步骤；在P型扩散区3中形成高浓度N型扩散区5和高浓度P型扩散区6、并且在N型扩散区8中的与N型扩散区2中的P型扩散区3分隔开给定距离的位置处形成高浓度N型扩散区4的步骤；在高浓度N型扩散区5和高浓度N型扩散区4上方形成处于二者之间的栅极电极7的步骤，其间插入有栅极绝缘膜，其中栅极电极7被形成为与高浓度N型扩散区5垂直重叠；以及在相同电位下将栅极电极7与高浓度N型扩散区5和高浓度P型扩散区6电连接的步骤。
（实施例3）。
在实施例3中描述了这样一种情况：除了实施例1中的结构之外还包括绝缘分隔膜，所述绝缘分隔膜被形成在第二传导类型的第一扩散区（N型扩散区2）中的第一传导类型的第二扩散区（P型扩散区3）与第三高浓度扩散区（高浓度N型扩散区4）之间。
图10是示意性地示出作为根据本发明的实施例3的半导体设备的高压二极管的基本部分的示例性结构的纵向截面图。
在图10中，与根据实施例1的高压二极管21相比，根据实施例3的高压二极管23的特征结构具有形成在N型扩散区2中的P型扩散区3与高浓度N型扩散区4之间的绝缘分隔膜9。
根据实施例3，与实施例1的情况相比，通过提供绝缘分隔膜9允许大大减小反向偏置期间的电场，从而使得有可能耐受更高的电压。在实施例1中，由于在反向偏置下电场集中在栅极电极7的阴极侧的栅极边缘（其被定义为区域A）处，因此对于高压的耐受性存在极限。然而，通过图10中所示的绝缘分隔膜9，可以大大减小区域A（栅极电极7的一端）中的电场，从而使得有可能耐受更高的电压。
因此，对于图10中所示的绝缘分隔膜9的长度L的调节使得有可能耐受更高的电压并且有利地停止反向偏置操作下的电流。
此外，如前所述，显而易见的是在实施例3中减小正向电压（VF）并且缩短反向恢复时间也是可行的。
接下来将描述用于制造具有上述结构的高压二极管23的方法。
图11（a）到11（c）分别是基本部分的纵向截面图，用于描述用于制造图10中的高压二极管23的方法中的每一个制造步骤。
如图11（a）中所示，N型杂质首先被注入到P型半导体基板1中，并且利用高温驱入通过热扩散处理在所期望的深度形成N型扩散区2。例如将磷用作N型杂质。所述注入能量例如是2MeV或更高，并且剂量是1.0×1013cm-2或更少。另外，通过以下措施来限定在其中注入N型杂质的区域：利用厚的抗蚀剂来应对高能注入，以及通过光蚀刻技术或类似技术进行模制从而为在其中注入杂质的所述区域制作开口。
此外，在N型扩散区2的表面的一部分（给定区域）上形成绝缘分隔膜9。通过在与绝缘分隔膜9分隔开给定距离的区域处进行P型杂质（比如硼）的杂质注入而形成P型扩散区3。根据所期望的耐受电压来设定图11（a）中的绝缘分隔膜9的长度（在图中是L）（其中当所述长度更长时有可能获得更高的电压耐受性）。举例来说，当目标是耐受60V或更高的高压时，绝缘分隔膜9的长度L被设定为1.5μm或更长。注意，还可以通过LOCOS（局部硅氧化）或STI（浅沟槽隔离）来形成绝缘分隔膜9。
接下来，如图11（b）中所示，在N型扩散区2、P型扩散区3和绝缘分隔膜9的表面区域上形成栅极绝缘膜。在所述栅极绝缘膜上形成栅极电极7，从而使得栅极电极7从P型扩散区3的一部分经由N型扩散区2延伸到绝缘分隔膜9的一部分上方。对于栅极电极7的材料，通过CVD形成例如其中掺杂磷的多晶硅膜。通过光蚀刻技术在所述多晶硅膜上模制抗蚀剂，并且随后通过干蚀刻技术或类似技术将所述多晶硅膜处理成给定形状，从而形成栅极电极7。
随后，如图11（c）中所示，例如通过磷或砷的杂质注入形成高浓度N型扩散区5和高浓度N型扩散区4。此外，例如通过硼的杂质注入，形成高浓度P型扩散区6。
在这一阶段，按照相对于栅极电极7自对准的方式形成高浓度N型扩散区5，并且还提供热处理。因此，栅极电极7总是被形成为与高浓度N型扩散区5重叠。按照相对于绝缘分隔膜9自对准的方式形成高浓度N型扩散区4。
此外，虽然没有在图中示出，但是例如在表面上通过大气压CVD形成氧化膜，并且通过回流减小该表面上的水平差异。随后，在位于栅极电极7、高浓度N型扩散区5、高浓度P型扩散区6和高浓度N型扩散区4上方的前面提到的氧化膜上执行接触蚀刻，以便形成开口。此外，例如通过溅射形成铝膜，并且随后通过光蚀刻和干蚀刻将所述铝膜模制以形成金属电极。
在这一阶段，高浓度N型扩散区5、高浓度P型扩散区6和栅极电极7通过所述金属电极在相同电位下彼此电连接。
如上所述，具有反向偏置MOSFET（Q1）的根据实施例3的高压二极管23被形成在P型半导体基板1上。
总之，用于制造根据实施例3的高压二极管23的方法包括：在P型半导体基板1上形成N型扩散区2的步骤；在N型扩散区2中形成P型扩散区3、并且形成与P型扩散区3分隔开给定距离的绝缘分隔膜9的步骤；在P型扩散区3中形成高浓度N型扩散区5和高浓度P型扩散区6、并且在N型扩散区2中的与P型扩散区3分隔开给定距离的位置处形成高浓度N型扩散区4的步骤；在高浓度N型扩散区5和高浓度N型扩散区4上方形成处于二者之间的栅极电极7的步骤，其间插入有栅极绝缘膜，其中栅极电极7被形成为与高浓度N型扩散区5垂直重叠；以及在相同电位下将栅极电极7与高浓度N型扩散区5和高浓度P型扩散区6电连接的步骤。
（实施例4）。
在实施例4中将描述这样一种情况：除了实施例1中的结构之外，第一传导类型的第二扩散区（P型扩散区3）和第二传导类型的第三扩散区（N型扩散区8A）被包括在第二传导类型的第一扩散区（N型扩散区2）中；第三高浓度扩散区（高浓度N型扩散区4）被包括在第三扩散区（N型扩散区8A）中；并且形成在第一传导类型的第二扩散区（P型扩散区3）与第三高浓度扩散区（高浓度N型扩散区4）之间的绝缘分隔膜9被包括。
图12是示意性地示出作为根据本发明的实施例4的半导体设备的高压二极管的基本部分的示例性结构的纵向截面图。
在图12中，与根据实施例1的高压二极管21相比，根据实施例4的高压二极管24被形成为使得栅极电极7下方的N型扩散区2中的P型扩散区3与N型扩散区8A彼此分隔开给定距离L1。另外，高压二极管24所包括的特征结构具有在N型扩散区8A中彼此平行地形成的绝缘分隔膜9和高浓度N型扩散区4，并且在P型扩散区3与高浓度N型扩散区4之间的N型扩散区8A中具有给定长度L2的绝缘分隔膜9。总之，实施例4是这样一种情况：实施例2中的N型扩散区8与实施例3中的绝缘分隔膜9相组合。
根据如上所述的实施例4，与实施例1的情况相比，作为实施例3的效果，可以在反向偏置下大大减小处于栅极电极7的阴极侧的一端的集中电场，从而耐受更高的电压。另外，根据实施例4，作为实施例2的效果，反向MOSFET的接通电阻在正向偏置下被减小，从而相对于所期望的正向电流特别在高电流区域内减小了正向电压。
另外，在反向偏置下，对于P型扩散区3与N型扩散区8A之间的分隔距离L1（≥0μm）、绝缘分隔膜9的长度L2以及N型扩散区8A的轮廓的调节使得有可能耐受更高的电压，并且有利地停止反向偏置操作下的电流。
此外，如前所述，显而易见的是在实施例4中减小正向电压（VF）并且缩短反向恢复时间也是可行的。
接下来将描述用于制造具有上述结构的高压二极管24的方法。
图13（a）到13（c）分别是基本部分的纵向截面图，用于描述用于制造图12中的高压二极管24的方法中的每一个制造步骤。
如图13（a）中所示，首先在N型扩散区2中形成N型扩散区8A。例如将磷用于到N型扩散区8A中的杂质注入。所述注入能量例如是200KeV或更高，并且剂量是1.0×1012cm-2或更多。
此外，在N型扩散区8A的表面的一部分（给定区域）中形成绝缘分隔膜9。通过在N型扩散区2中与N型扩散区8A分隔开给定距离L1的给定区域处进行P型杂质（比如硼）的杂质注入而进一步形成P型扩散区3。根据所期望的耐受电压来设定绝缘分隔膜9的长度（在图中是L2）。注意，还可以通过LOCOS（局部硅氧化）或STI（浅沟槽隔离）来形成绝缘分隔膜9。
接下来，如图13（b）中所示，在N型扩散区2、P型扩散区3、N型扩散区8A和绝缘分隔膜9的每一个表面区域上形成栅极绝缘膜。在所述栅极绝缘膜上形成栅极电极7，从而使得栅极电极7从P型扩散区3的一部分经由N型扩散区2和N型扩散区8A延伸到绝缘分隔膜9的一部分上方。对于栅极电极7的材料，通过CVD形成例如其中掺杂磷的多晶硅膜。通过光蚀刻技术在所述多晶硅膜上模制抗蚀剂，并且随后通过干蚀刻技术或类似技术将所述多晶硅膜处理成给定形状，从而形成栅极电极7。
在这种情况下，根据所期望的耐受电压来设定P型扩散区3与N型扩散区8A之间的分隔距离L1（≥0μm）以及绝缘分隔膜9的长度L2。然而，所述分隔距离L1是通过将杂质注入到N型扩散区8A中之后的所述抗蚀剂掩膜来限定的。
在这一阶段，按照相对于栅极电极7自对准的方式形成高浓度N型扩散区5，并且还提供热处理。因此，栅极电极7总是被形成为与高浓度N型扩散区5重叠。按照相对于绝缘分隔膜9自对准的方式形成高浓度N型扩散区4，因此所提供的高浓度N型扩散区4与绝缘分隔膜9邻近。
接下来，例如在表面上通过大气压CVD形成氧化膜，并且通过回流减小该表面上的水平差异。随后，在位于栅极电极7、高浓度N型扩散区5和高浓度P型扩散区6上方并且位于高浓度N型扩散区4上方的前面提到的氧化膜上执行接触蚀刻，以便形成开口。此外，例如通过溅射形成铝膜，并且随后通过光蚀刻和干蚀刻将所述铝膜模制以形成金属电极。
在这一阶段，高浓度N型扩散区5、高浓度P型扩散区6和栅极电极7通过所述金属电极在相同电位下彼此电连接。
如上所述，具有反向偏置MOSFET（Q1）的根据实施例4的高压二极管24被形成在P型半导体基板1上。
总之，用于制造根据实施例4的高压二极管24的方法包括：在P型半导体基板1上形成N型扩散区2的步骤；在N型扩散区2中形成P型扩散区3、形成与P型扩散区3分隔开给定距离的N型扩散区8A、并且在N型扩散区8A中形成与P型扩散区3分隔开给定距离的绝缘分隔膜9的步骤；在P型扩散区3中形成高浓度N型扩散区5和高浓度P型扩散区6、并且在N型扩散区2中的与P型扩散区3分隔开给定距离的位置处形成高浓度N型扩散区4的步骤；在高浓度N型扩散区5和高浓度N型扩散区4上方形成处于二者之间的栅极电极7的步骤，其间插入有栅极绝缘膜，其中栅极电极7被形成为与高浓度N型扩散区5垂直重叠；以及在相同电位下将栅极电极7与高浓度N型扩散区5和高浓度P型扩散区6电连接的步骤。
（实施例5）。
在实施例5中将描述这样一种情况：在第一传导类型的第二扩散区（P型扩散区3）的底部包括N型隐埋扩散区（稍后将描述的N型隐埋扩散区10），其中所述N型隐埋扩散区是通过高能注入形成的。
图14是示意性地示出作为根据本发明的实施例5的半导体设备的高压二极管的基本部分的示例性结构的纵向截面图。
在图14中，与根据实施例1的高压二极管21相比，根据实施例5的高压二极管25所包括的特征结构具有通过将高能量注入N型扩散区2中的P型扩散区3的底侧而形成的N型隐埋扩散区10。
图15示出实施例1和5中的阳极电压（VA）与正向电流Ib之间的关系以及阳极电压（VA）与基板泄漏电流Ic之间的关系。
根据实施例5，关于由P型扩散区3（发射极）、N型扩散区2（基极）和P型半导体基板1构成的寄生PNPTr，通过提供N型隐埋扩散区10可以减小所述寄生PNPTr的hFE。结果，如图15中所示，与实施例1中的情况相比，可以进一步减小在正向偏置下到P型半导体基板1的基板泄漏电流（Ic）（Ic1→Ic3）。
此外，如前所述，显而易见的是在实施例5中减小正向电压（VF）并且缩短反向恢复时间也是可行的。
根据如上所述的实施例5，在高压二极管25中，N型隐埋扩散区10仅仅被形成在P型扩散区3的底侧，这允许在正向偏置操作期间进一步有效地抑制基板泄漏电流并且允许以低成本来形成，而无需具有常规上的外延层或高浓度隐埋扩散区。
显而易见的是，通过在根据实施例1到4的高压二极管21到24中的任一种中附加地形成N型隐埋扩散区10可以获得相同的效果。
接下来将描述用于制造具有上述结构的高压二极管25的方法。
图16（a）到16（c）分别是基本部分的纵向截面图，用于描述用于制造图14中的高压二极管25的方法中的每一个制造步骤。
如图16（a）中所示，首先通过注入诸如磷之类的N型杂质而在P型半导体基板1中形成N型扩散区2。此外，通过注入诸如硼之类的P型杂质而在N型扩散区2中形成P型扩散区3。
接下来，如图16（b）中所示，通过高能注入在P型扩散区3的底部形成N型隐埋扩散区10。例如将磷用于到N型隐埋扩散区10中的杂质注入。所述注入能量例如是800KeV或更高，并且剂量是1.0×1012cm-2或更多。
随后，如图16（b）中所示，在N型扩散区2和P型扩散区3的表面区域上形成栅极绝缘膜。在所述栅极绝缘膜上形成栅极电极7，从而使得栅极电极7从P型扩散区3的一部分延伸到N型扩散区2一侧上方。对于栅极电极7的材料，通过CVD形成例如其中掺杂磷的多晶硅膜。通过光蚀刻技术在所述多晶硅膜上模制抗蚀剂，并且随后通过干蚀刻技术或类似技术将所述多晶硅膜处理成给定形状，从而形成栅极电极7。
随后，如图16（c）中所示，例如通过磷或砷的杂质注入形成高浓度N型扩散区4和高浓度N型扩散区5。此外，例如通过硼的杂质注入形成高浓度P型扩散区6。
在这一阶段，按照相对于栅极电极7自对准的方式形成高浓度N型扩散区5，并且还提供热处理。因此，栅极电极7总是被形成为与高浓度N型扩散区5重叠。
此外，例如在表面上通过大气压CVD形成氧化膜，并且通过回流减小该表面上的水平差异。随后，在位于栅极电极7、高浓度N型扩散区5和高浓度P型扩散区6上方以及位于高浓度N型扩散区4上方的前面提到的氧化膜上执行接触蚀刻，以便形成开口。此外，例如通过溅射形成铝膜，并且随后通过光蚀刻和干蚀刻将所述铝膜模制以形成金属电极。
在这一阶段，高浓度N型扩散区5、高浓度P型扩散区6和栅极电极7通过所述金属电极在相同电位下彼此电连接。
如上所述，具有反向偏置MOSFET（Q1）的根据实施例5的高压二极管25被形成在P型半导体基板1上。
总之，用于制造根据实施例5的高压二极管25的方法包括：在P型半导体基板1中形成N型扩散区2的步骤；在N型扩散区2中形成P型扩散区3、并且通过高能注入在P型扩散区3的底部形成N型隐埋扩散区10的步骤；在P型扩散区3中形成高浓度N型扩散区5和高浓度P型扩散区6、并且在N型扩散区2中的与P型扩散区3分隔开给定距离的位置处形成高浓度N型扩散区4的步骤；在高浓度N型扩散区5和高浓度N型扩散区4上方形成处于二者之间的栅极电极7的步骤，其间插入有栅极绝缘膜，其中栅极电极7被形成为与高浓度N型扩散区5垂直重叠；以及在相同电位下将栅极电极7与高浓度N型扩散区5和高浓度P型扩散区6电连接的步骤。
在实施例5中描述了这样一种情况：在实施例1中的高压二极管21的P型扩散区3的底部利用高能注入新提供N型隐埋扩散区10；然而并不限于这种情况，而是可以在实施例2到4中高压二极管22到24的任一种的P型扩散区3的底部利用高能注入新提供N型隐埋扩散区10。此外在这种情况下，通过提供N型隐埋扩散区10可以减小所述寄生PNPTr的hFE。因此，与实施例2到4的情况相比，它允许在正向偏置下进一步减小到P型半导体基板1的基板泄漏电流（Ic）。
（实施例6）。
在实施例1到5中描述了这样一种情况：第一传导类型的半导体层是第一传导类型的半导体基板（P型半导体基板1），并且高压二极管21到25被形成在P型半导体基板1中。在实施例6中将描述这样一种情况：第一传导类型的半导体层是第一传导类型的扩散区，并且高压二极管26被形成在P型扩散区上。
图17是示意性地示出作为根据本发明的实施例6的半导体设备的高压二极管的基本部分的示例性截面结构的纵向截面图。
如图17中所示，根据实施例6的高压二极管26与根据实施例1到5的高压二极管21到25的不同之处在于，高压二极管26被形成在N型半导体基板11上的P型扩散区1A（例如P阱层）中。举例来说，在用于安装沟槽栅MOSFET的工艺中，所述沟槽栅MOSFET是垂直型半导体设备，其中后表面电极是漏极（n+），并且使用N型半导体基板11。因为这个原因，根据实施例6的高压二极管26例如被形成在P阱层（比如P型扩散区1A）中，以便与N型半导体基板11电分离。
虽然实施例6示出一个将沟槽栅7A用作栅极电极的实例，但是所获得的减小到N型半导体基板11的基板泄漏电流的效果与实施例1的情况完全相同。更确切地说，由于作为栅极电极的沟槽栅7A在相同电位下与阳极电极电连接，因此在正向偏置操作期间通过基板偏置效应可以大大减小内置反向偏置MOSFET的阈值电压Vth。结果，正向电流由于所述反向偏置MOSFET的接通模式而大大增加，并且对应于所期望的正向电流的阳极电压显著减小，从而导致到N型半导体基板11的基板泄漏电流大大减小。
此外，如前所述，显而易见的是在实施例6中减小正向电压（VF）并且缩短反向恢复时间也是可行的。
在实施例1到6中，形成在P型半导体基板1中的所述半导体设备包括P型半导体基板1中的N型扩散区1，并且包括N型扩散区2中的P型扩散区3和处在与P型扩散区3水平分隔开的位置处的高浓度N型扩散区4。另外，高浓度N型扩散区5和高浓度P型扩散区6被形成在P型扩散区3中。栅极电极7被形成在N型扩散区2和P型扩散区3上方并且处于高浓度N型扩散区5与高浓度N型扩散区4之间，其间插入有栅极氧化膜。栅极电极7被形成为与高浓度N型扩散区5重叠。此外，阳极区内的高浓度P型扩散区6、高浓度N型扩散区5和栅极电极7在相同电位下彼此电连接。
根据如上所述的实施例1到6，在高压二极管21到26中允许在正向偏置操作期间有效地抑制基板泄漏电流并且允许以低成本形成，而无需具有常规上的外延层或高浓度隐埋扩散区。此外还允许减小正向电压（VF）以及缩短反向恢复时间。
在实施例1中描述了以下情况：在作为半导体层的P型半导体基板1中形成N型扩散区2；在N型扩散区2中形成P型扩散区3；在P型扩散区3中形成高浓度N型扩散区5和高浓度P型扩散区6；在N型扩散区2中的与P型扩散区3分隔开的位置处形成高浓度N型扩散区4；以及在高浓度N型扩散区5和高浓度N型扩散区4上方形成处于二者之间的栅极电极7，其间插入有栅极绝缘膜，其中栅极电极7被形成为与高浓度N型扩散区5重叠，并且在相同电位下将栅极电极7与高浓度N型扩散区5和高浓度P型扩散区6电连接。在实施例2中描述了以下情况：除了实施例1中的情况之外，N型扩散区8和P型扩散区3处在N型扩散区2中；并且高浓度N型扩散区4处在N型扩散区8中。在实施例3中描述了以下情况：除了实施例1中的情况之外，绝缘分隔膜9和P型扩散区3被形成在N型扩散区2中。在实施例4中描述了以下情况：除了实施例1中的情况之外，除了P型扩散区3，N型扩散区8被形成在N型扩散区2中；并且绝缘分隔膜9处在N型扩散区8中，其中绝缘分隔膜9被形成在P型扩散区3与高浓度N型扩散区4之间。在实施例5中描述了以下情况：除了实施例1中的情况之外，除了P型扩散区3，在P型扩散区3的底部通过高能注入将N型隐埋扩散区10形成在N型扩散区2中。虽然在实施例1到5的情况中将P型半导体基板1用作半导体层，但是也描述了在实施例6中使用P型扩散区1A作为半导体层的情况。然而并不限于这种情况，所有传导类型都可以被反转。换句话说，在实施例1中可以有反转所有传导类型的情况，这包括：形成在作为半导体层的N型半导体基板上的P型扩散区；形成在所述P型扩散区中的N型扩散区；形成在N型扩散区中的高浓度P型扩散区和高浓度N型扩散区；所述P型扩散区中的形成在与所述N型扩散区分隔开的位置处的高浓度P型扩散区；以及形成在所述高浓度P型扩散区和高浓度P型扩散区上方并且处于二者之间的栅极电极，其间插入有栅极绝缘膜，其中所述栅极电极被形成为与所述高浓度P型扩散区重叠，并且所述栅极电极在相同电位下与所述高浓度P型扩散区和高浓度N型扩散区电连接。在实施例2中可以有反转所有传导类型的情况，这包括：除了所述N型扩散区之外，在所述P型扩散区中形成P型扩散区；以及所述P型扩散区中的所述高浓度P型扩散区。在实施例3中可以有反转所有传导类型的情况，这包括：除了所述N型扩散区之外，在所述P型扩散区中形成的绝缘分隔膜。在实施例4中可以有反转所有传导类型的情况，这包括：除了所述N型扩散区之外形成在所述P型扩散区中的P型扩散区；以及在所述P型扩散区中形成所述绝缘分隔膜，其中所述绝缘分隔膜被形成在所述N型扩散区与所述高浓度P型扩散区之间。在实施例5中可以有反转所有传导类型的情况，这包括：除了所述N型扩散区之外，在所述N型扩散区的底部通过高能注入将P型隐埋扩散区形成在所述P型扩散区中。在实施例1到5的情况中，所有传导类型都可以被反转，并且可以把N型半导体基板用作半导体层。在实施例6中，可以将N型扩散区用作半导体层。
如上所述，通过使用其优选实施例1到6例示了本发明。然而，不应当仅仅基于上面描述的实施例1到6来解释本发明。应当理解的是，应当仅仅基于权利要求书来解释本发明的范围。还应当理解的是，基于对本发明的描述以及来自本发明的详细优选实施例1到6的描述的常识，本领域技术人员可以实施等效的技术范围。此外还应当理解的是，在本说明书中所引用的任何专利、任何专利申请以及任何参考文献应当按照与在其中内容被具体描述的相同方式通过引用被结合在本说明书中。
工业适用性。
本发明可以被应用在诸如高压二极管之类的半导体设备的领域内，其是用于进行整流的器件；本发明还可以被应用于制造所述半导体设备的方法的领域内。根据本发明，允许在正向偏置操作期间有效地抑制基板泄漏电流，而无需具有外延层或高浓度隐埋扩散区，从而允许以低成本形成本发明。此外还允许减小正向电压（VF）并且缩短反向恢复时间。
在不偏离本发明的范围和精神的情况下，各种其他修改对于本领域技术人员而言将是显而易见的，并且可以被本领域技术人员容易地作出。相应地，附于此的权利要求书的范围不打算限于在此所做的描述，而是应当广泛地解释权利要求书。

Claims (17)

1.一种形成在第一传导类型的半导体层上的半导体设备，所述半导体设备包括：
       形成在所述半导体层上的第二传导类型的第一扩散区；
       形成在所述第一扩散区中的第一传导类型的第二扩散区；
       形成在所述第二扩散区中的第二传导类型的第一高浓度扩散区和第一传导类型的第二高浓度扩散区；
       所述第一扩散区中的形成在与所述第二扩散区分隔开给定距离的位置处的第二传导类型的第三高浓度扩散区；以及
       形成在所述第一高浓度扩散区和所述第三高浓度扩散区上方并且处于二者之间的栅极电极，其间插入有栅极绝缘膜，
       其中，所述栅极电极被形成为与所述第一高浓度扩散区重叠，并且所述栅极电极在相同电位下与所述第一高浓度扩散区和所述第二高浓度扩散区电连接；
其中，通过高能注入形成的第二传导类型的隐埋扩散区被包括在所述第一传导类型的第二扩散区的底部。
2.根据权利要求1的半导体设备，其中，所述第一高浓度扩散区、所述第三高浓度扩散区、以及提供在其间的所述栅极电极构成反向偏置MOSFET。
3.根据权利要求1的半导体设备，其中，所述栅极电极的一端与所述第三高浓度扩散区分隔开给定距离。
4.根据权利要求1的半导体设备，其中，所述第一高浓度扩散区、所述第二高浓度扩散区、以及所述栅极电极与阳极电极连接，并且所述第三高浓度扩散区与阴极电极连接。
5.根据权利要求1的半导体设备，其中，第二传导类型的第三扩散区被包括在所述第二传导类型的第一扩散区中，并且所述第三高浓度扩散区被包括在所述第三扩散区中。
6.根据权利要求1的半导体设备，其中，在所述第二传导类型的第一扩散区中包括绝缘分隔膜，所述绝缘分隔膜被形成在所述第一传导类型的第二扩散区与所述第三高浓度扩散区之间。
7.根据权利要求1的半导体设备，其中，第二传导类型的第三扩散区被包括在所述第二传导类型的第一扩散区中；所述第三高浓度扩散区和绝缘分隔膜被包括在所述第三扩散区中；并且所述绝缘分隔膜被形成在所述第一传导类型的第二扩散区与所述第三高浓度扩散区之间。
8.根据权利要求5或7的半导体设备，其中，所述第二扩散区和所述第三扩散区在所述栅极电极下方彼此分隔开给定距离。
9.根据权利要求7的半导体设备，其中，所述第二扩散区和所述绝缘分隔膜在所述栅极电极下方彼此分隔开给定距离。
10.根据权利要求6、7和9中的任一项的半导体设备，其中，提供给定长度的所述绝缘分隔膜，其包括所述栅极电极的更靠近所述第三高浓度扩散区的一侧的下端。
11.根据权利要求1的半导体设备，其中，所述第一传导类型的半导体层是第一传导类型的半导体基板。
12.根据权利要求1的半导体设备，其中，所述第一传导类型的半导体层是第一传导类型的扩散区。
13.根据权利要求1的半导体设备，其中，所述半导体设备是高压二极管。
14.一种用于制造形成在第一传导类型的半导体层上的半导体设备的方法，所述方法包括：
       在所述半导体层上形成第二传导类型的第一扩散区的步骤；
       在所述第一扩散区中形成第一传导类型的第二扩散区的步骤；
       在所述第二扩散区中形成第二传导类型的第一高浓度扩散区和第一传导类型的第二高浓度扩散区、并且在所述第一扩散区中的与所述第二扩散区分隔开给定距离的位置处形成第二传导类型的第三高浓度扩散区的步骤；
       在所述第一高浓度扩散区和所述第三高浓度扩散区上方形成处于二者之间的栅极电极的步骤，其间插入有栅极绝缘膜，其中所述栅极电极被形成为与所述第一高浓度扩散区垂直重叠；以及
       在相同电位下将所述栅极电极与所述第一高浓度扩散区和所述第二高浓度扩散区电连接的步骤，
其中，在所述第一扩散区中形成第一传导类型的第二扩散区的所述步骤包括通过高能注入在所述第二扩散区的底部形成第二传导类型的隐埋扩散区的步骤。
15.根据权利要求14的用于制造半导体设备的方法，其中，在所述第一扩散区中形成第一传导类型的第二扩散区的所述步骤包括在所述第一扩散区中形成与所述第二扩散区分隔开给定距离的第二传导类型的第三扩散区的步骤；并且在所述第一扩散区中的与所述第二扩散区分隔开给定距离的位置处形成第二传导类型的第三高浓度扩散区的所述步骤是在所述第一扩散区内的所述第三扩散区中形成所述第三高浓度扩散区。
16.根据权利要求14的用于制造半导体设备的方法，其中，在所述第一扩散区中形成第一传导类型的第二扩散区的所述步骤包括在所述第一扩散区中形成与所述第二扩散区分隔开给定距离的绝缘分隔膜的步骤。
17.根据权利要求14的用于制造半导体设备的方法，其中：
       在所述第一扩散区中形成第一传导类型的第二扩散区的所述步骤包括：在所述第一扩散区中形成与所述第二扩散区分隔开给定距离的第二传导类型的第三扩散区、并且在所述第三扩散区中形成与所述第二扩散区分隔开给定距离的绝缘分隔膜的步骤；并且
       在所述第一扩散区中的与所述第二扩散区分隔开给定距离的位置处形成第二传导类型的第三高浓度扩散区的所述步骤是在所述第一扩散区内的所述第三扩散区中形成所述第三高浓度扩散区。
CN201110165559.6A 2010-06-18 2011-06-20 半导体设备及其制造方法 Active CN102290446B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010139931A JP5043990B2 (ja) 2010-06-18 2010-06-18 半導体装置およびその製造方法
JP2010-139931 2010-06-18

Publications (2)

Publication Number Publication Date
CN102290446A CN102290446A (zh) 2011-12-21
CN102290446B true CN102290446B (zh) 2014-02-19

Family

ID=45327899

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110165559.6A Active CN102290446B (zh) 2010-06-18 2011-06-20 半导体设备及其制造方法

Country Status (3)

Country Link
US (2) US20110309438A1 (zh)
JP (1) JP5043990B2 (zh)
CN (1) CN102290446B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130334648A1 (en) * 2012-06-15 2013-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and Apparatus for High Voltage Diodes
US10290702B2 (en) 2012-07-31 2019-05-14 Silanna Asia Pte Ltd Power device on bulk substrate
US9412881B2 (en) * 2012-07-31 2016-08-09 Silanna Asia Pte Ltd Power device integration on a common substrate
JP6132539B2 (ja) 2012-12-13 2017-05-24 ルネサスエレクトロニクス株式会社 半導体装置
US20160013300A1 (en) * 2013-02-25 2016-01-14 Hitachi, Ltd. Semiconductor device, drive device for semiconductor circuit, and power conversion device
JP6296535B2 (ja) * 2013-12-09 2018-03-20 ローム株式会社 ダイオードおよびそれを含む信号出力回路
US10083897B2 (en) 2017-02-20 2018-09-25 Silanna Asia Pte Ltd Connection arrangements for integrated lateral diffusion field effect transistors having a backside contact
US9923059B1 (en) 2017-02-20 2018-03-20 Silanna Asia Pte Ltd Connection arrangements for integrated lateral diffusion field effect transistors
JP6950380B2 (ja) * 2017-09-05 2021-10-13 富士電機株式会社 半導体集積回路
FR3086798B1 (fr) * 2018-09-28 2022-12-09 St Microelectronics Tours Sas Structure de diode
CN117673160A (zh) * 2024-01-31 2024-03-08 深圳天狼芯半导体有限公司 碳化硅高k超结功率mosfet及其制备方法、芯片

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5517046A (en) * 1993-11-19 1996-05-14 Micrel, Incorporated High voltage lateral DMOS device with enhanced drift region
US5744994A (en) * 1996-05-15 1998-04-28 Siliconix Incorporated Three-terminal power mosfet switch for use as synchronous rectifier or voltage clamp
CN101677109A (zh) * 2008-09-17 2010-03-24 夏普株式会社 半导体装置及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3617827A (en) * 1970-03-30 1971-11-02 Albert Schmitz Semiconductor device with complementary transistors
JP2987884B2 (ja) * 1990-06-04 1999-12-06 日産自動車株式会社 半導体装置
US5818084A (en) * 1996-05-15 1998-10-06 Siliconix Incorporated Pseudo-Schottky diode
TWI363416B (en) * 2007-07-30 2012-05-01 Ite Tech Inc Electro-static discharge protection circuit
US7910951B2 (en) * 2008-06-18 2011-03-22 National Semiconductor Corporation Low side zener reference voltage extended drain SCR clamps

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5517046A (en) * 1993-11-19 1996-05-14 Micrel, Incorporated High voltage lateral DMOS device with enhanced drift region
US5744994A (en) * 1996-05-15 1998-04-28 Siliconix Incorporated Three-terminal power mosfet switch for use as synchronous rectifier or voltage clamp
CN101677109A (zh) * 2008-09-17 2010-03-24 夏普株式会社 半导体装置及其制造方法

Also Published As

Publication number Publication date
CN102290446A (zh) 2011-12-21
JP2012004460A (ja) 2012-01-05
JP5043990B2 (ja) 2012-10-10
US20140327073A1 (en) 2014-11-06
US20110309438A1 (en) 2011-12-22

Similar Documents

Publication Publication Date Title
CN102290446B (zh) 半导体设备及其制造方法
US9136350B2 (en) RF LDMOS device and fabrication method thereof
CN103782386B (zh) 具有集成栅极电阻器和二极管接法mosfet的功率mosfet
US8058129B2 (en) Lateral double diffused MOS device and method for manufacturing the same
US9620583B2 (en) Power semiconductor device with source trench and termination trench implants
TWI473248B (zh) 結合高低壓元件之半導體芯片
US11183495B2 (en) Power semiconductor devices
CN103531450B (zh) 用于形成横向变化掺杂浓度的方法和半导体器件
CN104300010A (zh) 常态导通高压开关
CN103703566A (zh) 半导体装置及其制造方法
KR20070091566A (ko) Ｍｏｓ 트랜지스터 형성 방법 및 그 구조
KR20150105498A (ko) 저 비용의 반도체 소자 제조방법
CN103250254A (zh) 沟槽栅极功率半导体装置及其制造方法
KR20140113772A (ko) 부트스트랩 전계효과 트랜지스터 및 그 제조 방법
CN102969245A (zh) 一种逆导型集成门极换流晶闸管制作方法
CN102130153B (zh) 绝缘体上硅的n型横向绝缘栅双极晶体管及其制备方法
CN103178013B (zh) 半导体装置的制造方法
TWI629785B (zh) 高電壓積體電路的高電壓終端結構
US10692995B2 (en) Insulated-gate bipolar transistor structure and method for manufacturing the same
CN104658913A (zh) Nldmos的制造方法
CN104638024A (zh) 一种基于soi的横向恒流二极管及其制造方法
US9153574B2 (en) Semiconductor device and method of fabricating the same
US8716763B2 (en) Semiconductor structure and method for forming the same
CN102832134B (zh) 具有超薄源区的槽栅vdmos器件的制备方法
CN103426760B (zh) P型ldmos表面沟道器件的制造工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant