CN111863607B - 一种抗辐射功率晶体管及其制备方法 - Google Patents

一种抗辐射功率晶体管及其制备方法 Download PDF

Info

Publication number
CN111863607B
CN111863607B CN202010735238.4A CN202010735238A CN111863607B CN 111863607 B CN111863607 B CN 111863607B CN 202010735238 A CN202010735238 A CN 202010735238A CN 111863607 B CN111863607 B CN 111863607B
Authority
CN
China
Prior art keywords
base region
radiation
region
impurity
power transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010735238.4A
Other languages
English (en)
Other versions
CN111863607A (zh
Inventor
李兴冀
杨剑群
吕钢
董善亮
李鹏伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Harbin Institute of Technology
Original Assignee
Harbin Institute of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Harbin Institute of Technology filed Critical Harbin Institute of Technology
Priority to CN202010735238.4A priority Critical patent/CN111863607B/zh
Publication of CN111863607A publication Critical patent/CN111863607A/zh
Application granted granted Critical
Publication of CN111863607B publication Critical patent/CN111863607B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/552Protection against radiation, e.g. light or electromagnetic waves
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004Base region of bipolar transistors
    • H01L29/1008Base region of bipolar transistors of lateral transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/6625Lateral transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/735Lateral transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明提供了一种抗辐射功率晶体管及其制备方法。所述抗辐射功率晶体管的制备方法包括:提供衬底,并在所述衬底上形成外延层,在所述外延层上形成基区;向所述基区内多次注入第一杂质粒子,在所述基区内形成具有浓度梯度的杂质注入区。本发明通过向基区内多次注入第一杂质粒子,在基区内形成具有浓度梯度的杂质注入区,通过高浓度区域阻挡载流子被复合掉,低浓度区域保证晶体管自身性能,且浓度差的形成会产生势垒,进一步影响载流子的传输过程,降低其被复合掉的几率,有效地减缓了辐射环境下复合电流的增加,减少基区损伤区域,从而提升晶体管的抗辐射能力,达到减缓晶体管辐射损伤的目的,同时又能够保证晶体管本身的性能。

Description

一种抗辐射功率晶体管及其制备方法
技术领域
本发明涉及电子器件技术领域,具体而言,涉及一种抗辐射功率晶体管及其制备方法。
背景技术
空间辐射环境中的高能粒子对航天装备用电子器件的性能有着极其重要的影响,晶体管是装备上电子系统的重要组成单元,其功能或性能受到破坏,将直接影响电子设备乃至装备的服役时间。在辐射环境作用下,晶体管会产生多种复杂的辐射损伤效应,如电离效应、位移效应、电离/位移协同效应等。如何有效地提高辐射环境中晶体管的抗辐射损伤能力一直备受关注,抗辐射晶体管的技术要求高、结构与工艺优化的难度大,且在提高晶体管抗辐射能力的同时还要确保晶体管自身的高性能,这都使之成为长期难以攻克的技术难题。
发明内容
本发明解决的问题是如何有效提高辐射环境中晶体管的抗辐射能力,且保证晶体管自身的高性能指标。
为解决上述问题中的至少一个方面,本发明提供一种抗辐射功率晶体管的制备方法,包括:
提供衬底,并在所述衬底上形成外延层,在所述外延层上形成基区;
向所述基区内多次注入第一杂质粒子,以在所述基区内形成具有浓度梯度的杂质注入区。
较佳地,所述第一杂质粒子的注入浓度与注入深度之间的关系为负相关。
较佳地,向所述基区内注入所述第一杂质粒子的次数为2次。
较佳地,第一次向所述基区中注入所述一次杂质粒子的注入深度为0.1μm-1μm,注入浓度为1e18cm-3-1e19cm-3,第二次向所述基区中注入所述第一杂质粒子的注入深度为0.001μm-0.08μm,注入浓度为1e19cm-3-1e20cm-3
较佳地,第一次向所述基区中注入所述一次杂质粒子的注入深度为0.01μm-4μm,注入浓度为1e18cm-3-1e20cm-3,第二次向所述基区中注入所述第一杂质粒子的注入深度为0.001μm-1μm,注入浓度为1e18cm-3-1e20cm-3
较佳地,在向所述基区内多次注入所述第一杂质粒子后还包括:针对所述基区进行所述第一杂质粒子的扩散,扩散气氛为N2或H2,扩散温度为700℃-900℃,扩散深度小于1μm。
较佳地,还包括:在所述外延层上形成发射区,并向所述发射区内注入第二杂质粒子。
较佳地,所述第一杂质粒子的类型为N型杂质粒子和P型杂质粒子中的一种,所述第二杂质粒子的类型为所述N型杂质粒子和所述P型杂质粒子中的另外一种,所述N型杂质粒子包括氮、磷、砷和锑中的一种,所述P型杂质粒子包括硼、铝、镓和铟中的一种。
较佳地,向所述发射区内注入所述第二杂质粒子的注入深度为0.1μm-2μm,注入浓度为1e18cm-3-1e20cm-3;或者向所述发射区内注入所述第二杂质粒子的注入深度为0.01μm-1μm,注入浓度为1e18cm-3-1e20cm-3
本发明提供的抗辐射功率晶体管的制备方法相比现有技术具有的有益效果如下:
本发明通过向基区内多次注入第一杂质粒子,在基区内形成具有浓度梯度的杂质注入区,通过高浓度区域阻挡载流子被复合掉,低浓度区域保证晶体管自身性能,且浓度差的形成会产生势垒,进一步影响载流子的传输过程,降低其被复合掉的几率,有效地减缓了辐射环境下复合电流的增加,减少基区损伤区域,从而提升晶体管的抗辐射能力,达到减缓晶体管辐射损伤的目的,同时又能够保证晶体管本身的性能。
本发明还提供一种抗辐射功率晶体管,采用如上所述的抗辐射功率晶体管的制备方法制成。
本发明提供的抗辐射功率晶体管相比现有技术具有的有益效果与抗辐射功率晶体管的制备方法相同,在此不再赘述。
附图说明
图1为本发明实施例中抗辐射大功率晶体管制备时的衬底及外延层截面结构示意图;
图2为本发明实施例中抗辐射大功率晶体管制备时进行一次氧化处理的截面结构示意图;
图3为本发明实施例中抗辐射大功率晶体管制备时进行一次光刻处理的截面结构示意图;
图4为本发明实施例中抗辐射大功率晶体管制备时向基区内进行一次第一杂质粒子注入的截面结构示意图;
图5为本发明实施例中抗辐射大功率晶体管制备时进行二次氧化处理的截面结构示意图;
图6为本发明实施例中抗辐射大功率晶体管制备时进行二次光刻处理的截面结构示意图;
图7为本发明实施例中抗辐射大功率晶体管制备时向基区内进行二次第一杂质粒子注入的截面结构示意图;
图8为本发明实施例中抗辐射大功率晶体管制备时向基区内进行第一杂质粒子扩散的截面结构示意图;
图9为本发明实施例中抗辐射大功率晶体管制备时进行三次氧化处理的截面结构示意图;
图10为本发明实施例中抗辐射大功率晶体管制备时进行三次光刻处理的截面结构示意图;
图11为本发明实施例中抗辐射大功率晶体管制备时向发射区内进行第二杂质粒子注入的截面结构示意图;
图12为本发明实施例中抗辐射大功率晶体管制备时进行四次氧化处理的截面结构示意图;
图13为本发明实施例中抗辐射大功率晶体管制备时进行四次光刻处理的截面结构示意图;
图14为本发明实施例中抗辐射大功率晶体管制备时形成基极、发射极和集电极的截面结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
本发明实施例提供一种抗辐射功率晶体管的制备方法,包括:
步骤1,提供衬底,并在衬底上形成外延层,在外延层上形成基区;
步骤2,向基区内多次注入第一杂质粒子,以在基区内形成具有浓度梯度的杂质注入区。其中,第一杂质粒子可以为N型五族杂质粒子,也可以为P型三族杂质粒子。N型五族杂质粒子包括氮、磷、砷和锑等中的一种,P型三族杂质粒子包括硼、铝、镓和铟等中的一种。应当理解的是,每次注入第一杂质粒子之前均需暴露出基区后再进行第一杂质粒子的注入。
基区的形成可以采用光刻的方式或者扩散的方式。其中一种实施方式中,对外延层远离衬底的表面进行氧化处理和光刻处理,刻蚀出基区位置,每次注入第一杂质粒子前均进行氧化处理及光刻处理,刻蚀出基区位置后再进行第一杂质粒子的注入。另外一种实施方式中,采用扩散方式形成基区,扩散气氛为氮气,扩散温度为600℃-1000℃,扩散时间为5min-50min。
在辐射环境作用下,晶体管会产生多种复杂的辐射损失效应,造成晶体管性能损伤和退化。晶体管的性能退化主要源于基区损伤,尤其是基区的基极电流的增加导致其性能退化严重。基极电流主要包括载流子在发射结耗尽区产生的复合电流IB1、从基区至发射区的反注入载流子产生的电流IB2以及中性基区产生的复合电流IB3。对于未被辐照的晶体管而言,基极电流主要由IB2组成,而在辐射条件下,晶体管基极电流中的IB1和IB3增加,即载流子被不断复合掉,复合电流增加,从而造成电流增益的减小。
本实施例中,通过向基区注入第一杂质粒子,且是多次注入,由此在基区内形成具有浓度梯度的杂质注入区,即形成具有浓度差的多个区域。浓度梯度的形成,一方面高浓度区域可以阻挡载流子被复合掉,且高浓度区域即使对晶体管性能产生不良影响,也仅是在某些区域,而低浓度区域能够保证晶体管自身性能。另一方面,各区域间具的浓度差会产生一定的势垒,势垒的产生进一步影响载流子的传输过程,降低其被复合掉的几率。由此,通过向基区中多次注入第一杂质粒子,有效地减缓了辐射环境下复合电流的增加,即减缓IB1和IB3的增加,有效减少基区损伤区域,从而提升晶体管的抗辐射能力,达到减缓晶体管辐射损伤的目的,同时又能够保证晶体管本身的性能。
需要说明的是,杂质注入区内第一杂质粒子浓度自靠近衬底一侧向远离衬底一侧可以为梯度下降,也可以为梯度上升,这主要与后一次注入相对于前一次注入的第一杂质粒子的位置和浓度有关。
优选地,向基区中注入第一杂质粒子时,注入第一杂质粒子的浓度与深度的关系为负相关。即向基区中注入的第一杂质粒子,其注入浓度较大时,注入深度较小,而注入浓度较小时,注入深度较大,也即高浓度第一杂质粒子注入的区域较薄,低浓度第一杂质粒子注入的区域较厚。如此,高浓度第一杂质粒子阻挡载流子复合,且其所在区域的深度较小,对晶体管的性能影响也较小。需要说明的是,这里所谓的浓度高、低以及注入区域的厚薄是相对而言的。
优选地,本实施例中第一杂质粒子注入次数为2次,一方面两次注入能够实现降低复合电流的作用,且与两次以上注入相比效果上相差不大,另一方面考虑到成本及工艺复杂性,两次注入工艺简单、成本低。
进一步地,抗辐射功率晶体管的制备方法还包括:
步骤3,在外延层上形成发射区,对外延层远离衬底的表面进行氧化处理和光刻处理,刻蚀出发射区位置;或者通过扩散方式形成发射区,扩散气氛为氮气,扩散温度为600℃-1000℃,扩散时间为5min-50min;或者通过多晶硅淀积方式形成发射区,淀积厚度为10nm-1000nm,基区的具体形成方式均为现有技术,在此不再赘述。
步骤4,向发射区中注入第二杂质粒子,应当理解的是,第二杂质粒子的类型与第一杂质粒子不同,即,当第一杂质粒子为N型时,第二杂质粒子为P型,当第一杂质粒子为P型时,第二杂质粒子为N型。
步骤5,对外延层远离衬底的表面进行氧化处理和光刻处理,刻蚀出发射区引线孔和基区引线孔;
步骤6,制备电极,分别制备出基极、发射极和集电极。电极制备方式可以是物理气相淀积、化学气相淀积、金金属化、铝金属化和铜金属化等中的一种,其为现有技术,此处不再赘述。
进一步地,衬底可以为P型或N型,应当理解的是,当衬底为N型半导体时,多次注入的第一杂质粒子类型为P型五族杂质粒子,第二杂质粒子类型为N型三族杂质粒子。当衬底为P型半导体时,多次注入的第一杂质粒子类型为N型五族杂质粒子,第二杂质粒子类型为P型三族杂质粒子。
对于晶体管而言,截止频率fT是一个很重要的参数,一般将fT大于30MHz、功率大于1.5W的晶体管定义为高频、大功率晶体管,将fT大于30MHz、功率小于0.3W的晶体管定义为高频、小功率晶体管,本实施例制备的功率晶体管可以为高频、大功率晶体管,也可为高频、小功率晶体管。大功率晶体管和小功率晶体管在制备工艺上基本相同,不同之处主要体现在各参数的设置上,下面分别对到大功率晶体管和小功率晶体管的制备方法进行说明。
对于抗辐射大功率晶体管,其制备方法包括:
选择高掺杂浓度N型半导体材料制备成衬底,衬底的厚度t1为10μm-100μm,电阻率为0.00001Ω﹒cm-0.1Ω﹒cm,或衬底的掺杂浓度大于1e18cm-3
在衬底上进行外延,形成外延层,其中,外延温度为800℃-1300℃,外延时间为5min-50min,外延厚度为10μm-100μm。
在外延层远离衬底的表面上进行一次氧化处理得到氧化层,氧化层厚度为0.1μm-3μm,氧化气氛为N2、O2和H2中的至少一种,氧化层生长方式包括干氧、湿氧和干/湿氧混合等中的一种。氧化处理也可以采用淀积等方式,氧化层可以为氮化硅、氧化铝、氧化铪、氧化锆、磷硅玻璃或砷硅玻璃等介电材料。
在氧化层表面进行一次光刻处理,刻蚀出基区位置,露出基区接触区,刻蚀方式可以是干法刻蚀、等离子体刻蚀或湿法刻蚀。
向基区中进行一次P型杂质粒子注入,注入深度为0.1μm-1μm,注入浓度为1e18cm-3-1e19cm-3,注入的粒子类型为三族硼、铝、镓或铟。
在外延层远离衬底的表面上进行二次氧化处理得到氧化层,氧化方式及氧化层厚度与一次氧化处理相同。
在氧化层表面进行二次光刻处理,刻蚀出整个基区位置,刻蚀方式可以是干法刻蚀、等离子体刻蚀或湿法刻蚀。
向基区中进行二次P型杂质粒子注入,针对整个基区进行二次P型杂质注入,注入深度为0.001μm-0.08μm,注入浓度为1e19cm-3-1e20cm-3,注入的粒子类型为三族硼、铝、镓或铟,优选为与一次注入的粒子类型相同。
对于大功率晶体管,在对基区进行多次第一杂质粒子注入后,还进行第一杂质粒子的扩散,本实施例中针对整个基区进行P型杂质扩散,扩散气氛为N2或H2,扩散温度为700℃-900℃,扩散深度小于1μm,扩散粒子类型为三族硼、铝、镓或铟,优选为与一次注入的粒子类型相同。
在外延层远离衬底的表面上进行三次氧化处理得到氧化层,氧化方式及氧化层厚度与一次氧化处理相同。
在氧化层表面进行三次光刻处理,刻蚀出发射区位置,刻蚀方式可以是干法刻蚀、等离子体刻蚀或湿法刻蚀。
对发射区进行N型杂质粒子注入,注入深度为0.1μm-2μm,注入浓度为1e18cm-3-1e20cm-3,注入的粒子类型为五族氮、磷、砷或锑。
在外延层远离衬底的表面上进行四次氧化处理得到氧化层,氧化层厚度为0.05μm-1μm,氧化方式与一次氧化处理相同。
在氧化层表面进行四次光刻处理,刻蚀出发射区引线孔和基区引线孔,刻蚀方式可以是干法刻蚀、等离子体刻蚀或湿法刻蚀。
制备出基极、发射极和集电极,电极制备方式为物理气相淀积、化学气相淀积、金金属化、铝金属化或铜金属化等。
对于抗辐射小功率晶体管,其制备方法包括:
选择高掺杂浓度N型半导体材料制备成衬底,衬底的厚度t1为1μm-50μm,电阻率为0.00001Ω﹒cm-0.1Ω﹒cm,或衬底的掺杂浓度大于1e18cm-3
在衬底上进行外延,形成外延层,其中,外延温度为800℃-1300℃,外延时间为5min-50min,外延厚度为5μm-30μm。
在外延层远离衬底的表面上进行一次氧化处理得到氧化层,氧化层厚度为0.01μm-2μm,氧化气氛为N2、O2和H2中的至少一种,氧化层生长方式包括干氧、湿氧和干/湿氧混合等中的一种。
在氧化层表面进行一次光刻处理,刻蚀出基区位置,露出基区接触区,刻蚀方式可以是干法刻蚀、等离子体刻蚀或湿法刻蚀。
向基区中进行一次P型杂质粒子注入,注入深度为0.01μm-4μm,注入浓度为1e18cm-3-1e20cm-3,注入的粒子类型为三族硼、铝、镓或铟。
在外延层远离衬底的表面上进行二次氧化处理得到氧化层,氧化方式及氧化层厚度与一次氧化处理相同。
在氧化层表面进行二次光刻处理,刻蚀出整个基区位置,刻蚀方式可以是干法刻蚀、等离子体刻蚀或湿法刻蚀。
向基区中进行二次P型杂质粒子注入,针对整个基区进行二次P型杂质注入,注入深度为0.001μm-1μm,注入浓度为1e18cm-3-1e20cm-3,注入的粒子类型为三族硼、铝、镓或铟,优选为与一次注入的粒子类型相同。
在外延层远离衬底的表面上进行三次氧化处理得到氧化层,氧化方式及氧化层厚度与一次氧化处理相同。
在氧化层表面进行三次光刻处理,刻蚀出发射区位置,刻蚀方式可以是干法刻蚀、等离子体刻蚀或湿法刻蚀。
对发射区进行N型杂质粒子注入,注入深度为0.01μm-1μm,注入浓度为1e18cm-3-1e20cm-3,注入的粒子类型为五族氮、磷、砷或锑。
在外延层远离衬底的表面上进行四次氧化处理得到氧化层,氧化层厚度为0.01μm-2μm,氧化方式与一次氧化处理相同。
在氧化层表面进行四次光刻处理,刻蚀出发射区引线孔和基区引线孔,刻蚀方式可以是干法刻蚀、等离子体刻蚀或湿法刻蚀。
制备出基极、发射极和集电极,电极制备方式为物理气相淀积、化学气相淀积、金金属化、铝金属化或铜金属化等。
下面通过具体实施例对本发明进行详细说明。
实施例1
本实施例提供一种抗辐射大功率晶体管的制备方法,包括步骤:
如图1所示,选择高掺杂浓度N型半导体材料制备成衬底,衬底的厚度t1为20μm,掺杂浓度大于1e18cm-3。在衬底基础上进行外延,形成外延层,外延温度为1200℃,外延时间为5min,外延厚度为9μm;
如图2所示,在外延层远离衬底的表面上采用干/湿氧混合方式进行一次氧化处理生长一层氧化层,氧化层厚度为1μm;
如图3所示,在氧化层表面进行采用干法刻蚀方式刻蚀出基区位置;
如图4所示,对基区进行一次P型杂质注入,注入深度为1μm,注入浓度为1e19cm-3,注入粒子为硼。
如图5所示,在外延层远离衬底的表面上采用干/湿氧混合方式进行二次氧化处理生长一层氧化层,氧化物层厚度2μm;
如图6所示,在氧化层表面进行采用干法刻蚀方式刻蚀出整个基区位置;
如图7所示,对基区进行二次P型杂质注入,注入深度为0.05μm,注入浓度为1e20cm-3,注入粒子为硼;
如图8所示,对整个基区进行P型硼杂质扩散,扩散气氛为N2,扩散温度为800℃,扩散深度为0.2μm;
如图9所示,在外延层远离衬底的表面上采用干氧方式进行三次氧化处理生长一层氧化层,氧化物层厚度为0.2μm;
如图10所示,在氧化层表面进行采用干法刻蚀方式刻蚀出发射区位置;
如图11所示,向发射区中注入N型杂质粒子,注入深度为1μm,注入浓度为1e20cm-3,注入粒子为磷。
如图12所示,在外延层远离衬底的表面上采用干/湿氧混合方式进行四次氧化处理生长一层氧化层,氧化物层厚度为1μm;
如图13所示,在氧化层表面进行采用干法刻蚀方式刻蚀出发射区引线孔和基区引线孔;
如图14所示,采用铝金属化方式分别制备出基极、发射极和集电极。
实施例2
本实施例提供一种抗辐射小功率晶体管的制备方法,包括步骤:
选择高掺杂浓度N型半导体材料制备成衬底,衬底的厚度t1为1μm,掺杂浓度大于1e19cm-3。在衬底基础上进行外延,形成外延层,外延温度为1200℃,外延时间为5min,外延厚度为9μm;
在外延层远离衬底的表面上采用干/湿氧混合方式进行一次氧化处理生长一层氧化层,氧化层厚度为1μm;
在氧化层表面进行采用干法刻蚀方式刻蚀出基区位置;
对基区进行一次P型杂质注入,注入深度为4μm,注入浓度为1e19cm-3,注入粒子为硼。
在外延层远离衬底的表面上采用干/湿氧混合方式进行二次氧化处理生长一层氧化层,氧化物层厚度2μm;
在氧化层表面进行采用干法刻蚀方式刻蚀出整个基区位置;
对基区进行二次P型杂质注入,注入深度为1μm,注入浓度为1e20cm-3,注入粒子为硼;
在外延层远离衬底的表面上采用干氧方式进行三次氧化处理生长一层氧化层,氧化物层厚度为0.1μm;
在氧化层表面进行采用干法刻蚀方式刻蚀出发射区位置;
向发射区中注入N型杂质粒子,注入深度为1μm,注入浓度为1e20cm-3,注入粒子为磷。
在外延层远离衬底的表面上采用干/湿氧混合方式进行四次氧化处理生长一层氧化层,氧化物层厚度为1μm;
在氧化层表面进行采用干法刻蚀方式刻蚀出发射区引线孔和基区引线孔;
采用铝金属化方式分别制备出基极、发射极和集电极。
虽然本公开披露如上,但本公开的保护范围并非仅限于此。本领域技术人员在不脱离本公开的精神和范围的前提下,可进行各种变更与修改,这些变更与修改均将落入本发明的保护范围。

Claims (9)

1.一种抗辐射功率晶体管的制备方法,其特征在于,包括:
提供衬底,并在所述衬底上形成外延层,在所述外延层上形成基区,其中,所述外延层是与所述衬底类型相同的半导体材料;
向所述基区内多次注入第一杂质粒子,以在所述基区内形成具有浓度梯度的杂质注入区,其中,所述第一杂质粒子的注入浓度与注入深度之间的关系为负相关,所述杂质注入区内所述第一杂质粒子的浓度自靠近所述衬底一侧向远离所述衬底一侧呈梯度下降或梯度上升。
2.根据权利要求1所述的抗辐射功率晶体管的制备方法,其特征在于,向所述基区内注入所述第一杂质粒子的次数为2次。
3.根据权利要求2所述的抗辐射功率晶体管的制备方法,其特征在于,第一次向所述基区中注入所述第一杂质粒子的注入深度为0.1μm-1μm,注入浓度为1e18cm-3-1e19cm-3,第二次向所述基区中注入所述第一杂质粒子的注入深度为0.001μm-0.08μm,注入浓度为1e19cm-3-1e20cm-3
4.根据权利要求2所述的抗辐射功率晶体管的制备方法,其特征在于,第一次向所述基区中注入所述第一杂质粒子的注入深度为0.01μm-4μm,注入浓度为1e18cm-3-1e20cm-3,第二次向所述基区中注入所述第一杂质粒子的注入深度为0.001μm-1μm,注入浓度为1e18cm-3-1e20cm-3
5.根据权利要求1所述的抗辐射功率晶体管的制备方法,其特征在于,在向所述基区内多次注入所述第一杂质粒子后还包括:针对所述基区进行所述第一杂质粒子的扩散,扩散气氛为N2或H2,扩散温度为700℃-900℃,扩散深度小于1μm。
6.根据权利要求1所述的抗辐射功率晶体管的制备方法,其特征在于,还包括:在所述外延层上形成发射区,并向所述发射区内注入第二杂质粒子。
7.根据权利要求6所述的抗辐射功率晶体管的制备方法,其特征在于,所述第一杂质粒子的类型为N型杂质粒子和P型杂质粒子中的一种,所述第二杂质粒子的类型为所述N型杂质粒子和所述P型杂质粒子中的另外一种,所述N型杂质粒子包括氮、磷、砷和锑中的一种,所述P型杂质粒子包括硼、铝、镓和铟中的一种。
8.根据权利要求6所述的抗辐射功率晶体管的制备方法,其特征在于,向所述发射区内注入所述第二杂质粒子的注入深度为0.1μm-2μm,注入浓度为1e18cm-3-1e20cm-3;或者向所述发射区内注入所述第二杂质粒子的注入深度为0.01μm-1μm,注入浓度为1e18cm-3-1e20cm-3
9.一种抗辐射功率晶体管,其特征在于,采用如权利要求1-8任一项任一项所述的抗辐射功率晶体管的制备方法制成。
CN202010735238.4A 2020-07-28 2020-07-28 一种抗辐射功率晶体管及其制备方法 Active CN111863607B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010735238.4A CN111863607B (zh) 2020-07-28 2020-07-28 一种抗辐射功率晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010735238.4A CN111863607B (zh) 2020-07-28 2020-07-28 一种抗辐射功率晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN111863607A CN111863607A (zh) 2020-10-30
CN111863607B true CN111863607B (zh) 2023-05-05

Family

ID=72947767

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010735238.4A Active CN111863607B (zh) 2020-07-28 2020-07-28 一种抗辐射功率晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN111863607B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999057759A1 (en) * 1998-05-05 1999-11-11 Aeroflex Utmc Microelectronic Systems Inc. Method of manufacturing a radiation hardened semiconductor device having active regions and isolation regions
US6165821A (en) * 1998-02-09 2000-12-26 International Rectifier Corp. P channel radhard device with boron diffused P-type polysilicon gate
CN108615768A (zh) * 2018-05-02 2018-10-02 深圳吉华微特电子有限公司 一种抗辐射vdmos器件及其制备方法
DE102018217675A1 (de) * 2018-01-31 2019-08-01 Mitsubishi Electric Corporation Halbleitervorrichtung, Leistungsumwandlungsvorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6747312B2 (en) * 2002-05-01 2004-06-08 International Rectifier Corporation Rad hard MOSFET with graded body diode junction and reduced on resistance
FI20055057A (fi) * 2004-05-11 2005-11-12 Artto Aurola Puolijohdelaite
CN101740514B (zh) * 2008-11-18 2011-03-23 中芯国际集成电路制造(上海)有限公司 Mos晶体管及其制作方法
US10734505B2 (en) * 2017-11-30 2020-08-04 International Business Machines Corporation Lateral bipolar junction transistor with dual base region
CN109712873B (zh) * 2019-02-11 2021-01-29 哈尔滨工业大学 基于深层离子注入方式的mos场效应管抗位移辐照加固方法
CN110310983B (zh) * 2019-07-31 2024-02-23 电子科技大学 一种超结vdmos器件
CN110828560A (zh) * 2019-11-14 2020-02-21 西安微电子技术研究所 一种基区环掺杂抗辐射横向pnp晶体管及制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6165821A (en) * 1998-02-09 2000-12-26 International Rectifier Corp. P channel radhard device with boron diffused P-type polysilicon gate
WO1999057759A1 (en) * 1998-05-05 1999-11-11 Aeroflex Utmc Microelectronic Systems Inc. Method of manufacturing a radiation hardened semiconductor device having active regions and isolation regions
DE102018217675A1 (de) * 2018-01-31 2019-08-01 Mitsubishi Electric Corporation Halbleitervorrichtung, Leistungsumwandlungsvorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
CN108615768A (zh) * 2018-05-02 2018-10-02 深圳吉华微特电子有限公司 一种抗辐射vdmos器件及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
注F的MOS电容电高辐射效应研究;胡浴红,赵元富,王英明;宇航材料工艺(第02期);全文 *

Also Published As

Publication number Publication date
CN111863607A (zh) 2020-10-30

Similar Documents

Publication Publication Date Title
CN111863606B (zh) 一种抗辐射功率晶体管及其制备方法
JP2004247545A (ja) 半導体装置及びその製造方法
CN102903633A (zh) 用于制备阳极短路的场阑绝缘栅双极晶体管的方法
CN102479805A (zh) 一种超级结半导体元件及其制造方法
JPH0642542B2 (ja) 高耐圧半導体装置の製造方法
CN213340375U (zh) 功率器件
CN113497158B (zh) 一种快恢复半导体器件及其制作方法
CN114188400A (zh) 一种NPN功率SiGe双极晶体管及其制作方法
CN111863607B (zh) 一种抗辐射功率晶体管及其制备方法
CN116936620A (zh) 一种碳化硅沟槽栅mosfet的制备方法
JP2007019518A (ja) フィールドストップを有する半導体部品
CN210073859U (zh) 一种反向导通场截止型igbt
CN106558624B (zh) 一种快速恢复二极管及其制造方法
CN211350662U (zh) 功率器件
US20030062589A1 (en) Method for manufacturing and structure of semiconductor device with shallow trench collector contact region
CN114023815A (zh) 一种半垂直GaN基逆导型IGBT器件及其制备方法
US6806159B2 (en) Method for manufacturing a semiconductor device with sinker contact region
JP2003264288A (ja) 半導体装置
KR100299912B1 (ko) 절연 게이트 바이폴라 트랜지스터의 제조 방법
CN114023814B (zh) 一种半垂直GaN基场截止型IGBT器件及其制备方法
CN118335773A (zh) 用于在n掺杂的sic层中制造p掺杂栅格的方法
US7164186B2 (en) Structure of semiconductor device with sinker contact region
CN216980575U (zh) 一种快速恢复二极管
CN116741632A (zh) 一种采用沟道注入的碳化硅超结肖特基二极管及制造方法
WO2024012455A1 (zh) 一种绝缘栅双极型晶体管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant