CN110310983B - 一种超结vdmos器件 - Google Patents

一种超结vdmos器件 Download PDF

Info

Publication number
CN110310983B
CN110310983B CN201910701499.1A CN201910701499A CN110310983B CN 110310983 B CN110310983 B CN 110310983B CN 201910701499 A CN201910701499 A CN 201910701499A CN 110310983 B CN110310983 B CN 110310983B
Authority
CN
China
Prior art keywords
region
conductive type
type semiconductor
doped
doping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910701499.1A
Other languages
English (en)
Other versions
CN110310983A (zh
Inventor
任敏
谭键文
骆俊毅
李泽宏
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Guangdong Electronic Information Engineering Research Institute of UESTC
Original Assignee
University of Electronic Science and Technology of China
Guangdong Electronic Information Engineering Research Institute of UESTC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China, Guangdong Electronic Information Engineering Research Institute of UESTC filed Critical University of Electronic Science and Technology of China
Priority to CN201910701499.1A priority Critical patent/CN110310983B/zh
Publication of CN110310983A publication Critical patent/CN110310983A/zh
Application granted granted Critical
Publication of CN110310983B publication Critical patent/CN110310983B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种超结VDMOS器件，包括第一导电类型重掺杂半导体衬底、金属化漏极电极、第一导电类型半导体柱区、第二导电类型半导体柱区，第一导电类型半导体柱区、第二导电类型半导体柱区从下至上共有3个掺杂浓度依次递增的区域，由于P/N柱掺杂浓度采用从下至上递增的变掺杂分布，并且通过载流子寿命控制缩短了JFET区载流子寿命，因此能够降低流过采用所述结构的超结VDMOS的基区的电流强度，从而有效抑制超结VDMOS内部寄生三极管的导通，减小器件发生SEB的几率，同时，P/N柱上部掺杂浓度较高，会在JFET区下方、P/N柱上部形成高的势垒，减缓栅极下方电荷的聚集速率，加上JFET区对载流子寿命的控制，因此也可以有效抑制SEGR的发生。

Description

一种超结VDMOS器件
技术领域
本发明属于功率半导体器件技术领域，涉及超结VDMOS器件。
背景技术
目前，功率半导体器件的应用领域越来越广，已成为现代工业控制和国防装备的基础之一。纵向双扩散金属氧化物半导体场效应晶体管(VDMOS)与双极型晶体管相比，具有开关速度快、损耗小、输入阻抗高、驱动功率小、频率特性好、跨导高度线性等优点，因而成为目前应用最为广泛的新型功率器件。但是在高压领域应用时，VDMOS会出现所谓“硅限”的瓶颈，即导通电阻随耐压的增长导致功耗的急剧增加。超结MOSFET作为新型功率器件代表，保持传统功率MOS器件优异性能(开关速度快、驱动简单、可靠性高等)同时更是具有较低导通损耗这一独特优势，将导通电阻和击穿电压的关系从Ron∝BV2.5优化到Ron∝BV1.32，是功率器件发展史上的伟大进步。各个领域中将有越来越多的超结器件取代传统功率MOS器件，这是符合节能环保的大趋势的。
随着航天技术、核能等高技术领域的迅速发展，越来越多的高性能商用半导体器件需要在核辐照环境中工作。空间辐射环境中存在多种高能射线粒子，如质子、电子、α粒子和重离子等。电子设备暴露在该辐射环境时会导致器件性能退化或失效，电子系统可靠性降低、功能混乱或者直接烧毁，造成飞行体发生故障。当高能的粒子入射VDMOS器件时，会产生电子阻止和核阻止。核阻止造成被辐照材料的晶格损伤，而电子阻止造成被辐照材料的组成原子电离，产生具有数百或更高能量的次级电子，并且沿次级电子的径迹又可产生大量的离子团，形成瞬发电流，如果该电流足够大，可能会造成VDMOS器件中寄生的双极型晶体管开启，如果漏源电压达到寄生BJT的击穿电压BVceo，寄生BJT的集电区将发生雪崩倍增，形成正反馈，最终导致VDMOS的烧毁。
近年来，国内外对于传统功率MOSFET的辐射效应及加固进行了大量研究，也取得了阶段性成果，但是对于超结MOSFET的辐射效应及加固研究至今鲜有报道。随着超结MOSFET在航空航天中的广泛应用，其辐射效应及加固的研究会变得更为迫切。
发明内容
本发明提供一种具有抗辐照能力的超结VDMOS器件。本发明的核心思想是对传统超结VDMOS(如图1所示)的超结结构的第一导电类型半导体柱区3和第二导电类型半导体柱区4进行变掺杂，并对传统超结VDMOS的JFET区18进行载流子寿命控制。如图2所示，当高能粒子入射抗辐照加固的超结VDMOS，且器件漏端为高电位时，变掺杂过后的第一导电类型半导体柱区3、第二导电类型半导体柱区4与进行过载流子寿命控制的JFET区18可以起到多方面的作用。为了方便解释说明，把第一导电类型材料当为N型掺杂的硅，把第二导电类型材料当为P型掺杂的硅。(1)对于N型柱区，浓度较高的上部会形成空穴势垒，空穴在向Pbody区和栅极移动时会受到阻碍，并且高浓度的N型柱区会加快空穴的复合，使总量减少；(2)对于P型柱区，浓度较高的上部会形成空穴势阱，空穴进入P型柱区后将加快向源极移动；(3)对于P/N柱交界面，N型掺杂区域和P型掺杂区域由于浓度较高，两者交界面的横向电场将高于其下方交界面电场，有利于靠近漂移区中上部的空穴横向移动进入P柱，减小发生SEB的可能；(4)对于JFET区，由于该区域进行了载流子的寿命控制，缩短了该区域的空穴的寿命，提高了空穴的复合几率，使得进入Pbody区的空穴总量减少。以上作用都能有效抑制超结VDMOS内部寄生三极管的导通，减小器件发生SEB的几率，由于N型柱区上部空穴势垒的阻碍，空穴向栅极聚集的速率减缓，以及JFET区对空穴寿命的控制，SEGR效应也得到有效控制。
为实现上述发明目的，本发明技术方案如下：
一种超结VDMOS器件，包括第一导电类型重掺杂半导体衬底2、位于第一导电类型重掺杂半导体衬底2背面的金属化漏极电极1、位于第一导电类型重掺杂半导体衬底2正面的第一导电类型半导体柱区3和第二导电类型半导体柱区4，第一导电类型半导体柱区3和第二导电类型半导体柱区4交替设置，第二导电类型半导体柱区4的顶部具有第二导电类型半导体基区5，所述第二导电类型半导体基区5的侧面和第一导电类型半导体柱区3直接接触，所述第二导电类型半导体基区5中分别具有第一导电类型重掺杂半导体源区6和第二导电类型重掺杂半导体体区7，栅氧化层8覆盖于第一导电类型半导体柱区3和部分第二导电类型半导体基区5的上表面，多晶硅栅电极9位于栅氧化层8上表面，金属化源极11位于多晶硅栅电极9之上，且与多晶硅栅电极9之间通过场氧化层10相隔离，所述金属化源极11的部分下表面与第一导电类型重掺杂半导体源区6和第二导电类型重掺杂半导体体区7直接接触，其特征在于：第一导电类型半导体柱区3的杂质总量和第二导电类型半导体柱区4的杂质总量满足电荷平衡条件，第一导电类型半导体柱区3从下至上共有3个掺杂浓度依次递增的区域，依次为第一导电类型第一掺杂区域31、第一导电类型第二掺杂区域32、第一导电类型第三掺杂区域33；所述第二导电类型变掺杂半导体柱区4从下至上共有3个掺杂浓度依次递增的区域，依次为第二导电类型第一掺杂区域41、第二导电类型第二掺杂区域42、第二导电类型第三掺杂区域43；第一导电类型半导体柱区3的顶部设有有JEFT区18，所述JEFT区18的载流子寿命低于超结VDMOS器件的其他区域。
作为优选方式，第一导电类型第一掺杂区域31、第一导电类型第二掺杂区域32、第一导电类型第三掺杂区域33，每个掺杂区域内部的杂质在该区域内均匀分布。
作为优选方式，第二导电类型第一掺杂区域41、第二导电类型第二掺杂区域42、第二导电类型第三掺杂区域43，每个掺杂区域内部的杂质在该区域内均匀分布。
作为优选方式，第一导电类型第一掺杂区域31、第一导电类型第二掺杂区域32、第一导电类型第三掺杂区域33，每个掺杂区域内部的杂质在该区域内非均匀分布，且越靠近金属化漏极一侧，掺杂浓度越低。
作为优选方式，第二导电类型第一掺杂区域41、第二导电类型第二掺杂区域42、第二导电类型第三掺杂区域43，每个掺杂区域内部的杂质在该区域内非均匀分布，且越靠近金属化漏极一侧，掺杂浓度越低。
作为优选方式，所述器件采用硅、锗、锗硅、碳化硅、砷化镓、磷化铟、氮化镓半导体材料制作。
上述技术方案中，当所述第一导电类型为N型、第二导电类型为P型时，所述抗单粒子辐照的超结VDMOS器件为N沟道VDMOS器件；当所述第一导电类型为P型、第二导电类型为N型时，所述抗单粒子辐照的超结VDMOS器件为P沟道VDMOS器件。
本发明的有益效果为：由于P/N柱掺杂浓度采用从下至上递增的变掺杂分布，并且通过载流子寿命控制缩短了JFET区载流子寿命，因此能降低流过采用所述结构的超结VDMOS的基区的电流强度，从而有效抑制超结VDMOS内部寄生三极管的导通，减小器件发生SEB的几率。同时，P/N柱上部掺杂浓度较高，会在JFET区下方、P/N柱上部形成高的势垒，减缓栅极下方电荷的聚集速率，以及JFET区对载流子寿命的控制，这也能有效抑制SEGR的发生。
附图说明
图1是传统超结VDMOS器件的剖面结构示意图。
图2本发明提供的超结VDMOS器件的剖面结构示意图
其中，1是金属化漏极电极、2是第一导电类型重掺杂半导体衬底、3是第一导电类型半导体柱区、4是第二导电类型半导体柱区、5是第二导电类型半导体基区、6是第一导电类型重掺杂半导体源区、7是第二导电类型重掺杂半导体体区、8是栅氧化层、9是多晶硅栅电极、10是场氧化层、11是金属化源极电极，31是第一导电类型第一掺杂区域，32是第一导电类型第二掺杂区域，33是第一导电类型第三掺杂区域，41是第二导电类型第一掺杂区域，42是第二导电类型第二掺杂区域，43是第二导电类型第三掺杂区域，18是JFET区。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
实施例1
一种超结VDMOS器件，包括第一导电类型重掺杂半导体衬底2、位于第一导电类型重掺杂半导体衬底2背面的金属化漏极电极1、位于第一导电类型重掺杂半导体衬底2正面的第一导电类型半导体柱区3和第二导电类型半导体柱区4，第一导电类型半导体柱区3和第二导电类型半导体柱区4交替设置，第二导电类型半导体柱区4的顶部具有第二导电类型半导体基区5，所述第二导电类型半导体基区5的侧面和第一导电类型半导体柱区3直接接触，所述第二导电类型半导体基区5中分别具有第一导电类型重掺杂半导体源区6和第二导电类型重掺杂半导体体区7，栅氧化层8覆盖于第一导电类型半导体柱区3和部分第二导电类型半导体基区5的上表面，多晶硅栅电极9位于栅氧化层8上表面，金属化源极11位于多晶硅栅电极9之上，且与多晶硅栅电极9之间通过场氧化层10相隔离，所述金属化源极11的部分下表面与第一导电类型重掺杂半导体源区6和第二导电类型重掺杂半导体体区7直接接触，其特征在于：第一导电类型半导体柱区3的杂质总量和第二导电类型半导体柱区4的杂质总量满足电荷平衡条件，第一导电类型半导体柱区3从下至上共有3个掺杂浓度依次递增的区域，依次为第一导电类型第一掺杂区域31、第一导电类型第二掺杂区域32、第一导电类型第三掺杂区域33；所述第二导电类型半导体柱区4从下至上共有3个掺杂浓度依次递增的区域，依次为第二导电类型第一掺杂区域41、第二导电类型第二掺杂区域42、第二导电类型第三掺杂区域43；第一导电类型半导体柱区3的顶部设有有JEFT区18，所述JEFT区18的载流子寿命低于超结VDMOS器件的其他区域。
第一导电类型第一掺杂区域31、第一导电类型第二掺杂区域32、第一导电类型第三掺杂区域33，每个掺杂区域内部的杂质在该区域内均匀分布。
第二导电类型第一掺杂区域41、第二导电类型第二掺杂区域42、第二导电类型第三掺杂区域43，每个掺杂区域内部的杂质在该区域内均匀分布。
上述实施例1中，当所述第一导电类型为N型、第二导电类型为P型时，所述抗单粒子辐照的超结VDMOS器件为N沟道VDMOS器件；当所述第一导电类型为P型、第二导电类型为N型时，所述抗单粒子辐照的超结VDMOS器件为P沟道VDMOS器件。
所述器件采用硅、锗、锗硅、碳化硅、砷化镓、磷化铟、氮化镓半导体材料制作。
下面以N沟道抗单粒子辐照的超结VDMOS器件为例，说明本发明的工作原理：
文献(Naomi Ikeda,Satoshi Kuboyama,and Sumio Matsuda,Single-EventBurnout of Super-Junction Power MOSFETs.IEEE TRANSACTIONS ON NUCLEAR SCIENCE,VOL.51,NO.6,2004)报道了超结VDMOS器件的单粒子辐照实验结果，指出：超结VDMOS器件的抗单粒子失效能力与相同耐压的常规VDMOS的抗单粒子失效能力相当或更差。排除超结器件的特殊制备工艺带来的缺陷，超结VDMOS的特殊器件结构是造成该现象的主要原因。文献对超结器件的单粒子失效机理做出了如下解释：
电场辐照条件下，入射的高能粒子将在器件中沿着它的轨迹产生高密度的电子-空穴对，这些辐照产生的电子-空穴对又会中和周围的耗尽区，此时等离子体附近近似中性，若耗尽区进一步消失，则失去对电场的屏蔽作用，漏端高压产生的电场将推进到高掺杂的衬底内部。由于N沟道超结VDMOS器件的漂移区内存在一个深P柱区，使得P柱区下边缘与重掺杂N+衬底之间的距离，相比于普通VDMOS器件的P型基区下边缘与离重掺杂N+衬底之间的距离大大减小，因此，电场峰值更容易向衬底推进。当电场峰值到达漂移区与衬底的交界处，寄生双极型晶体管将发生雪崩注入型的二次击穿，器件内电流瞬间增大，造成单粒子烧毁现象。同时，超结VDMOS对单粒子辐射位置敏感：入射径迹约靠近JFET区表面，越容易发生SEB失效。
如图2所示，假设第一导电类型材料为N型掺杂的硅、第二导电类型材料为P型掺杂的硅，则本发明是一种N型超结MOSFET。本发明对传统超结VDMOS的超结结构的第一导电类型半导体柱区3和第二导电类型半导体柱区4进行变掺杂，并满足第一导电类型第三掺杂区域33和第二导电类型第三掺杂区域43的掺杂浓度最高，第二导电类型第二掺杂区域42和第一导电类型第二掺杂区域32的掺杂浓度次之，第一导电类型第一掺杂区域31和第二导电类型第一掺杂区域41的掺杂浓度最低，并对传统超结VDMOS的JFET区18进行载流子寿命控制。上述处理可以起到多方面的作用：(1)对于N型柱区，浓度较高的上部会形成空穴势垒，空穴在向Pbody区和栅极移动时会受到阻碍，并且高浓度的N型柱区会加快空穴的复合，使总量减少。(2)对于P型柱区，浓度较高的上部会形成空穴势阱，空穴进入P型柱区后将加快向源极移动。(3)对于P/N柱交界面，N型掺杂区域和P型掺杂区域由于浓度较高，两者交界面的横向电场将高于其下方交界面电场，有利于靠近漂移区中上部的空穴横向移动进入P柱，减小发生SEB的可能。(4)对于JFET区，由于该区域进行了载流子的寿命控制，缩短了该区域的空穴的寿命，提高了空穴的复合几率，使得进入Pbody区的空穴总量减少。以上作用都能有效抑制超结VDMOS内部寄生三极管的导通，减小器件发生SEB的几率，由于N型柱区上部空穴势垒的阻碍，空穴向栅极聚集的速率减缓，以及JFET区对空穴寿命的控制，SEGR效应也得到有效控制。因此，本发明提出的含氧化硅介质层的超结VDMOS结构具有比常规超结VDMOS结构更高的抗单粒子辐照能力。
实施例2
本实施例和实施例1的区别在于：第一导电类型第一掺杂区域31、第一导电类型第二掺杂区域32、第一导电类型第三掺杂区域33，每个掺杂区域内部的杂质在该区域内非均匀分布，且越靠近金属化漏极一侧，掺杂浓度越低。
实施例3
本实施例和实施例1的区别在于：第二导电类型第一掺杂区域41、第二导电类型第二掺杂区域42、第二导电类型第三掺杂区域43，每个掺杂区域内部的杂质在该区域内非均匀分布，且越靠近金属化漏极一侧，掺杂浓度越低。
实施例4
本实施例和实施例1的区别在于：第一导电类型第一掺杂区域31、第一导电类型第二掺杂区域32、第一导电类型第三掺杂区域33，每个掺杂区域内部的杂质在该区域内非均匀分布，且越靠近金属化漏极一侧，掺杂浓度越低。第二导电类型第一掺杂区域41、第二导电类型第二掺杂区域42、第二导电类型第三掺杂区域43，每个掺杂区域内部的杂质在该区域内非均匀分布，且越靠近金属化漏极一侧，掺杂浓度越低。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (4)

1.一种超结VDMOS器件，包括第一导电类型重掺杂半导体衬底（2）、位于第一导电类型重掺杂半导体衬底（2）背面的金属化漏极电极（1）、位于第一导电类型重掺杂半导体衬底（2）正面的第一导电类型半导体柱区（3）和第二导电类型半导体柱区（4），第一导电类型半导体柱区（3）和第二导电类型半导体柱区（4）交替设置，第二导电类型半导体柱区（4）的顶部具有第二导电类型半导体基区（5），所述第二导电类型半导体基区（5）的侧面和第一导电类型半导体柱区（3）直接接触，所述第二导电类型半导体基区（5）中分别具有第一导电类型重掺杂半导体源区（6）和第二导电类型重掺杂半导体体区（7），栅氧化层（8）覆盖于第一导电类型半导体柱区（3）和部分第二导电类型半导体基区（5）的上表面，多晶硅栅电极（9）位于栅氧化层（8）上表面，金属化源极（11）位于多晶硅栅电极（9）之上，且与多晶硅栅电极（9）之间通过场氧化层（10）相隔离，所述金属化源极（11）的部分下表面与第一导电类型重掺杂半导体源区（6）和第二导电类型重掺杂半导体体区（7）直接接触，其特征在于：第一导电类型半导体柱区（3）的杂质总量和第二导电类型半导体柱区（4）的杂质总量满足电荷平衡条件，第一导电类型半导体柱区（3）从下至上共有3个掺杂浓度依次递增的区域，依次为第一导电类型第一掺杂区域（31）、第一导电类型第二掺杂区域（32）、第一导电类型第三掺杂区域（33）；所述第二导电类型半导体柱区（4）从下至上共有3个掺杂浓度依次递增的区域，依次为第二导电类型第一掺杂区域（41）、第二导电类型第二掺杂区域（42）、第二导电类型第三掺杂区域（43）；第一导电类型半导体柱区（3）的顶部设有JEFT区（18），所述JEFT区（18）的载流子寿命低于超结VDMOS器件的其他区域；第二导电类型第一掺杂区域（41）、第二导电类型第二掺杂区域（42）、第二导电类型第三掺杂区域（43），每个掺杂区域内部的杂质在该区域内均匀分布；
第一导电类型第一掺杂区域（31）、第一导电类型第二掺杂区域（32）、第一导电类型第三掺杂区域（33），每个掺杂区域内部的杂质在该区域内均匀分布。
2.根据权利要求1所述的一种超结VDMOS器件，其特征在于：所述器件采用硅、锗、锗硅、碳化硅、砷化镓、磷化铟、或氮化镓半导体材料制作。
3.一种超结VDMOS器件，包括第一导电类型重掺杂半导体衬底（2）、位于第一导电类型重掺杂半导体衬底（2）背面的金属化漏极电极（1）、位于第一导电类型重掺杂半导体衬底（2）正面的第一导电类型半导体柱区（3）和第二导电类型半导体柱区（4），第一导电类型半导体柱区（3）和第二导电类型半导体柱区（4）交替设置，第二导电类型半导体柱区（4）的顶部具有第二导电类型半导体基区（5），所述第二导电类型半导体基区（5）的侧面和第一导电类型半导体柱区（3）直接接触，所述第二导电类型半导体基区（5）中分别具有第一导电类型重掺杂半导体源区（6）和第二导电类型重掺杂半导体体区（7），栅氧化层（8）覆盖于第一导电类型半导体柱区（3）和部分第二导电类型半导体基区（5）的上表面，多晶硅栅电极（9）位于栅氧化层（8）上表面，金属化源极（11）位于多晶硅栅电极（9）之上，且与多晶硅栅电极（9）之间通过场氧化层（10）相隔离，所述金属化源极（11）的部分下表面与第一导电类型重掺杂半导体源区（6）和第二导电类型重掺杂半导体体区（7）直接接触，其特征在于：第一导电类型半导体柱区（3）的杂质总量和第二导电类型半导体柱区（4）的杂质总量满足电荷平衡条件，第一导电类型半导体柱区（3）从下至上共有3个掺杂浓度依次递增的区域，依次为第一导电类型第一掺杂区域（31）、第一导电类型第二掺杂区域（32）、第一导电类型第三掺杂区域（33）；所述第二导电类型半导体柱区（4）从下至上共有3个掺杂浓度依次递增的区域，依次为第二导电类型第一掺杂区域（41）、第二导电类型第二掺杂区域（42）、第二导电类型第三掺杂区域（43）；第一导电类型半导体柱区（3）的顶部设有JEFT区（18），所述JEFT区（18）的载流子寿命低于超结VDMOS器件的其他区域；
第一导电类型第一掺杂区域（31）、第一导电类型第二掺杂区域（32）、第一导电类型第三掺杂区域（33），每个掺杂区域内部的杂质在该区域内非均匀分布，且越靠近金属化漏极一侧，掺杂浓度越低；
第二导电类型第一掺杂区域（41）、第二导电类型第二掺杂区域（42）、第二导电类型第三掺杂区域（43），每个掺杂区域内部的杂质在该区域内非均匀分布，且越靠近金属化漏极一侧，掺杂浓度越低。
4.根据权利要求3所述的一种超结VDMOS器件，其特征在于：所述器件采用硅、锗、锗硅、碳化硅、砷化镓、磷化铟、或氮化镓半导体材料制作。
CN201910701499.1A 2019-07-31 2019-07-31 一种超结vdmos器件 Active CN110310983B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910701499.1A CN110310983B (zh) 2019-07-31 2019-07-31 一种超结vdmos器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910701499.1A CN110310983B (zh) 2019-07-31 2019-07-31 一种超结vdmos器件

Publications (2)

Publication Number Publication Date
CN110310983A CN110310983A (zh) 2019-10-08
CN110310983B true CN110310983B (zh) 2024-02-23

Family

ID=68082447

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910701499.1A Active CN110310983B (zh) 2019-07-31 2019-07-31 一种超结vdmos器件

Country Status (1)

Country Link
CN (1) CN110310983B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113113463B (zh) * 2020-01-13 2023-03-31 清纯半导体(宁波)有限公司 半导体器件、用于半导体器件的超级结结构及其制造方法
CN111863607B (zh) * 2020-07-28 2023-05-05 哈尔滨工业大学 一种抗辐射功率晶体管及其制备方法
CN111863606B (zh) * 2020-07-28 2023-05-05 哈尔滨工业大学 一种抗辐射功率晶体管及其制备方法
CN113224164B (zh) * 2021-04-21 2022-03-29 电子科技大学 一种超结mos器件

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102723363A (zh) * 2011-03-29 2012-10-10 比亚迪股份有限公司 一种vdmos器件及其制作方法
CN106887466A (zh) * 2017-01-11 2017-06-23 南京邮电大学 一种二维类超结ldmos器件及其制备方法
CN106981519A (zh) * 2017-06-08 2017-07-25 电子科技大学 一种高雪崩耐量的超结dmos器件
CN108493247A (zh) * 2018-02-28 2018-09-04 南京邮电大学 一种具有p柱区和n柱区阶梯掺杂的sj-vdmos器件及制造方法
CN108493241A (zh) * 2018-05-31 2018-09-04 电子科技大学 一种具有内置jfet结构的igbt器件
CN109087952A (zh) * 2018-08-23 2018-12-25 电子科技大学 具有低比导通电阻的分离栅vdmos器件及制造方法
CN109713041A (zh) * 2018-12-27 2019-05-03 四川立泰电子有限公司 一种适用于超结dmos器件的改良结构
CN209963063U (zh) * 2019-07-31 2020-01-17 电子科技大学 一种超结vdmos器件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8901641B2 (en) * 2012-02-01 2014-12-02 Vanguard International Semiconductor Corporation Semiconductor device with super junction structure and method for fabricating the same
CN104241376B (zh) * 2014-09-01 2017-12-05 矽力杰半导体技术(杭州)有限公司 超结结构及其制备方法和半导体器件
US10411116B2 (en) * 2015-04-30 2019-09-10 Suzhou Oriental Semiconductor Co., Ltd. Semiconductor super-junction power device and manufacturing method therefor

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102723363A (zh) * 2011-03-29 2012-10-10 比亚迪股份有限公司 一种vdmos器件及其制作方法
CN106887466A (zh) * 2017-01-11 2017-06-23 南京邮电大学 一种二维类超结ldmos器件及其制备方法
CN106981519A (zh) * 2017-06-08 2017-07-25 电子科技大学 一种高雪崩耐量的超结dmos器件
CN108493247A (zh) * 2018-02-28 2018-09-04 南京邮电大学 一种具有p柱区和n柱区阶梯掺杂的sj-vdmos器件及制造方法
CN108493241A (zh) * 2018-05-31 2018-09-04 电子科技大学 一种具有内置jfet结构的igbt器件
CN109087952A (zh) * 2018-08-23 2018-12-25 电子科技大学 具有低比导通电阻的分离栅vdmos器件及制造方法
CN109713041A (zh) * 2018-12-27 2019-05-03 四川立泰电子有限公司 一种适用于超结dmos器件的改良结构
CN209963063U (zh) * 2019-07-31 2020-01-17 电子科技大学 一种超结vdmos器件

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
4H-SiC基半超结VDMOSFET单粒子效应加固研究;刘忠永;蔡理;刘保军;刘小强;;电力电子技术;20170920(第09期);第70-73页 *
4H-SiC基半超结VDMOSFET单粒子烧毁效应;刘忠永;蔡理;刘保军;刘小强;崔焕卿;杨晓阔;;空军工程大学学报(自然科学版);20180625(第03期);第99-104页 *
A low miller capacitance VDMOS with shield gate and oxide trenc;Min Ren et al.,;《IEEE International Nanoelectronics Conference (INEC)》;20160511;第1-2页 *

Also Published As

Publication number Publication date
CN110310983A (zh) 2019-10-08

Similar Documents

Publication Publication Date Title
CN110310983B (zh) 一种超结vdmos器件
CN108183130B (zh) 带有p型埋层的双栅载流子储存性igbt器件
US8354709B2 (en) Semiconductor component with improved robustness
CN107302025B (zh) 一种具有抗单粒子效应的vdmos器件
CN107331707A (zh) 具有抗单粒子效应的vdmos器件
CN110416285A (zh) 一种超结功率dmos器件
CN111987145B (zh) 抗总剂量电离辐射的超结vdmos器件
CN111969063B (zh) 一种具有漏端肖特基接触的超结mosfet
CN110473917B (zh) 一种横向igbt及其制作方法
CN111987167A (zh) 一种具有源端肖特基接触的超结mosfet
CN115579397A (zh) 双级沟槽栅碳化硅mosfet及其制备方法
CN102760770A (zh) 一种抗单粒子辐照的超结vdmos器件
CN113594256B (zh) 一种高压抗单粒子辐照的psoi ldmos器件结构
CN209896067U (zh) 一种超结功率dmos器件
CN104078509A (zh) 一种具有抗单粒子烧毁能力的功率mos器件
CN209963063U (zh) 一种超结vdmos器件
CN103840007A (zh) 一种屏蔽栅结构的vdmos晶体管
CN107546273B (zh) 一种具有抗seb能力的vdmos器件
CN110416295B (zh) 一种沟槽型绝缘栅双极晶体管及其制备方法
CN109524474B (zh) 具有栅边缘漏侧部分轻掺杂的4H-SiC金属半导体场效应晶体管
US10546951B2 (en) Trench MOS device with improved single event burn-out endurance
CN114551586B (zh) 集成栅控二极管的碳化硅分离栅mosfet元胞及制备方法
WO2023184812A1 (zh) 基于异质结的高功率密度隧穿半导体器件及其制造工艺
CN114709263A (zh) 一种抗单粒子效应栅极损伤的功率vdmos器件
CN111969062B (zh) 一种改善反向恢复特性的超结mosfet

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant