CN113594256B - 一种高压抗单粒子辐照的psoi ldmos器件结构 - Google Patents

一种高压抗单粒子辐照的psoi ldmos器件结构 Download PDF

Info

Publication number
CN113594256B
CN113594256B CN202110951397.2A CN202110951397A CN113594256B CN 113594256 B CN113594256 B CN 113594256B CN 202110951397 A CN202110951397 A CN 202110951397A CN 113594256 B CN113594256 B CN 113594256B
Authority
CN
China
Prior art keywords
type
region
well region
local
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110951397.2A
Other languages
English (en)
Other versions
CN113594256A (zh
Inventor
方健
刘颖
雷一博
王腾磊
魏亚瑞
江秋亮
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202110951397.2A priority Critical patent/CN113594256B/zh
Publication of CN113594256A publication Critical patent/CN113594256A/zh
Application granted granted Critical
Publication of CN113594256B publication Critical patent/CN113594256B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816Lateral DMOS transistors, i.e. LDMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/552Protection against radiation, e.g. light or electromagnetic waves
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种高压抗单粒子辐照PSOI LDMOS器件结构,该器件包括P型衬底、深N型阱区、P型埋层、N型漂移区、P型阱区、局部埋氧层、源区P+注入、源区N+注入、栅氧化层、源区Ptop注入、局部场氧化层、漏极N+注入、多晶硅,本发明提出的结构,在不降低传统LDMOS击穿电压的情况下,通过局部SOI结构,制作出了Si‑SiO2的复合中心,可以减小电子空穴对的碰撞电离,能够让粒子束轨迹上的非平衡载流子快速复合,从而减小了瞬态电流的脉宽,提高了抗单粒子瞬态效应的能力。

Description

一种高压抗单粒子辐照的PSOI LDMOS器件结构
技术领域
本发明涉及半导体功率器件领域,具体涉及一种高压抗单粒子辐照的PSOI LDMOS(局部硅-绝缘体横向双扩散金属氧化物半导体)器件结构。
背景技术
随着航天器在军用和民用航天事业的普遍运用,越来越多的电子器件被应用于空间环境,如星载北斗系统、卫星通信系统、遥感系统等。当航天器在宇宙空间中工作时,辐射环境中的辐射粒子对航天器上的电子元器件产生不利的辐射效应,因此对航天器的可靠性提出了更高的要求。
当LDMOS器件运用在航天器的开关电源、LDO、充电电路上时,必然受扰辐照的影响。宇宙空间中存在大量的带电粒子和宇宙射线,当空间中的高能粒子束对器件进行“轰击”,高密度非平衡的电子空穴对沿着重离子轨道产生,并且在强电场作用下进行漂移,一旦寄生双极晶体管被打开,其正反馈将导致大电流和低电压。如果瞬态电流通过数字电路的组合逻辑传播并锁存在存储器元件中,则单粒子电流可能导致单粒子扰动。
单粒子效应可以分为可恢复的和不可恢复的。其中单粒子翻转、单粒子瞬变脉冲、单粒子功能中断等属于可恢复的效应,一般发生在CMOS器件上,这些软错误不足以使器件损伤,可以通过限流电阻、电源复位等手段来恢复正常工作。而不可恢复的是指单粒子对器件造成物理损伤或永久的功能性损伤,比如单粒子闩锁,单粒子烧毁和单粒子栅穿就是两种发生在功率MOSFET上不可恢复的效应。
如图1所示为常规LDMOS器件的剖面图。包括了位于底部的P型衬底1;位于P衬底1右上方的深N型阱区2;位于P衬底1左上方的P型埋层3;位于P型埋层3右侧的N型漂移区4;位于P型埋层3左上方的P型阱区5;位于P型阱区5左上方的源区P+注入7;位于源区P+注入7右侧的源区N+注入8;位于P型阱区5右上方的栅氧化层9;位于局部埋氧层6上方的源区Ptop注入10;位于源区Ptop注入10上方的局部场氧化层11;位于局部埋氧层6右上方的漏极N+注入12;位于栅氧化层9上方的多晶硅13。
如图2所示为单粒子打入器件内部示意图,当粒子打入器件内部时,由于漏端和衬底电压的存在,在该电压形成的电场作用下,粒子入射轨迹上的电子空穴对发生扩散漂移运动,最终汇集到漏极处形成较大的瞬态电流。对于单粒子瞬态脉冲,值得关注的是,在驱动电路中会由前一级驱动的输出传播到后一级的输入上,产生所谓的“毛刺”,当这个“毛刺”的脉冲宽度足够宽的时候,就会使得电路功能异常。
如图3所示为单粒子烧毁示意图,当器件处于关断状态时,粒子从漏极打入器件,在粒子轨迹内产生大量的电子空穴对,根据“漏斗效应”理论,一开始电子向高电位电极的方向移动,空穴向低电位方向移动,形成漏斗。随着时间的推移,电子空穴对在漏端电压的作用下向粒子轨迹两侧扩散,电流会流向P阱区域,使得P阱与N+源之间产生电位,当电位足够高的时候,会使得P阱/N+源这一PN结正向偏置,同时由于漏极高电位,使得N漂移区、P阱、N+源所形成的NPN寄生晶体管处于放大状态,最终随着漏电流的增大,使得LDMOS器件发生烧毁。还有一种可能的解释是粒子轨迹上的电子空穴对在耗尽区中发生碰撞电离,使得器件发生雪崩击穿,最终过大的电流流过器件,最终导致器件发生热烧毁。
如图4所示为全SOI(FSOI)的LDMOS器件的剖面图。包括位于底部的P型衬底1;位于P衬底1右上方的深N型阱区2;位于P衬底1左上方的P型埋层3;位于P型埋层3右侧的N型漂移区4;位于P型埋层3左上方的P型阱区5;位于P型埋层3右上方的全部埋氧层6;位于P型阱区5左上方的源区P+注入7;位于源区P+注入7右侧的源区N+注入8;位于P型阱区5右上方的栅氧化层9;位于局部埋氧层6上方的源区Ptop注入10;位于Ptop注入10上方的局部场氧化层11;位于局部埋氧层6右上方的漏极N+注入12;位于栅氧化层9上方的多晶硅13。与传统器件相比,SOI器件具有更强的抗辐照能力和更快的工作速度、更好的绝缘、更高的集成度、无SCR寄生效应等优点。然而,用于抗辐照的SOI LDMOS通常是全SOI技术,其击穿电压受到埋氧层厚度和硅膜的限制。因此,降低瞬态响应时间对LDMOS晶体管和电路的影响是极其关键的。
目前针对上述问题,提供一种高压抗单粒子辐照的PSOI LDMOS器件结构。
发明内容
本发明的目的,是针对单粒子辐照后,粒子轨迹上产生的电子空穴对在电场的作用下发生碰撞电离使得器件发生击穿,或者空穴的扩散使得P阱/N+源结正向导通,导致大电流和低电压的问题,提出了一种可行的PSOI LDMOS结构,拥有不低于传统LDMOS击穿电压的情况下,具有高抗单粒子瞬态效应的能力的新结构。
为了达到上述目的,本发明技术方案如下:
一种高压抗单粒子辐照的PSOI LDMOS器件结构,包括位于底部的P型衬底1;位于P衬底1右上方的深N型阱区2;位于P衬底1左上方的P型埋层3;位于P型埋层3和深N型阱区2之间的N型漂移区4;深N型阱区2的深度大于N型漂移区4的深度;位于P型埋层3左上方的P型阱区5;位于P型埋层3右上方的局部埋氧层6;位于P型阱区5内部左上方的源区P+注入7;位于源区P+注入7右侧的源区N+注入8;位于P型阱区5右上方的栅氧化层9;位于局部埋氧层6上方的源区Ptop注入10;位于Ptop注入10上方的局部场氧化层11;位于局部埋氧层6右上方的漏极N+注入12;位于栅氧化层9上方的多晶硅13。
作为优选方式,局部场氧化层(11)的材料为二氧化硅或K≤2.8的低K材料。
作为优选方式,局部埋氧层6上方设有5个源区Ptop注入10。
作为优选方式,所述第一导电类型掺杂杂质为受主型时第二导电类型掺杂杂质为施主型,此时,漏电极相对源电极偏置为正电位;第一导电类型掺杂杂质为施主型时第二导电类型掺杂杂质为受主型,此时,漏电极相对源电极偏置为负电位。
本发明的工作原理为:本发明在常规LDMOS N型漂移区的中间添加一层局部埋氧层,用于制作Si-SiO2的复合中心,可以减小电子空穴对的碰撞电离,粒子束轨迹上的非平衡载流子能够快速复合,从而减小了瞬态电流的脉宽,提高了抗单粒子瞬态效应的能力。
本发明的有益效果为:本发明在不降低传统LDMOS器件击穿电压的情况下,通过局部SOI结构,制作出了Si-SiO2的复合中心,可以减小电子空穴对的碰撞电离,能够让粒子束轨迹上的非平衡载流子快速复合,从而减小了瞬态电流的脉宽,提高了抗单粒子瞬态效应的能力。
附图说明
图1为现有技术中常规LDMOS器件的剖面图;
图2为现有技术中单粒子打入器件内部示意图;
图3为现有技术中单粒子烧毁示意图;
图4为现有技术中全SOI的LDMOS器件的剖面图;
图5为本发明PSOI LDMOS器件的剖面图。
其中,1为P型衬底,2为深N型阱区,3为P型埋层,4为N型漂移区,5为P型阱区,6为局部埋氧层,7为源区P+注入,8为源区N+注入,9为栅氧化层,10为源区Ptop注入,11为局部场氧化层,12为漏极N+注入,13为多晶硅。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
如图5所示,一种高压抗单粒子辐照的PSOI LDMOS器件结构,包括位于底部的P型衬底1;位于P衬底1右上方的深N型阱区2;位于P衬底1左上方的P型埋层3;位于P型埋层3和深N型阱区2之间的N型漂移区4;深N型阱区2的深度大于N型漂移区4的深度;位于P型埋层3左上方的P型阱区5;位于P型埋层3右上方的局部埋氧层6;位于P型阱区5内部左上方的源区P+注入7;位于源区P+注入7右侧的源区N+注入8;位于P型阱区5右上方的栅氧化层9;位于局部埋氧层6上方的源区Ptop注入10;位于Ptop注入10上方的局部场氧化层11;位于局部埋氧层6右上方的漏极N+注入12;位于栅氧化层9上方的多晶硅13。
局部场氧化层(11)的材料为二氧化硅或K≤2.8的低K材料。
优选的,局部埋氧层6上方设有5个源区Ptop注入10。
所述第一导电类型掺杂杂质为受主型时第二导电类型掺杂杂质为施主型,此时,漏电极相对源电极偏置为正电位;第一导电类型掺杂杂质为施主型时第二导电类型掺杂杂质为受主型,此时,漏电极相对源电极偏置为负电位。
本发明和图1所示常规结构的LDMOS相比,在常规LDMOS N型漂移区的中间添加一层局部埋氧层,制作出了Si-SiO2的复合中心,可以减小电子空穴对的碰撞电离,能够让粒子束轨迹上的非平衡载流子快速复合,从而减小了瞬态电流的脉宽,提高了抗单粒子瞬态效应的能力。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。

Claims (3)

1.一种高压抗单粒子辐照PSOI LDMOS器件结构,其特征在于:包括位于底部的P型衬底(1);位于P衬底(1)右上方的深N型阱区(2);位于P衬底(1)左上方的P型埋层(3);位于P型埋层(3)和深N型阱区(2)之间的N型漂移区(4);深N型阱区(2)的深度大于N型漂移区(4)的深度;位于P型埋层(3)左上方的P型阱区(5);位于P型埋层(3)右上方的局部埋氧层(6);局部埋氧层(6)位于N型漂移区(4)和深N型阱区(2)的中间,位于P型阱区(5)内部左上方的源区P+注入(7);位于源区P+注入(7)右侧的源区N+注入(8);位于P型阱区(5)右上方的栅氧化层(9);位于局部埋氧层(6)上方的源区Ptop注入(10);位于Ptop注入(10)上方的局部场氧化层(11);位于局部埋氧层(6)右上方的漏极N+注入(12);位于栅氧化层(9)上方的多晶硅(13)。
2.根据权利要求1所述的一种高压抗单粒子辐照PSOI LDMOS器件结构,其特征在于:局部场氧化层(11)的材料为二氧化硅或K≤2.8的低K材料。
3.根据权利要求1所述的一种高压抗单粒子辐照PSOI LDMOS器件结构,其特征在于:局部埋氧层(6)上方设有5个源区Ptop注入(10)。
CN202110951397.2A 2021-08-18 2021-08-18 一种高压抗单粒子辐照的psoi ldmos器件结构 Active CN113594256B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110951397.2A CN113594256B (zh) 2021-08-18 2021-08-18 一种高压抗单粒子辐照的psoi ldmos器件结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110951397.2A CN113594256B (zh) 2021-08-18 2021-08-18 一种高压抗单粒子辐照的psoi ldmos器件结构

Publications (2)

Publication Number Publication Date
CN113594256A CN113594256A (zh) 2021-11-02
CN113594256B true CN113594256B (zh) 2023-10-13

Family

ID=78238228

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110951397.2A Active CN113594256B (zh) 2021-08-18 2021-08-18 一种高压抗单粒子辐照的psoi ldmos器件结构

Country Status (1)

Country Link
CN (1) CN113594256B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114551574B (zh) * 2022-02-28 2023-09-15 电子科技大学 一种高压单粒子加固ldmos器件
CN114823631B (zh) * 2022-04-27 2023-05-26 电子科技大学 一种抗辐射的高压器件结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006179632A (ja) * 2004-12-22 2006-07-06 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP2007042826A (ja) * 2005-08-03 2007-02-15 Fuji Electric Holdings Co Ltd 半導体装置および半導体装置の製造方法
CN101916784A (zh) * 2010-08-13 2010-12-15 四川长虹电器股份有限公司 Soi变埋氧层厚度器件及其制备方法
CN104966734A (zh) * 2015-05-06 2015-10-07 深圳市海泰康微电子有限公司 用于高频电路设计的ldmos晶体管及其制备方法
CN109888017A (zh) * 2019-02-26 2019-06-14 电子科技大学 一种抗辐照ldmos器件
CN110112217A (zh) * 2019-04-15 2019-08-09 杭州电子科技大学 抗单粒子烧毁ldmos器件

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4843930B2 (ja) * 2004-10-27 2011-12-21 富士電機株式会社 半導体装置およびその製造方法
US9425304B2 (en) * 2014-08-21 2016-08-23 Vishay-Siliconix Transistor structure with improved unclamped inductive switching immunity

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006179632A (ja) * 2004-12-22 2006-07-06 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP2007042826A (ja) * 2005-08-03 2007-02-15 Fuji Electric Holdings Co Ltd 半導体装置および半導体装置の製造方法
CN101916784A (zh) * 2010-08-13 2010-12-15 四川长虹电器股份有限公司 Soi变埋氧层厚度器件及其制备方法
CN104966734A (zh) * 2015-05-06 2015-10-07 深圳市海泰康微电子有限公司 用于高频电路设计的ldmos晶体管及其制备方法
CN109888017A (zh) * 2019-02-26 2019-06-14 电子科技大学 一种抗辐照ldmos器件
CN110112217A (zh) * 2019-04-15 2019-08-09 杭州电子科技大学 抗单粒子烧毁ldmos器件

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
王聪.N沟道增强型横向射频功率器件的设计与研究.中国优秀硕士学位论文全文数据库.2020,(第02期),I135-131. *

Also Published As

Publication number Publication date
CN113594256A (zh) 2021-11-02

Similar Documents

Publication Publication Date Title
US7304354B2 (en) Buried guard ring and radiation hardened isolation structures and fabrication methods
US8278719B2 (en) Radiation hardened isolation structures and fabrication methods
US9520488B2 (en) Silicon-controlled rectifier electrostatic discharge protection device and method for forming the same
CN113594256B (zh) 一种高压抗单粒子辐照的psoi ldmos器件结构
US8354709B2 (en) Semiconductor component with improved robustness
CN107331707A (zh) 具有抗单粒子效应的vdmos器件
CN110190121B (zh) 具有瞬时剂量率辐射加固结构的横向soi高压器件
CN109994466B (zh) 一种低触发高维持可控硅静电防护器件
CN104078509A (zh) 一种具有抗单粒子烧毁能力的功率mos器件
JP2003338624A (ja) 半導体装置
Li et al. A study on ionization damage effects of anode-short MOS-controlled thyristor
CN114975596A (zh) 四种抗总剂量与单粒子闭锁的cmos集成电路基本单元
CN212625577U (zh) 一种功率器件静电放电保护电路
CN212485327U (zh) 功率器件静电放电保护电路
CN114551574B (zh) 一种高压单粒子加固ldmos器件
CN102054835B (zh) 一种用于静电放电的晶闸管
CN116093137A (zh) 一种抗单粒子辐照的高压ldmos器件结构
CN108598148B (zh) 一种具有p型岛缓冲层结构的抗辐射mosfet结构
CN107425071B (zh) 一种具有抗单粒子辐照能力的vdmos器件
CN107591401B (zh) 一种用于高压esd保护的ldmos-scr器件
CN111900160A (zh) 一种功率器件静电放电保护电路
CN112447703A (zh) 静电放电防护元件
CN114005813A (zh) 一种抗辐射加固高压mosfet器件
Jiang et al. Simulation Study on SEB Resistance of Silicon-based RESURF LDMOS Device with Drain Buffer Layer
Rahimo et al. 1700V Bi-Mode Insulated Gate Transistor (BIGT) on Thin Wafer Technology

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant