CN107591401B - 一种用于高压esd保护的ldmos-scr器件 - Google Patents

一种用于高压esd保护的ldmos-scr器件 Download PDF

Info

Publication number
CN107591401B
CN107591401B CN201710785508.0A CN201710785508A CN107591401B CN 107591401 B CN107591401 B CN 107591401B CN 201710785508 A CN201710785508 A CN 201710785508A CN 107591401 B CN107591401 B CN 107591401B
Authority
CN
China
Prior art keywords
conduction type
heavily doped
doped region
ldmos
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710785508.0A
Other languages
English (en)
Other versions
CN107591401A (zh
Inventor
刘志伟
钱玲莉
刘继芝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201710785508.0A priority Critical patent/CN107591401B/zh
Publication of CN107591401A publication Critical patent/CN107591401A/zh
Application granted granted Critical
Publication of CN107591401B publication Critical patent/CN107591401B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种用于高压ESD保护的LDMOS‑SCR器件，属于集成电路静电释放保护电路技术领域。本发明用于高压ESD保护的LDMOS‑SCR器件包括1个LDMOS‑SCR和(n‑1)个与阱电阻并联的VSCR堆叠单元，其中，LDMOS‑SCR的栅电容和堆叠单元中的阱电阻构成一个内嵌的RC通路，可以实现降低LDMOS‑SCR触发电压的目的，而器件的维持电压由1个LDMOS‑SCR器件的维持电压和(n‑1)个VSCR堆叠单元的维持电压共同决定，会随着堆叠VSCR的个数的增加而增加。因此，本发明用于高压ESD保护的LDMOS‑SCR器件在实现高的维持电压的同时，保持了较低的触发电压。

Description

一种用于高压ESD保护的LDMOS-SCR器件
技术领域
本发明属于集成电路静电释放(ESD：Electro-Static discharge)保护电路技术领域，具体涉及一种用于高压ESD保护的高维持电压的横向扩散金属氧化物半导体(Laterally Diffused Metal Oxide Semicondutor简称LDMOS)-半导体控制整流器SCR(Semiconductor Control Rectifier简称SCR)。
背景技术
静电放电(ESD)是有限的电荷在两个不同电势的物体之间转移的过程，该瞬时的放电过程会产生极高的电压及电流脉冲，在IC制造及应用环境中，该电流流经IC电路时会对电路内部器件的栅氧化层、金属互联等造成损伤，从而导致器件失效。
ESD保护器件可以有效降低器件的静电放电，其工作电压需要大于IC电路的最高电位以保证ESD保护器件在IC电路正常工作时保持关态，一般下限为VDD加上10％的电压余量，同时其工作电压上限需要小于栅氧化层的击穿电压BVox。常见的高压集成电路ESD保护器件是基于LDMOS的器件，存在触发电压高、维持电压低、失效电流小等缺点。而LDMOS-SCR器件具有较高的维持电压，在释放静电电荷、保护高压电路方面具有广阔的应用前景。
图1为现有的用于高压ESD保护的LDMOS-SCR器件结构(a)及其等效电路(b)；该LDMOS-SCR器件是由一个寄生的pnp晶体管和一个寄生的npn晶体管以及一个多晶硅栅构成。其中，p型重掺杂区122、n型深阱区120、p型阱区130和p型重掺杂区132构成一个pnp晶体管，n型重掺杂区131、p型阱区130、n型深阱区120和n型重掺杂区121构成一个npn晶体管，RDNW为n型深阱区120电阻，RPW为p型阱区130电阻，多晶硅栅接阴极。当发生ESD时，寄生npn管的集电结反偏，当反偏电压大于该pn结的雪崩击穿电压时，该pn结产生大量的电子空穴对，电子流过n型深阱区120的电流在RDNW上产生压降，使p型重掺杂区122和n型深阱区120形成的pn结正偏，即寄生pnp管的发射结正偏。随着pnp管开启，pnp管的集电极电流流过p型阱区130电阻RPW，使n型重掺杂区131和p型阱区130形成的pn结正偏，即npn管中的发射结正偏，使npn管开启。然后，pnp管的集电极电流为npn管提供基极电流，且npn管的集电极电流为pnp管提供基极电流，在寄生pnp管与npn管之间产生正反馈机制，LDMOS-SCR导通。然而，LDMOS-SCR器件的维持电压通常为2V-3V，当其用于保护电源电压大于10V的高压集成电路时，其维持电压过低，容易发生闩锁效应，导致整个集成电路失效，这种现象在高压集成电路中尤为严重。因此，提高LDMOS-SCR器件的维持电压是LDMOS-SCR器件作为高压ESD保护器件的重要研究方向。
为了提高LDMOS-SCR器件的维持电压，常用的方法是将多个LDMOS-SCR器件进行串联，即形成堆叠式的LDMOS-SCR器件结构，如图2所示。图2为n个LDMOS-SCR串联形成的堆叠结构，包括器件100、器件200、器件300……器件n00。其中，器件100是一个基本的LDMOS-SCR器件，其结构包含P型硅衬底110；所述衬底110上形成一个n型深阱区120，所述n型深阱区上形成一个p型的阱区130；所述n型深阱区120内设有与阳极相连的n型重掺杂区121和p型掺杂区122；所述p型阱区130内设有n型重掺杂区131和p型重掺杂区132，所述n型重掺杂区131和p型重掺杂区132相连作为器件100的阴极；在据p型掺杂区122一定距离的硅衬底上覆盖一层多晶硅栅210并和器件100的阴极相连；器件100的阴极与器件200的阳极相连。n个上述结构的LDMOS-SCR堆叠形成的器件的等效电路图如图2(b)所示。
图3为现有的不同数目LDMOS-SCR器件堆叠结构的模拟结果；由图3可知，该器件的维持电压随着堆叠的LDMOS-SCR器件的数目的增加而成倍增加，同时，其触发电压也是成倍增加，该器件的触发电压是单个LDMOS-SCR器件触发电压的n倍，这是因为单个LDMOS-SCR触发是通过两个阱之间的雪崩击穿引发的，堆叠结构中需要所有的LDMOS-SCR器件的阱发生雪崩击穿才能引发所有LDMOS-SCR器件触发进入低阻状态。
发明内容
本发明针对背景技术存在的缺陷，提出了一种新的用于高压ESD保护的LDMOS-SCR器件，该器件通过堆叠纵向半导体控制整流器(Vertical Semiconductor ControlRectifier简称VSCR)实现高的维持电压的同时，保持了较低的触发电压。
本发明的技术方案如下：
一种用于高压ESD保护的LDMOS-SCR器件，其特征在于，所述LDMOS-SCR器件包括1个LDMOS-SCR和(n-1)个VSCR堆叠单元，其中，n为大于或等于1的正整数；
所述LDMOS-SCR包括第一种导电类型半导体衬底；形成于所述第一种导电类型半导体衬底之内的第二种导电类型深阱区；形成于所述第二种导电类型深阱区之内的第一种导电类型阱区、第一个第一种导电类型的重掺杂区和第一个第二种导电类型的重掺杂区，其中，所述第一个第一种导电类型的重掺杂区位于第一个第二种导电类型的重掺杂区和第一种导电类型阱区之间；形成于所述第一种导电类型阱区之内的第二个第一种导电类型的重掺杂区和第二个第二种导电类型的重掺杂区，其中，所述第二个第二种导电类型的重掺杂区位于第一个第一种导电类型的重掺杂区和第二个第一种导电类型的重掺杂区之间；形成于LDMOS-SCR表面且与第二种导电类型深阱区之内的第一个第一种导电类型的重掺杂区有一定间隔的栅氧化层，以及位于栅氧化层之上的多晶硅；
所述VSCR堆叠单元是一个与阱电阻并联的VSCR器件，包括第一种导电类型半导体衬底；形成于所述第一种导电类型半导体衬底之内的第二种导电类型阱区；形成于所述第二种导电类型阱区之内、且在远离LDMOS-SCR方向上依次排列的第一个第二种导电类型重掺杂区、第一种导电类型重掺杂区、第一种导电类型浅阱区和第二个第二种导电类型重掺杂区；形成于所述第一种导电类型浅阱区之内的第二种导电类型的重掺杂区；
所述LDMOS-SCR中位于第二种导电类型深阱区之内的第一个第一种导电类型的重掺杂区和第一个第二种导电类型的重掺杂区与阳极相连；
所述LDMOS-SCR中位于第一种导电类型阱区之内的第二个第一种导电类型的重掺杂区和第二个第二种导电类型的重掺杂区与LDMOS-SCR中的多晶硅和第一个VSCR堆叠单元中的第二种导电类型阱区之内的第一个第二种导电类型重掺杂区、第一种导电类型重掺杂区相连；
所述第一个VSCR堆叠单元中的位于第二种导电类型阱区之内的第二个第二种导电类型重掺杂区和位于第一种导电类型浅阱区之内的第二种导电类型的重掺杂区与第二个VSCR堆叠单元中的第二种导电类型阱区之内的第一个第二种导电类型重掺杂区和第一种导电类型重掺杂区相连；
所述第i-1个VSCR堆叠单元中的位于第二种导电类型阱区之内的第二个第二种导电类型重掺杂区和位于第一种导电类型浅阱区之内的第二种导电类型的重掺杂区与第i个VSCR堆叠单元中的第二种导电类型阱区之内的第一个第二种导电类型重掺杂区和第一种导电类型重掺杂区相连，i＝2,3,…,(n-1)；
所述第n-1个VSCR堆叠单元中的位于第二种导电类型阱区之内的第二个第二种导电类型重掺杂区和位于第一种导电类型浅阱区之内的第二种导电类型的重掺杂区与阴极相连。
本发明的工作原理如下：
本发明提供的用于高压ESD保护的LDMOS-SCR器件包括1个LDMOS-SCR和(n-1)个与阱电阻并联的VSCR堆叠单元，当ESD脉冲发生时，LDMOS-SCR上的栅电容和堆叠单元中的阱电阻构成的RC通路导通产生电流，该电流流入LDMOS-SCR中的第二种导电类型深阱区和堆叠单元中的阱电阻中，使LDMOS-SCR寄生PNP管先开启，进而触发寄生NPN管开启，最终使得LDMOS-SCR器件开启；随着通过LDMOS-SCR和堆叠单元中的阱电阻的电流增大，阱电阻上的压降增大，使得第一个VSCR器件开启；第2到(n-1)个VSCR堆叠单元采用基极开路的共发射极阻态的击穿电压，它相比于普通SCR采用共基极阻态的击穿电压小很多，故较小的阱电阻压降就能使VSCR开启，这就使得该器件的触发电压改变不大。同时，VSCR堆叠单元为纵向结构，其所占面积相比普通LDMOS-SCR小很多，通过VSCR的堆叠结构可获得小面积下累加的高维持电压。
本发明用于高压ESD保护的LDMOS-SCR器件的触发电压Vt1’主要由内嵌了RC通路的器件的触发电压Vt1和(n-1)个阱电阻上电压决定，由于阱电阻较小，其随堆叠结构中VSCR器件的增加而略有增加：Vt1’＝Vt1+(n-1)IR。
本发明用于高压ESD保护的LDMOS-SCR器件的维持电压由1个LDMOS-SCR器件的维持电压和(n-1)个VSCR堆叠单元的维持电压共同决定。根据导通的VSCR器件的数目变化，其构成的堆叠结构的维持电压随着VSCR器件的数目的增加而增加，因而本发明器件的维持电压也会随着堆叠器件的数目的增加而增加。
本发明的有益效果为：
本发明提供的用于高压ESD保护的LDMOS-SCR器件包括1个LDMOS-SCR和(n-1)个与阱电阻并联的VSCR堆叠单元，其中，LDMOS-SCR的栅电容和堆叠单元中的阱电阻构成一个内嵌的RC通路，可以实现降低LDMOS-SCR触发电压的目的，而器件的维持电压由1个LDMOS-SCR器件的维持电压和(n-1)个VSCR堆叠单元的维持电压共同决定，会随着堆叠VSCR的个数的增加而增加。因此，本发明用于高压ESD保护的LDMOS-SCR器件在实现高的维持电压的同时，保持了较低的触发电压。
附图说明
图1为现有的LDMOS-SCR器件结构(a)及其等效电路(b)；
图2为现有的堆叠式LDMOS-SCR器件结构(a)及其等效电路(b)；
图3为现有的不同数目LDMOS-SCR器件堆叠结构的模拟结果；
图4为本发明提供的用于高压ESD保护的LDMOS-SCR器件结构(a)及其等效电路(b)；
图5为本发明中不同数目的VSCR堆叠得到的器件的模拟结果。
具体实施方式
下面结合附图和实施例，详述本发明的技术方案。
如图4所示，为本发明提供的用于高压ESD保护的LDMOS-SCR器件结构(a)示意图及其等效电路(b)。该LDMOS-SCR器件结构由1个LDMOS-SCR和(n-1)个与阱电阻并联的VSCR堆叠单元串联而成，即由LDMOS-SCR101、第一个堆叠单元201、第二个堆叠单元301、…、第n-1个堆叠单元n01构成,其中，n为大于或等于1的正整数；
其中，所述LDMOS-SCR 101包括P型硅衬底210；形成于所述P型硅衬底210之内的N型深阱区220；形成于所述N型深阱区220之内的P型阱区230、第一P型重掺杂区222和第一N型重掺杂区221，其中，第一P型重掺杂区222位于第一N型重掺杂区221和P型阱区230之间；形成于所述P型阱区230之内的第二P型重掺杂区232和第二N型重掺杂区231，其中，所述第二N型重掺杂区231位于第一P型重掺杂区222和第二P型重掺杂区232之间；形成于LDMOS-SCR表面且与第一P型重掺杂区222有一定间隔的栅氧化层，形成于栅氧化层之上的多晶硅211；
所述(n-1)个堆叠单元的器件结构相同，均为与阱电阻并联的VSCR器件；其中，第一个VSCR堆叠单元201包括P型硅衬底210；形成于所述P型硅衬底210之内的N型阱区240；形成于所述N型阱区240之内、且在远离LDMOS-SCR的方向上依次排列的第一N型重掺杂区241、P型重掺杂区242、P型浅阱区250和第二N型重掺杂区243；形成于所述P型浅阱区250之内的N型重掺杂251；
所述LDMOS-SCR中位于N型深阱区220之内的第一P型重掺杂区222和第一N型重掺杂区221与阳极相连；所述LDMOS-SCR中位于P型阱区230之内的第二P型重掺杂区232和第二N型重掺杂区231以及多晶硅211与阴极相连；所述第一个VSCR堆叠单元201中位于N型阱区240之内的第一N型重掺杂区241和P型重掺杂区242与阳极相连；所述第一个VSCR堆叠单元201中的位于N型阱区240之内的第二N型重掺杂区243和位于P型浅阱区250之内的N型重掺杂区251与阴极相连；且LDMOS-SCR的阴极与第一个VSCR堆叠单元201的阳极相连；
所述第一个VSCR堆叠单元的阴极与第二个VSCR堆叠单元的阳极相连，即所述第一个VSCR堆叠单元201中的位于N型阱区240之内的第二N型重掺杂区243和位于P型浅阱区250之内的N型重掺杂区251与第二个VSCR堆叠单元中位于N型阱区260之内的第一N型重掺杂区261和P型重掺杂区262相连；
所述第i-1个VSCR堆叠单元的阴极与第i个VSCR堆叠单元的阳极相连，即所述第i-1个VSCR堆叠单元中的位于N型阱区之内的第二N型重掺杂区和位于P型浅阱区之内的N型重掺杂区与第i个VSCR堆叠单元中位于N型阱区之内的第一N型重掺杂区和P型重掺杂区相连，i＝2,3,…,(n-1)；第n-1个VSCR堆叠单元中的位于N型阱区280之内的第二N型重掺杂区283和位于P型浅阱区290之内的N型重掺杂区291与阴极相连。
如图5所示，为上述结构的用于高压ESD保护的LDMOS-SCR器件中不同数目的VSCR得到的器件的模拟结果；由图5可知，本发明用于高压ESD保护的LDMOS-SCR器件的维持电压随堆叠VSCR个数(n-1)的增加而增加，而其触发电压则主要由内嵌了RC通路的器件的触发电压决定，随堆叠VSCR个数的增加变化不大，因此，本发明器件在实现高的维持电压的同时保持了较低的触发电压。
最后说明的是，以上结构的实例仅用以说明本发明的技术方案而非限制，尽管参照较佳实例对本发明进行了说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的宗旨和范围，其均应涵盖在本发明的权利要求范围当中。

Claims (1)

1.一种用于高压ESD保护的LDMOS-SCR器件，其特征在于，所述LDMOS-SCR器件包括1个LDMOS-SCR和n-1个VSCR堆叠单元，其中，n为大于或等于1的正整数；
所述LDMOS-SCR包括第一种导电类型半导体衬底；形成于所述第一种导电类型半导体衬底之内的第二种导电类型深阱区；形成于所述第二种导电类型深阱区之内的第一种导电类型阱区、第一个第一种导电类型的重掺杂区和第一个第二种导电类型的重掺杂区，其中，所述第一个第一种导电类型的重掺杂区位于第一个第二种导电类型的重掺杂区和第一种导电类型阱区之间；形成于所述第一种导电类型阱区之内的第二个第一种导电类型的重掺杂区和第二个第二种导电类型的重掺杂区，其中，所述第二个第二种导电类型的重掺杂区位于第一个第一种导电类型的重掺杂区和第二个第一种导电类型的重掺杂区之间；形成于LDMOS-SCR表面且与第一个第一种导电类型的重掺杂区有间隔的栅氧化层，以及位于栅氧化层之上的多晶硅；
所述VSCR堆叠单元包括第一种导电类型半导体衬底；形成于所述第一种导电类型半导体衬底之内的第二种导电类型阱区；形成于所述第二种导电类型阱区之内、且在远离LDMOS-SCR方向上依次排列的第一个第二种导电类型重掺杂区、第一种导电类型重掺杂区、第一种导电类型浅阱区和第二个第二种导电类型重掺杂区；形成于所述第一种导电类型浅阱区之内的第二种导电类型的重掺杂区；
所述LDMOS-SCR中位于第二种导电类型深阱区之内的第一个第一种导电类型的重掺杂区和第一个第二种导电类型的重掺杂区与阳极相连，位于第一种导电类型阱区之内的第二个第一种导电类型的重掺杂区和第二个第二种导电类型的重掺杂区与多晶硅以及第一个VSCR堆叠单元中的第二种导电类型阱区之内的第一个第二种导电类型重掺杂区、第一种导电类型重掺杂区相连；
第i-1个VSCR堆叠单元中的位于第二种导电类型阱区之内的第二个第二种导电类型重掺杂区和位于第一种导电类型浅阱区之内的第二种导电类型的重掺杂区与第i个VSCR堆叠单元中的第二种导电类型阱区之内的第一个第二种导电类型重掺杂区和第一种导电类型重掺杂区相连，i＝2,3,…,(n-1)；所述第n-1个VSCR堆叠单元中的位于第二种导电类型阱区之内的第二个第二种导电类型重掺杂区和位于第一种导电类型浅阱区之内的第二种导电类型的重掺杂区与阴极相连。
CN201710785508.0A 2017-09-04 2017-09-04 一种用于高压esd保护的ldmos-scr器件 Active CN107591401B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710785508.0A CN107591401B (zh) 2017-09-04 2017-09-04 一种用于高压esd保护的ldmos-scr器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710785508.0A CN107591401B (zh) 2017-09-04 2017-09-04 一种用于高压esd保护的ldmos-scr器件

Publications (2)

Publication Number Publication Date
CN107591401A CN107591401A (zh) 2018-01-16
CN107591401B true CN107591401B (zh) 2019-11-05

Family

ID=61051773

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710785508.0A Active CN107591401B (zh) 2017-09-04 2017-09-04 一种用于高压esd保护的ldmos-scr器件

Country Status (1)

Country Link
CN (1) CN107591401B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108649028B (zh) * 2018-05-22 2020-06-30 湖南大学 静电保护器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105428353A (zh) * 2015-12-17 2016-03-23 江南大学 一种具有类鳍式ldmos结构的高压esd保护器件
CN106206569A (zh) * 2016-08-12 2016-12-07 电子科技大学 一种基于埋层触发的低触发电压双向scr器件
CN106711209A (zh) * 2016-12-28 2017-05-24 傅愈 一种用于esd保护的新型vscr器件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105428353A (zh) * 2015-12-17 2016-03-23 江南大学 一种具有类鳍式ldmos结构的高压esd保护器件
CN106206569A (zh) * 2016-08-12 2016-12-07 电子科技大学 一种基于埋层触发的低触发电压双向scr器件
CN106711209A (zh) * 2016-12-28 2017-05-24 傅愈 一种用于esd保护的新型vscr器件

Also Published As

Publication number Publication date
CN107591401A (zh) 2018-01-16

Similar Documents

Publication Publication Date Title
US7868387B2 (en) Low leakage protection device
CN104752417A (zh) 可控硅静电保护器件及其形成方法
CN102761109B (zh) 电源管理电路及其中的高电压元件
CN111668209B (zh) 一种低漏电的用于低压esd防护的可控硅整流器
CN110265391B (zh) 一种内嵌浮空n+区的ligbt型esd防护器件
CN109994466B (zh) 一种低触发高维持可控硅静电防护器件
CN113871382B (zh) 一种优化esd防护性能的dcscr器件
CN110504325A (zh) 一种新型栅控P-i-N二极管ESD器件及其实现方法
CN107591401B (zh) 一种用于高压esd保护的ldmos-scr器件
CN109148438A (zh) 高压静电保护器件及等效电路
CN109244068A (zh) 一种ligbt型高压esd保护器件
CN105428353B (zh) 一种具有类鳍式ldmos结构的高压esd保护器件
CN109119416B (zh) 高维持电流esd防护器件
CN108766964B (zh) Ldmos静电保护器件
CN103617996A (zh) 一种具有高维持电流的环形vdmos结构的esd保护器件
CN109103182B (zh) 双向esd防护器件
CN104538395B (zh) 一种功率vdmos器件二极管并联式esd防护机构
US9991173B2 (en) Bidirectional semiconductor device for protection against electrostatic discharges
CN112466937B (zh) 一种维持电压可调的soi工艺可控硅静电放电保护结构
US9136229B2 (en) Electrostatic discharge protective device
CN212625577U (zh) 一种功率器件静电放电保护电路
CN109119417B (zh) 闩锁免疫的双向esd防护器件
CN203659859U (zh) 一种具有高维持电流的环形vdmos结构的esd保护器件
CN109065537B (zh) 用于esd防护的高维持电流scr器件
CN102569295B (zh) 一种基于电容辅助触发的双向可控硅器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant