CN109087952A - 具有低比导通电阻的分离栅vdmos器件及制造方法 - Google Patents
具有低比导通电阻的分离栅vdmos器件及制造方法 Download PDFInfo
- Publication number
- CN109087952A CN109087952A CN201810967667.7A CN201810967667A CN109087952A CN 109087952 A CN109087952 A CN 109087952A CN 201810967667 A CN201810967667 A CN 201810967667A CN 109087952 A CN109087952 A CN 109087952A
- Authority
- CN
- China
- Prior art keywords
- conduction type
- separate gate
- contact zone
- conducting resistance
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 34
- 229920005591 polysilicon Polymers 0.000 claims abstract description 28
- 239000002184 metal Substances 0.000 claims abstract description 22
- 229910052751 metal Inorganic materials 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 230000001413 cellular effect Effects 0.000 claims abstract description 8
- 150000002500 ions Chemical class 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 8
- 239000002019 doping agent Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 10
- 230000008859 change Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000037361 pathway Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
- H01L29/0623—Buried supplementary region, e.g. buried guard ring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种具有低比导通电阻的分离栅VDMOS器件及其制造方法，包括第一导电类型衬底、第一导电类型漂移区、第一导电类型buffer层、第二导电类型阱区、第一导电类型源端接触区以及第二导电类型接触区，元胞两侧设有伸入到第一导电类型漂移区内的深槽，深槽内的第一介质氧化层、第二介质氧化层和第三介质氧化层封闭第一多晶硅，第三介质氧化层和第四介质氧化层封闭第二多晶硅，源极金属接触位于两个第一介质氧化层之间，本发明通过引入高掺杂浓度的第一导电类型Buffer层，在缓解固有JFET效应的同时，扩展电流路径并提高了局部载流子浓度，从而增大器件导通电流，减小导通电阻。
Description
技术领域
本发明属于功率半导体领域。主要提出了一种具漂移区顶部缓冲层的分离栅VDMOS器件及其制造方法。通过引入漂移区顶部Buffer层，优化器件开态电流分布，降低了器件的比导通电阻。
背景技术
相对于常规沟槽型VDMOS器件，具有分离栅结构的VDMOS器件所引入的分离栅与源极短接，可视作体内场板，通过MOS耗尽的方式对漂移区电场进行调制，使得在保证耐压不变的情况下可以提高漂移区掺杂浓度，进而降低器件的比导通电阻。另一方面，由于分离栅的存在，避免了栅极电位变化对漏极的影响，极大地减小了栅漏间电容，使器件具有更好的动态特性。但是，现有分离栅VDMOS器件在导通时，存在明显的JEFT效应，且漂移区掺杂浓度较低，所提供的载流子少，进而使器件的导通电流受到限制。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种具有低比导通电阻的分离栅VDMOS器件及制造方法。
为实现上述发明目的，本发明技术方案如下：
一种具有低比导通电阻的分离栅VDMOS器件，包括第一导电类型衬底152，位于第一导电类型衬底152之上的第一导电类型漂移区111，第一导电类型漂移区111上方的第一导电类型buffer层112，位于第一导电类型buffer层112上方的第二导电类型阱区122，位于第二导电类型阱区122之上的第一导电类型源端接触区151以及第二导电类型源端接触区121，第二导电类型源端接触区121位于两个第一导电类型源端接触区151之间，源极金属接触130位于第二导电类型源端接触区121上方并与第一导电类型源端接触区151相接触，元胞两侧设有伸入到第一导电类型漂移区111内的深槽16，深槽16内的第一介质氧化层141、第二介质氧化层142和第三介质氧化层143封闭第一多晶硅131，第三介质氧化层143和第四介质氧化层144封闭第二多晶硅132，源极金属接触130位于两个第一介质氧化层141之间。
作为优选方式，所述第一导电类型Buffer层112分隔为分别与第四介质氧化层144相接的两部分，使得第一导电类型漂移区111和第二导电类型阱区122相接。
作为优选方式，第二导电类型源端接触区121置于第二导电类型阱区122内，源极金属接触130伸入到第二导电类型源端接触区121上方短接第一导电类型源端接触区151与第二导电类型源端接触区121。
作为优选方式，元胞两侧的深槽16伸入第一导电类型衬底152中。
作为优选方式，第二导电类型源端接触区121伸入至第一导电类型buffer层112内。
作为优选方式，所述分离栅VDMOS器件所用半导体材料为硅或碳化硅。
作为优选方式，第一导电类型为N型，第二导电类型为P型，或者第一导电类型为P型，第二导电类型为N型。
为实现上述发明目的，本发明还提供一种所述的具有低比导通电阻的分离栅VDMOS器件的制造方法，包括如下步骤：
步骤1，采用第一导电类型衬底152并外延生长第一导电类型漂移区111；
步骤2，通过离子注入及扩散在第一导电类型漂移区111中形成第一导电类型Buffer层112；
步骤3，在上述结构的基础上通过掩膜版光刻、刻蚀形成槽；
步骤4，热生长第四介质氧化层144并淀积多晶硅；
步骤5，,刻蚀多晶硅、刻蚀多余氧化层，形成第二多晶硅132分离栅电极；
步骤6，淀积并刻蚀氧化层，形成栅极与分离栅之间的第三介质氧化层143；
步骤7，热生长形成第二介质氧化层142；
步骤8，淀积多晶硅并刻蚀多晶硅至硅平面，形成第一多晶硅131控制栅电极；
步骤9，通过第二导电类型离子注入并推结形成第二导电类型阱区122；
步骤10，,通过第一导电类型离子注入形成第一导电类型源端接触区151；
步骤11，淀积介质氧化层并利用掩膜版先后刻蚀表面氧化层和半导体，形成金属接触槽；
步骤12，通过第二导电类型离子注入形成第二导电类型源端接触区121，淀积金属，通过CMP形成源极金属接触130。
作为优选方式，所述制造方法中将步骤2置于步骤7与步骤8之间。
作为优选方式，除了表面得的第一介质氧化层141以外，每一个介质氧化层都通过热氧化工艺实现。
本发明的有益效果为：本发明在常规的分离栅VDMOS器件基础上，提出一种具有漂移区顶部N型Buffer层的分离栅VDMOS器件及其制造方法。通过引入高掺杂浓度的N型Buffer层，在改善固有的JFET效应的同时，提高了局部载流子浓度，从而增大器件导通电流，减小导通电阻。
附图说明
图1为传统的分离栅VDMOS器件结构；
图2为本发明实施例1的一种具有低比导通电阻的分离栅VDMOS器件结构示意图；
图3为传统分离栅VDMOS和本发明所提供器件的导通电流对比示意图；其中(a)为传统分离栅VDMOS，(b)为本发明所提供器件。
图4为本发明实施例2一种具有低比导通电阻的分离栅VDMOS器件结构示意图；
图5为本发明实施例3的一种具有低比导通电阻的分离栅VDMOS器件结构示意图；
图6为本发明实施例4的一种具有低比导通电阻的分离栅VDMOS器件结构示意图；
图7为本发明实施例5的一种具有低比导通电阻的分离栅VDMOS器件结构示意图；
图8(a)-图8(l)为本发明实施例1所提供器件的一种工艺制造流程示意图；
图9为本发明实施例1和常规分离栅VDMOS器件的击穿电压对比图；
图10为本发明实施例1和常规分离栅VDMOS器件的输出特性曲线对比；
图11为本发明实施例1和常规分离栅VDMOS器件的导通电流对比图；其中(b)为传统分离栅VDMOS电流分布图，(a)为本发明示例的电流分布图。
其中，111为第一导电类型漂移区，112为第一导电类型buffer层，121为第二导电类型源端接触区，122为第二导电类型阱区，130为源极金属接触，131为第一多晶硅，132为第二多晶硅，141为第一介质氧化层，142为第二介质氧化层，143为第三介质氧化层，144为第四介质氧化层，151为第一导电类型源端接触区，152为第一导电类型衬底，16为深槽；
图1中，11为N型漂移区，21为P型接触区，22为P型阱区，30为源极金属接触，31为多晶硅栅极，32为多晶硅分离栅，41为A介质氧化层，42为B介质氧化层，43为C介质氧化层，44为D介质氧化层，51为N型源端接触区，52为N型掺杂衬底。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如图1所示，为传统的分离栅N型VDMOS器件结构剖面图，器件包括：N型掺杂衬底52、位于N型掺杂衬底52之上的N型漂移区11，位于N型漂移区11上方的P型阱区22，位于P型阱区22之上的N型源端接触区51和P型接触区21，位于器件表面的源极金属接触30。以及位于元胞两侧的多晶硅栅极31、多晶硅分离栅32、A介质氧化层41、B介质氧化层42、C介质氧化层43、D介质氧化层44。其中，N型掺杂衬底52、P型接触区21和N型源端接触区51一般采用重掺杂，多晶硅分离栅32通过其他位置引出和源电极短接，C介质氧化层43和D介质氧化层44将多晶硅分离栅32包围住。
实施例1
如图2所示，一种具有低比导通电阻的分离栅VDMOS器件，包括第一导电类型衬底152，位于第一导电类型衬底152之上的第一导电类型漂移区111，第一导电类型漂移区111上方的第一导电类型buffer层112，位于第一导电类型buffer层112上方的第二导电类型阱区122，位于第二导电类型阱区122之上的第一导电类型源端接触区151以及第二导电类型源端接触区121，第二导电类型源端接触区121位于两个第一导电类型源端接触区151之间，源极金属接触130位于第二导电类型源端接触区121上方并与第一导电类型源端接触区151相接触，元胞两侧设有伸入到第一导电类型漂移区111内的深槽16，深槽16内的第一介质氧化层141、第二介质氧化层142和第三介质氧化层143封闭第一多晶硅131，第三介质氧化层143和第四介质氧化层144封闭第二多晶硅132，源极金属接触130位于两个第一介质氧化层141之间。
所述第一导电类型Buffer层112的掺杂浓度高于第一导电类型漂移区111，抑制靠近沟道处的漂移区因为分离栅电极带来的MOS耗尽引起的JEFT效应，同时提高局部载流子浓度，增大导通电流，展宽电流途径，从而在相同耐压的条件下降低比导通电阻。所述第二导电类型源端接触区121和第一导电类型源端接触区151一般采用重掺杂，通过源极金属接触130将第一导电类型源端接触区151和第二导电类型源端接触区121短接。第四介质氧化层144和第三介质氧化层143可通过淀积形成，也可以通过热生长方式形成，第二介质氧化层142一般通过热生长方式形成，第一介质氧化层141一般通过淀积形成。
实施例1的基本工作原理如下：
当栅极偏置电压为大于阈值电压时，第二导电类型阱区122靠近第二介质氧化层142的区域出现反型电子层，在漏端Vd作用下，形成沿源极金属接触130-第一导电类型源端接触区151-第二导电类型阱区122反型电子层-第一导电类型buffer层112-第一导电类型漂移区111-第一导电类型衬底152的第一导电类型载流子通路。由于第一导电类型源端接触区151和第一导电类型衬底152均为重掺杂，上述该电流通路中的电流大小主要由第一导电类型漂移区111和第一导电类型buffer层决定。当栅极偏置电压为0V，漏极偏置为Vd时，第二导电类型阱区122和第一导电类型buffer层112构成的PN结在反向电压Vd作用下先发生耗尽。由于分离栅偏置电压为0V，根据MOS耗尽原理，第一导电类型漂移区111和第一导电类型buffer层112也发生耗尽。随着漏端电压逐渐升高，PN结和MOS耗尽两种方式使得耗尽区逐渐朝漏端扩展，最终Vd主要降落在第一导电类型buffer层112和第一导电类型漂移区111内的耗尽区中。常规分离栅VDMOS在电流通路第一导电类型漂移区111-第二导电类型阱区122这一部分中，由于第一导电类型漂移区111浓度较低以承受耐压，耗尽区较宽，电流通路较窄，使得开态电流受到限制。而本发明在第一导电类型漂移区111的表面通过增加了高浓度的第一导电类型buffer层112，抑制此处耗尽区的扩散，大大减小了JEFT效应，同时又提高了局部载流子的浓度，将器件此处的电流由梯形扩展为矩形，使得电流增大。如图3所示，为传统分离栅器件与本发明所提供实施例的开态电流示意图。从图中可以看出，传统分离栅VDMOS靠近沟道的漂移区电流通路很窄。且由于第一导电类型漂移区111的浓度较低，使得器件的电流也较小。相比于传统分离栅VDMOS器件，本发明所提供器件由于高浓度第一导电类型Buffer层的存在，有效拓宽电流通路，同时提高局部载流子浓度，使得电流大小也进一步增加。
作为优选方式，所述分离栅VDMOS器件所用半导体材料为硅或碳化硅。
作为优选方式，第一导电类型为N型，第二导电类型为P型，或者第一导电类型为P型，第二导电类型为N型。
进一步地，所述元胞中N型Buffer层的掺杂浓度的宽度可根据耐压以及导通电阻的要求进行调节，增加了器件设计的灵活性。
如图8所示，本实施例还提供一种所述的具有低比导通电阻的分离栅VDMOS器件的制造方法，包括如下步骤：
步骤1，采用第一导电类型衬底152并外延生长第一导电类型漂移区111；
步骤2，通过离子注入及扩散在第一导电类型漂移区111中形成第一导电类型Buffer层112；
步骤3，在上述结构的基础上通过掩膜版光刻、刻蚀形成槽；
步骤4，热生长第四介质氧化层144并淀积多晶硅；
步骤5，刻蚀多晶硅、刻蚀多余氧化层，形成第二多晶硅132分离栅电极；
步骤6，淀积并刻蚀氧化层，形成栅极与分离栅之间的第三介质氧化层143；
步骤7，热生长形成第二介质氧化层142；
步骤8，淀积多晶硅并刻蚀多晶硅至硅平面，形成第一多晶硅131控制栅电极；
步骤9，通过第二导电类型离子注入并推结形成第二导电类型阱区122；
步骤10，,通过第一导电类型离子注入形成第一导电类型源端接触区151；
步骤11，淀积介质氧化层并利用掩膜版先后刻蚀表面氧化层和半导体，形成金属接触槽；
步骤12，通过第二导电类型离子注入形成第二导电类型源端接触区121，淀积金属，通过CMP形成源极金属接触130。
优选的，所述制造方法中将步骤2置于步骤7与步骤8之间。
优选的，除了表面得的第一介质氧化层141以外，每一个介质氧化层都通过热氧化工艺实现。
实施例2
如图4所示，本实施例和实施例1的区别在于：所述第一导电类型Buffer层112分隔为分别与第四介质氧化层144相接的两部分，使得第一导电类型漂移区111和第二导电类型阱区122相接。
实施例3
如图5所示，本实施例和实施例1的区别在于：第二导电类型源端接触区121置于第二导电类型阱区122内，源极金属接触130伸入到第二导电类型源端接触区121上方短接第一导电类型源端接触区151与第二导电类型源端接触区121。
实施例4
如图6所示，本实施例和实施例3的区别在于：元胞两侧的深槽16伸入第一导电类型衬底152中。
实施例5
如图7所示，本实施例和实施例4的区别在于：第二导电类型源端接触区121伸入至第一导电类型buffer层112内。
下面图9-图11给出本发明实施例1与传统分离栅VDMOS器件在其他结构、尺寸、掺杂浓度完全一致，区别仅为有无第一导电类型buffer层情况下的性能对比，具体说明本发明的优异之处。
如图9所示，为本发明实施例1和传统分离栅VDMOS器件关态IV曲线图。可以清楚看到，在增加了第一导电类型buffer层之后，本发明示例的击穿电压和传统分离栅VDMOS器件的击穿电压基本是一样的。
如图10所示，为本发明的实施例1和传统分离栅VDMOS器件开态IV曲线，仿真中所加栅压为2V。如图所示，本发明示例由于第一导电类型buffer层的存在，相比传统分离栅VDMOS器件，在相同电压下电流大大增加。以行业常用的漏极电压为0.1V时的电流值来计算比导通电阻，则本发明示例相比传统分离栅VDMOS器件比导通电阻可下降约66.72％。因此，本发明保持耐压基本不变的同时，大大减小了器件的比导通电阻。
如图11所示，为本发明实施例1和传统分离栅VDMOS器件在Medici仿真中的开态电流分布图。由图可见，本发明示例由于第一导电类型buffer层的存在，的确增加了器件的导通电流，降低了比导通电阻。
值得注意的是，本发明所要求保护的，是基于VDMOS器件漂移区JFET区域电阻较大的问题，提出增加一次离子注入形成buffer层的方法，优化器件载流子在流经沟道与漂移区相接处的电流分布，在不影响器件耐压的前提下降低器件比导通电阻。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种具有低比导通电阻的分离栅VDMOS器件，其特征在于：包括第一导电类型衬底(152)，位于第一导电类型衬底(152)之上的第一导电类型漂移区(111)，第一导电类型漂移区(111)上方的第一导电类型buffer层(112)，位于第一导电类型buffer层(112)上方的第二导电类型阱区(122)，位于第二导电类型阱区(122)之上的第一导电类型源端接触区(151)以及第二导电类型源端接触区(121)，第二导电类型源端接触区(121)位于两个第一导电类型源端接触区(151)之间，源极金属接触(130)位于第二导电类型源端接触区(121)上方并与第一导电类型源端接触区(151)相接触，元胞两侧设有伸入到第一导电类型漂移区(111)内的深槽(16)，深槽(16)内的第一介质氧化层(141)、第二介质氧化层(142)和第三介质氧化层(143)封闭第一多晶硅(131)，第三介质氧化层(143)和第四介质氧化层(144)封闭第二多晶硅(132)，源极金属接触(130)位于两个第一介质氧化层(141)之间。
2.根据权利要求1所述的具有低比导通电阻的分离栅VDMOS器件，其特征在于：所述第一导电类型Buffer层(112)分隔为分别与第四介质氧化层(144)相接的两部分，使得第一导电类型漂移区(111)和第二导电类型阱区(122)相接。
3.根据权利要求1所述的具有低比导通电阻的分离栅VDMOS器件，其特征在于：第二导电类型源端接触区(121)置于第二导电类型阱区(122)内，源极金属接触(130)伸入到第二导电类型源端接触区(121)上方短接第一导电类型源端接触区(151)与第二导电类型源端接触区(121)。
4.根据权利要求1所述的具有低比导通电阻的分离栅VDMOS器件，其特征在于：元胞两侧的深槽(16)伸入第一导电类型衬底(152)中。
5.根据权利要求1所述的具有低比导通电阻的分离栅VDMOS器件，其特征在于：第二导电类型源端接触区(121)伸入至第一导电类型buffer层(112)内。
6.根据权利要求1所述的具有低比导通电阻的分离栅VDMOS器件，其特征在于：所述分离栅VDMOS器件所用半导体材料为硅或碳化硅。
7.根据权利要求1至6任意一项所述的具有低比导通电阻的分离栅VDMOS器件，其特征在于：第一导电类型为N型，第二导电类型为P型，或者第一导电类型为P型，第二导电类型为N型。
8.权利要求1至6任意一项所述的具有低比导通电阻的分离栅VDMOS器件的制造方法，其特征在于包括如下步骤：
步骤1，采用第一导电类型衬底(152)并外延生长第一导电类型漂移区(111)；
步骤2，通过离子注入及扩散在第一导电类型漂移区(111)中形成第一导电类型Buffer层(112)；
步骤3，在上述结构的基础上通过掩膜版光刻、刻蚀形成槽；
步骤4，热生长第四介质氧化层(144)并淀积多晶硅；
步骤5，,刻蚀多晶硅、刻蚀多余氧化层，形成第二多晶硅(132)分离栅电极；
步骤6，淀积并刻蚀氧化层，形成栅极与分离栅之间的第三介质氧化层(143)；
步骤7，热生长形成第二介质氧化层(142)；
步骤8，淀积多晶硅并刻蚀多晶硅至硅平面，形成第一多晶硅(131)控制栅电极；
步骤9，通过第二导电类型离子注入并推结形成第二导电类型阱区(122)；
步骤10，通过第一导电类型离子注入形成第一导电类型源端接触区(151)；
步骤11，淀积介质氧化层并利用掩膜版先后刻蚀表面氧化层和半导体，形成金属接触槽；
步骤12，通过第二导电类型离子注入形成第二导电类型源端接触区(121)，淀积金属，通过CMP形成源极金属接触(130)。
9.根据权利要求8所述的具有低比导通电阻的分离栅VDMOS器件的制造方法，其特征在于：将步骤2置于步骤7与步骤8之间。
10.根据权利要求8所述的具有低比导通电阻的分离栅VDMOS器件的制造方法，其特征在于：除了表面的第一介质氧化层(141)以外，每一个介质氧化层都通过热氧化工艺实现。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810967667.7A CN109087952A (zh) | 2018-08-23 | 2018-08-23 | 具有低比导通电阻的分离栅vdmos器件及制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810967667.7A CN109087952A (zh) | 2018-08-23 | 2018-08-23 | 具有低比导通电阻的分离栅vdmos器件及制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109087952A true CN109087952A (zh) | 2018-12-25 |
Family
ID=64794265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810967667.7A Pending CN109087952A (zh) | 2018-08-23 | 2018-08-23 | 具有低比导通电阻的分离栅vdmos器件及制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109087952A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110310983A (zh) * | 2019-07-31 | 2019-10-08 | 电子科技大学 | 一种超结vdmos器件 |
| CN111682024A (zh) * | 2020-06-30 | 2020-09-18 | 电子科技大学 | 一种bcd半导体器件 |
| CN113013229A (zh) * | 2021-02-25 | 2021-06-22 | 厦门大学 | 一种碳化硅umosfet功率器件及其制备方法 |
| CN116682734A (zh) * | 2023-07-28 | 2023-09-01 | 江西萨瑞半导体技术有限公司 | 一种Trench MOS器件及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080283909A1 (en) * | 2007-05-18 | 2008-11-20 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing same |
| US20130214348A1 (en) * | 2012-02-20 | 2013-08-22 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing semiconductor device |
| US20140015042A1 (en) * | 2010-06-10 | 2014-01-16 | Fuji Electric Co., Ltd. | Semiconductor device and the method of manufacturing the same |
| CN105723516A (zh) * | 2013-10-21 | 2016-06-29 | 维西埃-硅化物公司 | 采用高能量掺杂剂注入技术的半导体结构 |
-
2018
- 2018-08-23 CN CN201810967667.7A patent/CN109087952A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080283909A1 (en) * | 2007-05-18 | 2008-11-20 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing same |
| US20140015042A1 (en) * | 2010-06-10 | 2014-01-16 | Fuji Electric Co., Ltd. | Semiconductor device and the method of manufacturing the same |
| US20130214348A1 (en) * | 2012-02-20 | 2013-08-22 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing semiconductor device |
| CN105723516A (zh) * | 2013-10-21 | 2016-06-29 | 维西埃-硅化物公司 | 采用高能量掺杂剂注入技术的半导体结构 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110310983A (zh) * | 2019-07-31 | 2019-10-08 | 电子科技大学 | 一种超结vdmos器件 |
| CN110310983B (zh) * | 2019-07-31 | 2024-02-23 | 电子科技大学 | 一种超结vdmos器件 |
| CN111682024A (zh) * | 2020-06-30 | 2020-09-18 | 电子科技大学 | 一种bcd半导体器件 |
| CN111682024B (zh) * | 2020-06-30 | 2022-12-02 | 电子科技大学 | 一种bcd半导体器件 |
| CN113013229A (zh) * | 2021-02-25 | 2021-06-22 | 厦门大学 | 一种碳化硅umosfet功率器件及其制备方法 |
| CN116682734A (zh) * | 2023-07-28 | 2023-09-01 | 江西萨瑞半导体技术有限公司 | 一种Trench MOS器件及其制备方法 |
| CN116682734B (zh) * | 2023-07-28 | 2023-10-13 | 江西萨瑞半导体技术有限公司 | 一种Trench MOS器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9093493B2 (en) | Wide bandgap insulated gate semiconductor device | |
| CN109920854B (zh) | Mosfet器件 | |
| CN110148629B (zh) | 一种沟槽型碳化硅mosfet器件及其制备方法 | |
| CN109087952A (zh) | 具有低比导通电阻的分离栅vdmos器件及制造方法 | |
| CN113130627B (zh) | 一种集成沟道二极管的碳化硅鳍状栅mosfet | |
| CN104538446B (zh) | 一种双向mos型器件及其制造方法 | |
| CN107658340B (zh) | 一种双沟槽的低导通电阻、小栅电荷的碳化硅mosfet器件与制备方法 | |
| CN104299995A (zh) | 半导体装置 | |
| CN109148587A (zh) | 具有低比导通电阻的分离栅vdmos器件及其制造方法 | |
| CN105932055B (zh) | 一种平面栅igbt及其制作方法 | |
| CN107731923B (zh) | 一种低导通电阻、小栅电荷的碳化硅超结mosfet器件与制备方法 | |
| CN104979404A (zh) | 一种具有阶梯场氧的横向双扩散金属氧化物半导体场效应管 | |
| CN112802906B (zh) | 带浮栅的分离栅平面型mosfet器件 | |
| CN105870178A (zh) | 一种双向igbt器件及其制造方法 | |
| CN105810680B (zh) | Jfet及其制造方法 | |
| US20070200150A1 (en) | Voltage-controlled semiconductor device | |
| CN109920839A (zh) | P+屏蔽层电位可调碳化硅mosfet器件及制备方法 | |
| CN109904220A (zh) | 槽栅型碳化硅mosfet器件及制备方法 | |
| CN106876455A (zh) | 一种低关断损耗双槽栅soi‑ligbt器件结构 | |
| CN115295547A (zh) | 一种低损耗可逆导的碳化硅场效应功率晶体管器件 | |
| CN105993076A (zh) | 一种双向mos型器件及其制造方法 | |
| CN108336133B (zh) | 一种碳化硅绝缘栅双极型晶体管及其制作方法 | |
| KR20140077601A (ko) | 전력 반도체 소자 및 그 제조 방법 | |
| CN115763562A (zh) | 一种高迁移率碳化硅n型ldmos器件 | |
| CN109065629A (zh) | 一种槽栅超结器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20181225 |