CN102760770A

CN102760770A - 一种抗单粒子辐照的超结vdmos器件

Info

Publication number: CN102760770A
Application number: CN2012101897890A
Authority: CN
Inventors: 任敏; 赵起越; 邓光敏; 张鹏; 宋询奕; 李泽宏; 张金平; 张波
Original assignee: University of Electronic Science and Technology of China
Current assignee: University of Electronic Science and Technology of China; Institute of Electronic and Information Engineering of Dongguan UESTC
Priority date: 2012-06-11
Filing date: 2012-06-11
Publication date: 2012-10-31

Abstract

一种抗单粒子辐照的超结VDMOS器件，属于功率半导体器件技术领域。本发明在传统超结VDMOS器件的超结结构中第二导电类型掺杂半导体柱区（4）的下方，引入一层二氧化硅介质层（12）。与传统超结VDMOS结构相比，通过二氧化硅介质层（12）的引入，使得器件在受到单粒子辐照时产生的空穴-电子对数量大幅减少、复合速率加快，并可以防止了寄生双极型晶体管的雪崩注入型二次击穿。提高了器件的抗辐照能力，扩大了器件的应用领域。

Description

一种抗单粒子辐照的超结VDMOS器件

技术领域

本发明属于功率半导体器件技术领域，涉及超结VDMOS器件，尤其是具有抗辐照能力的超结VDMOS器件。

背景技术

目前，功率半导体器件的应用领域越来越广，已成为现代工业控制和国防装备的基础之一。纵向双扩散金属氧化物半导体场效应晶体管（VDMOS）与双极型晶体管相比，具有开关速度快、损耗小、输入阻抗高、驱动功率小、频率特性好、跨导高度线性等优点，因而成为目前应用最为广泛的新型功率器件。但是在高压领域应用时，VDMOS会出现所谓“硅限”的瓶颈，即导通电阻随耐压的增长（R_on∝BV^2.5）导致功耗的急剧增加。以超结（Super Junction）VDMOS为代表的电荷平衡类器件的出现打破了这一“硅限（silicon limit）”，改善了导通电阻和耐压之间的制约关系（R_on∝BV^1.3），可同时实现低通态功耗和高阻断电压，因此迅速在各种高能效场合取得应用，市场前景非常广泛。基本的超结结构为交替相间的p型半导体柱和n型半导体柱，该结构有效的前提是p、n柱严格满足电荷平衡。在器件处于关断状态时，在反向偏压下，由于横向电场（x方向）和纵向电场（y方向）的相互作用，p柱区和n柱区将完全耗尽，耗尽区内纵向电场分布趋于均匀，因而理论上击穿电压仅仅依赖于耐压层的厚度，与掺杂浓度无关，耐压层掺杂浓度可以提高将近一个数量级，从而有效地降低了器件的导通电阻。

随着航天技术、核能等高技术领域的迅速发展，越来越多的高性能商用半导体器件需要在核辐照环境中工作。空间辐射环境中存在多种高能射线粒子，如质子、电子、α粒子和重离子等。当高能的粒子入射VDMOS器件时，会产生电子阻止和核阻止。核阻止造成被辐照材料的晶格损伤，而电子阻止造成被辐照材料的组成原子电离，产生具有数百或更高能量的次级电子，并且沿次级电子的径迹又可产生大量的离子团，形成瞬发电流，如果该电流足够大，可能会造成VDMOS器件中寄生的双极型晶体管开启，如果漏源电压达到寄生BJT的击穿电压BVceo，寄生BJ T的集电区将发生雪崩倍增，形成正反馈，最终导致VDMOS的烧毁。

由此可见，提高功率器件的抗辐照能力至关重要，功率器件的辐照加固技术也因此成为业界关注的焦点。超结VDMOS作为一类重要的功率半导体器件，开展其辐照特性和抗辐照加固技术的研究也具有重要的意义。

发明内容

本发明提供一种具有抗辐照能力的超结VDMOS器件。

本发明的核心思想是在传统超结VDMOS（如图1所示）的超结结构的第二导电类型半导体柱区4的下方，引入一层氧化硅介质层12。如图2所示，当高能粒子入射抗辐照加固的超结VDMOS，且器件漏端为高电位时，引入的氧化硅介质层12可以起到多方面的作用：（1）高能粒子在氧化硅介质中激发出的电子-空穴对数目远低于在硅中激发出的电子空穴对数目；（2）氧化硅介质层为辐照产生的电子-空穴对提供了更大的复合几率，有效降低了辐照电流；（3）氧化硅介质层的存在有效阻止了器件漂移区电场的峰值向“漂移区/重掺杂衬底”的交界处移动，防止了寄生双极型晶体管的雪崩注入型二次击穿。因此，本发明提出的埋氧化硅介质层的超结VDMOS结构具有比常规超结VDMOS结构更高的抗单粒子辐照能力。

本发明技术方案如下：

一种抗单粒子辐照的超结VDMOS器件，其基本结构如图2a~2c所示，包括第一导电类型重掺杂半导体衬底2、位于第一导电类型重掺杂半导体衬底2背面的金属化漏极电极1、位于第一导电类型重掺杂半导体衬底2正面的第一导电类型轻掺杂半导体外延层3；第一导电类型轻掺杂半导体外延层3顶部两侧分别具有一个第二导电类型半导体基区5，每个第二导电类型半导体基区5中分别具有一个第一导电类型重掺杂半导体源区6和一个第二导电类型重掺杂半导体体区7；第一导电类型重掺杂半导体源区6和第二导电类型重掺杂半导体体区7二者与金属化源极电极11相接触；栅氧化层8覆盖于两个第二导电类型半导体基区5和它们之间的第一导电类型轻掺杂半导体外延层3的表面，栅氧化层8上表面是多晶硅栅电极9，多晶硅栅电极9与金属化源极电极11之间是场氧化层10。所述第一导电类型轻掺杂半导体外延层3中具有第二导电类型掺杂半导体柱区4，第二导电类型掺杂半导体柱区4与旁边的第一导电类型轻掺杂半导体外延层3相间设置形成超结结构；所述第二导电类型掺杂半导体柱区4上端与第二导电类型半导体基区5相接触；所述第二导电类型掺杂半导体柱区4下方具有一层二氧化硅介质层12。

上述技术方案中，所述二氧化硅介质层12可与第二导电类型掺杂半导体柱区4下端接触，但和第一导电类型重掺杂半导体衬底2不接触（如图2-a所示）；所述二氧化硅介质层12也可位于第二导电类型掺杂半导体柱区4下方的第一导电类型轻掺杂半导体外延层3中，与第二导电类型掺杂半导体柱区4下端和第一导电类型重掺杂半导体衬底2均不接触（如图2-b所示）；所述二氧化硅介质层12还可与第一导电类型重掺杂半导体衬底2接触，但与第二导电类型掺杂半导体柱区4下端不接触（如图2-c所示）。

上述技术方案中，当所述第一导电类型为N型、第二导电类型为P型时，所述抗单粒子辐照的超结VDMOS器件为N沟道VDMOS器件；当所述第一导电类型为P型、第二导电类型为N型时，所述抗单粒子辐照的超结VDMOS器件为P沟道VDMOS器件；所述半导体采用采用体硅、碳化硅、砷化镓、磷化铟或锗硅。

下面以N沟道抗单粒子辐照的超结VDMOS器件为例，说明本发明的工作原理：

文献（Naomi Ikeda,Satoshi Kuboyama,and Sumio Matsuda,Single-Event Burnout ofSuper-Junction Power MOSFETs.IEEE TRANSACTIONS ON NUCLEAR SCIENCE,VOL.51,NO.6,2004）报道了超结VDMOS器件的单粒子辐照实验结果，指出：超结VDMOS器件的抗单粒子失效能力与相同耐压的常规VDMOS的抗单粒子失效能力相当或更差。排除超结器件的特殊制备工艺带来的缺陷，超结VDMOS的特殊器件结构是造成该现象的主要原因。文献对超结器件的单粒子失效机理做出了如下解释：

电场辐照条件下，入射的高能粒子将在器件中沿着它的轨迹产生高密度的电子-空穴对，这些辐照产生的电子-空穴对又会中和周围的耗尽区，若耗尽区进一步消失，则失去对电场的屏蔽作用，漏端高压产生的电场将推进到高掺杂的衬底内部。由于N沟道超结VDMOS器件的漂移区内存在一个深P柱区，使得P柱区下边缘与重掺杂N⁺衬底之间的距离，相比于普通VDMOS器件的P型基区下边缘与离重掺杂N⁺衬底之间的距离大大减小，因此，电场峰值更容易向衬底推进。当电场峰值到达漂移区与衬底的交界处，寄生双极型晶体管将发生雪崩注入型的二次击穿，器件内电流瞬间增大，造成单粒子烧毁现象。

如图2所示，假设第一导电类型材料为N型掺杂的硅、第二导电类型材料为P型掺杂的硅，则本发明是一种N型超结MOSFET。本发明在传统超结VDMOS的P型柱区4下方的N型漂移区中，引入一层氧化硅介质层12，该介质层可位于n型漂移区中紧挨P柱区处（图2-a），或位于n型漂移区中（图2-b），或位于P型柱区4下方的n型漂移区中紧挨高掺杂N⁺衬底处（图2-c）。该介质层可以起到多方面的作用：（1）高能粒子在氧化硅介质中激发出的电子-空穴对数目远低于在硅中激发出的电子空穴对数目。研究表明，Si的电子-空穴对的结合能为3.6eV，SiO₂的结合能为17.0eV，1rad（Si）剂量辐照在每立方厘米Si中产生4.0-4.2×10¹³对电子-空穴对，1rad（SiO₂）剂量辐照在每立方厘米SiO₂中产生8.0-8.2×10¹²对电子-空穴对。因此，高能粒子在氧化硅介质中激发出的电子-空穴对只有在硅中激发出的五十分之一。（2）氧化硅介质层内，以及氧化硅和Si的界面处存在数量庞大的复合中心，能为辐照产生的电子-空穴对提供更大的复合几率和复合截面，有效降低了辐照电流。SiO₂的氧原子在Si中有三个杂质能级：两个受主能级，分别位于价带上面0.35eV和导带下面0.38eV处，这两个能级是位于Si禁带中央附近的深能级，为有效的复合中心；一个为施主能级，位于导带下面0.16eV处。大量杂质能级形成数量庞大的复合中心，使得产生的电子－空穴对在SiO₂中的复合很快。（3）氧化硅介质层的存在有效阻止了器件漂移区电场的峰值向“漂移区/重掺杂衬底”的交界处移动，防止了寄生双极型晶体管的雪崩注入型二次击穿。因此，本发明提出的含氧化硅介质层的超结VDMOS结构具有比常规超结VDMOS结构更高的抗单粒子辐照能力。

同时，本发明提出的抗单粒子辐照的超结VDMOS器件中，二氧化硅介质层存在于第二导电类型掺杂半导体柱区4下方，避开了器件正常工作时的电流通路，因此不会影响器件的导通电阻。二氧化硅介质层的存在还能在一定程度上提高器件的击穿电压。

附图说明

图1是传统超结VDMOS器件的剖面结构示意图。

图2-a本发明提供的抗单粒子辐照的超结VDMOS器件的剖面结构示意图之一。

图2-b本发明提供的抗单粒子辐照的超结VDMOS器件的剖面结构示意图之二。

图2-c本发明提供的抗单粒子辐照的超结VDMOS器件的剖面结构示意图之三。

附图标记：1是金属化漏极电极、2是第一导电类型重掺杂半导体衬底、3是第一导电类型轻掺杂半导体外延层、4是第二导电类型掺杂半导体柱区、5是第二导电类型半导体基区、6是第一导电类型重掺杂半导体源区、7是第二导电类型重掺杂半导体体区、8是栅氧化层、9是多晶硅栅电极、10是场氧化层、11是金属化源极电极，12是二氧化硅介质层。

具体实施方式

本发明提出的抗单粒子辐照的超结VDMOS器件，其实现方式与常规超结VDMOS器件大同小异，只是需要增加二氧化硅介质层4的制备步骤。其中二氧化硅介质层4的制备步骤增加在衬底外延生长第一导电类型轻掺杂半导体外延层3、深槽刻蚀之后，外延生长第二导电类型掺杂半导体柱区4之前进行。具体方式可采用氧离子注入、适当推阱的方式在深槽底部形成埋氧层（即二氧化硅介质层4）。

Claims

1.一种抗单粒子辐照的超结VDMOS器件，包括第一导电类型重掺杂半导体衬底（2）、位于第一导电类型重掺杂半导体衬底（2）背面的金属化漏极电极（1）、位于第一导电类型重掺杂半导体衬底（2）正面的第一导电类型轻掺杂半导体外延层（3）；第一导电类型轻掺杂半导体外延层（3）顶部两侧分别具有一个第二导电类型半导体基区（5），每个第二导电类型半导体基区（5）中分别具有一个第一导电类型重掺杂半导体源区（6）和一个第二导电类型重掺杂半导体体区（7）；第一导电类型重掺杂半导体源区（6）和第二导电类型重掺杂半导体体区（7）二者与金属化源极电极（11）相接触；栅氧化层（8）覆盖于两个第二导电类型半导体基区（5）和它们之间的第一导电类型轻掺杂半导体外延层（3）的表面，栅氧化层（8）上表面是多晶硅栅电极（9），多晶硅栅电极（9）与金属化源极电极（11）之间是场氧化层（10）；

所述第一导电类型轻掺杂半导体外延层（3）中具有第二导电类型掺杂半导体柱区（4），第二导电类型掺杂半导体柱区（4）与旁边的第一导电类型轻掺杂半导体外延层（3）相间设置形成超结结构；所述第二导电类型掺杂半导体柱区（4）上端与第二导电类型半导体基区（5）相接触；

其特征在于，所述第二导电类型掺杂半导体柱区（4）下方具有一层二氧化硅介质层（12）。

2.根据权利要求1所述的抗单粒子辐照的超结VDMOS器件，其特征在于，所述二氧化硅介质层（12）与第二导电类型掺杂半导体柱区（4）下端接触，但和第一导电类型重掺杂半导体衬底（2）不接触。

3.根据权利要求1所述的抗单粒子辐照的超结VDMOS器件，其特征在于，所述二氧化硅介质层（12）也可位于第二导电类型掺杂半导体柱区（4）下方的第一导电类型轻掺杂半导体外延层（3）中，与第二导电类型掺杂半导体柱区（4）下端和第一导电类型重掺杂半导体衬底（2）均不接触。

4.根据权利要求1所述的抗单粒子辐照的超结VDMOS器件，其特征在于，所述二氧化硅介质层（12）与第一导电类型重掺杂半导体衬底（2）接触，但与第二导电类型掺杂半导体柱区（4）下端不接触。

5.根据权利要求1、2、3或4所述的抗单粒子辐照的超结VDMOS器件，其特征在于，所述第一导电类型为N型，第二导电类型为P型。

6.根据权利要求1、2、3或4所述的抗单粒子辐照的超结VDMOS器件，其特征在于，所述第一导电类型为P型，第二导电类型为N型。

7.根据权利要求1、2、3或4所述的抗单粒子辐照的超结VDMOS器件，其特征在于，所述半导体采用采用体硅、碳化硅、砷化镓、磷化铟或锗硅。